KR20040004985A - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20040004985A
KR20040004985A KR1020020039242A KR20020039242A KR20040004985A KR 20040004985 A KR20040004985 A KR 20040004985A KR 1020020039242 A KR1020020039242 A KR 1020020039242A KR 20020039242 A KR20020039242 A KR 20020039242A KR 20040004985 A KR20040004985 A KR 20040004985A
Authority
KR
South Korea
Prior art keywords
resist
resist pattern
pattern
via hole
region
Prior art date
Application number
KR1020020039242A
Other languages
English (en)
Inventor
남웅대
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020039242A priority Critical patent/KR20040004985A/ko
Publication of KR20040004985A publication Critical patent/KR20040004985A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 듀얼 다마신 구조의 미세 패턴 형성 방법에 관해 개시한 것으로서, 반도체기판 상에 하부 배선영역을 노출시키는 개구부를 가진 제 1절연막을 형성하는 단계와, 상기 개구부를 매립시키는 구리 재질의 하부 배선을 형성하는 단계와, 하부 배선을 포함한 절연막 상에 제 2절연막, 제 3절연막 및 포지티브 화학증폭형 레지스트를 차례로 형성하는 단계와, 포지티브 화학증폭형 레지스트 상부 방향에 비아홀영역을 노출시키되, 상기 영역의 것보다 여유분만큼 큰 CD를 갖는 레티클을 제공하는 단계와, 레티클을 통해 상기 포지티브 화학증폭형 레지스트에 엑시머 레이저를 조사 및 현상하여 제 1레지스트 패턴을 형성하는 단계와, 레티클을 제거하고 제 1레지스트 패턴을 오픈 프레임으로 노광하여 제 1레지스트 패턴의 외곽부분에만 산을 발생시키는 단계와, 결과의 제 1레지스트 패턴에 열적 플로우를 진행시키어 하부 배선영역을 노출시키는 비아홀을 가지되, 비아홀의 양측벽에 레지스트 스페이서를 가진 제 2레지스트 패턴을 형성하는 단계와, 레지스트 스페이서 및 제 2레지스트 패턴을 마스크로 하고 제 3, 제 2절연막을 식각하여 하부 배선을 노출시키는 단계와, 제 2레지스트 패턴을 제거하는 단계와, 결과물 상에 트렌치영역이 정의된 제 3레지스트 패턴을 형성하는 단계와, 제 3레지스트 패턴을 마스크로 하고 잔류된 제 3절연막을 식각하여 다마신 구조의 비아홀 패턴을 형성하는 단계를 포함한다.

Description

미세 패턴 형성 방법{method for manufacturing fine pattern}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 듀얼 다마신 구조의 미세 패턴 형성 방법에 관한 것이다.
일반적으로 알려진 바와 같이, 배선 재료로서 서용되고 있는 알루미늄은 비저항이 2.7μΩCm로 낮은 값을 가지고 있어 우수한 전기전도도를 나타내며, 다비아스 제작 시 적용되고 있다. 그러나, 알루미늄은 질량 이동(mass transfer)에 기인한 빈공간(void)과 언덕(hillock)을 형성하는 일렉트로마이그레이션 (EM:electromigration)에 대한 저항성이 열악한 것으로 알려져 있다. 이에 대한 차세대 배선 재료로 비저항이 1.7μΩCm이며 알루미늄에 대해 일렉트로마이그레이션에 대한 저항성이 우수한 구리가 대안으로 자리잡고 있다. 구리를 배선 재료로 사용하기 위하여 일반적으로 비아 콘택홀 및 배선 영역을 정의하는 즉, 두번의 노광공정이 적용되는 듀얼 다마신 패턴 형성 방법에 사용되고 있다.
공정 순서는 비아 리쏘그라피 공정, 비아 식각과 스트립, 트랜치 리쏘그라피, 트랜치 식각과 스트립 또는 트랜치 리쏘그라피, 트랜치 식각과 스트립의 순으로 이루어지는 비아 퍼스트와 트랜치 퍼스트 방식이다. 최신의 노광 장비와 RET(Reticle Enhanced Technology) 등의 방법을 적용하지 않을 경우 디자인 룰이 더욱 감소할 때 비아홀을 구현하는 공정 마진 부족 또는 구현 자체가 어려워지는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 포토리소그라피 공정에서 오픈 프레임 노광으로 인한 산발생 및 감광막 패턴의 열적 플로우를 이용하여 듀얼 다마신 구조의 비아홀 패턴을 형성할 수 있는 미세 패턴 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1h는 본 발명에 따른 미세 패턴 형성 방법을 설명하기 위한 공정단면도.
상기 목적을 달성하기 위한 본 발명에 따른 미세 패턴 형성 방법은, 반도체기판 상에 하부 배선영역을 노출시키는 개구부를 가진 제 1절연막을 형성하는 단계와, 상기 개구부를 매립시키는 구리 재질의 하부 배선을 형성하는 단계와, 하부 배선을 포함한 절연막 상에 제 2절연막, 제 3절연막 및 포지티브 화학증폭형 레지스트를 차례로 형성하는 단계와, 포지티브 화학증폭형 레지스트 상부 방향에 비아홀영역을 노출시키되, 상기 영역의 것보다 여유분만큼 큰 CD를 갖는 레티클을 제공하는 단계와, 레티클을 통해 상기 포지티브 화학증폭형 레지스트에 엑시머 레이저를 조사 및 현상하여 제 1레지스트 패턴을 형성하는 단계와, 레티클을 제거하고 제 1레지스트 패턴을 오픈 프레임으로 노광하여 제 1레지스트 패턴의 외곽부분에만 산을 발생시키는 단계와, 결과의 제 1레지스트 패턴에 열적 플로우를 진행시키어 하부 배선영역을 노출시키는 비아홀을 가지되, 비아홀의 양측벽에 레지스트 스페이서를 가진 제 2레지스트 패턴을 형성하는 단계와, 레지스트 스페이서 및 제 2레지스트 패턴을 마스크로 하고 제 3, 제 2절연막을 식각하여 하부 배선을 노출시키는 단계와, 제 2레지스트 패턴을 제거하는 단계와, 결과물 상에 트렌치영역이 정의된 제 3레지스트 패턴을 형성하는 단계와, 제 3레지스트 패턴을 마스크로 하고 잔류된 제 3절연막을 식각하여 다마신 구조의 비아홀 패턴을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 제 1, 제 2 및 제 3절연막은 플라즈마 화학기상증착 공정에 의해 형성하는 것이 바람직하다.
또한, 상기 레티클을 통해 포지티브 화학증폭형 레지스트에 엑시머 레이저를 조사 및 현상하여 제 1레지스트 패턴을 형성하는 단계에서, 엑시머 레이저는 구리배선영역의 CD를 갖는 경우보다 적은 값으로 노광하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 도 1h는 본 발명에 따른 미세 패턴 형성 방법을 설명하기 위한 공정단면도이다.
본 발명의 일실시예에 따른 미세 패턴 형성 방법은, 도 1a에 도시된 바와 같이, 반도체기판(1) 상에 플라즈마 화학기상증착(Plasma Enhanced Chemical VaporDeposition: 이하, PECVD라 칭함) 공정에 의해 제 1절연막(3)을 형성하고 나서, 포토리쏘그라피 공정에 의해 제 1절연막을 식각하여 하부 배선영역(미도시)을 노출시키는 개구부(4)를 형성한다.
이어, 상기 개구부(4)를 매립시키는 하부 배선(5)을 형성한다. 상기 하부 배선(5)은, 상기 개구부(4)를 포함한 제 1절연막 전면에 구리를 도금(electroplating)법에 의해 구리막을 증착한 후, 상기 구리막을 화학적-기계적 연마(Chemical Mechnical Polishing)하여 형성한다.
그런 다음, 도 1b에 도시된 바와 같이, 하부 배선(5)을 포함한 제 1절연막(3) 위에 PECVD 공정에 의해 제 2절연막(7)과 제 3절연막(9)을 차례로 형성한 후, 제 3절연막(9) 위에 포지티브 화학증폭형 레지스트(11)을 도포한다. 이때, 상기 제 1, 제 2 및 제 3절연막(3)(7)(9)로서 유전상수가 작은 물질, 즉 유전상수가 2.0 ∼2.7 범위를 가진 물질을 이용을 사용한다. 또한, 도면에 도시되지 않았지만, 상기 제 1절연막과 제 2절연막 사이, 제 2절연막과 제 3절연막 사이에는 에치스톱층(etch stop layer)로서 하드마스크를 개재시킬 수도 있다. 그리고, 상기 포지티브 화학증폭형 레지스트(11)는 이 후에 엑시머 레이저 조사 및 열적 플로우 공정이 적용됨을 고려하여 공정 마진과 최적 패턴 및 두께를 결정한다.
한편, 상기 포지티브 화학증폭형 레지스트(11)와 대응된 부분에 하부 배선영역을 노출시키는 크롬패턴(32)이 형성된 레티클(30)을 제공한다. 상기 레티클(30)의 크롬패턴(32)은 비아홀영역을 노출시키되, 원하는 비아홀영역의 것보다 여유분만큼 큰 CD를 갖도록 패터닝된다.
이 후, 상기 레티클(30)을 마스크로 하고 포지티브 화학증폭형 레지스트(11)엑시머 레이저광(40)을 조사하고 현상하여, 도 1c에 도시된 바와 같이, 제 1레지스트 패턴(12)을 형성한다. 이때, 상기 제 1레지스트 패턴(12)은 레티클의 크롬 패턴과 동일하게 전사되며, Ⅰ은 원하는 비아홀영역의 것보다 여유분만큼 큰 크기를 가진다. 그리고 나서, 레티클을 제거한다.
이때, 상기 포지티브 화학증폭형 레지스트(11)에서 엑시머 레이저광이 조사된 부분은 다량의 산(H+)(11a)이 발생되며, 상기 레지스트는 현상 공정을 거쳐 원하는 비아홀영역의 것보다 여유분만큼 큰 CD를 갖는 제 1레지스트 패턴(12)으로 변화된다.
이어서, 상기 제 1레지스트 패턴(11)을 오픈 프레임으로 노광하여 제 1레지스트 패턴의 외곽부분에만 산(H+)(12a)을 발생시키며, 도 1e에 도시된 바와 같이, 산(H+)(12a)이 발생된 제 1레지스트 패턴의 유리 온도를 고려하면서 열적 리플로우 공정(50)을 진행하여 각각의 비아홀(14) 및 비아홀(14) 측벽에 잔류되는 레지스트 스페이서(13b)를 형성한다. 이때, Ⅰ은 원하는 비아홀영역의 것보다 여유분만큼 큰 크기이고, Ⅱ는 비아홀영역 크기이고, Ⅲ은 여유분으로서 레지스트 스페이서(13a) 크기를 나타낸다.
그런 다음, 도 1f에 도시된 바와 같이, 상기 레지스트 스페이서(13b)를 포함한 제 2레지스트 패턴(13)을 마스크로 하고 제 3, 제 2절연막을 식각하여 상기 하부 배선(5)을 노출시키는 비아홀(15)을 형성한다.
이 후, 상기 레지스트 스페이서 및 제 2레지스트 패턴를 제거한 후, 도 1g에도시된 바와 같이, 상기 결과물 상에 트렌치영역이 정의된 제 3레지스트 패턴(17)을 형성한다. 이어, 상기 제 3레지스트 패턴(17)을 마스크로 하고 잔류된 제 3절연막을 식각하여 다마신 구조의 비아홀 패턴(20)을 형성한다. 그리고 나서, 상기 제 3레지스트 패턴을 제거한다.
그런 다음, 도면에는 도시되지 않았지만, 상기 다마신 구조의 비아홀 패턴(20)을 매립시키는 상부 배선을 형성한다. 이때, 상기 배선 형성은, 다마신 구조의 비아홀 패턴 구조에 Ta 및 TaN 등의 구리 확산방지막과 구리막을 차례로 증착한 후, 평탄화 공정을 진행하여 형성한다.
이상에서와 같이, 본 발명은 금속 배선으로서 알루미늄 대신 구리를 적용함으로써, 알루미늄의 질량 이동에 기인한 빈공간과 언덕을 형성하는 일렉트로마이그레이션에 대한 열악한 저항성을 개선한다.
또한, 본 발명은 별도로 노광 장비를 업그레이드하지 않고 통상의 노광장비를 이용하여 오픈 프레임 노광 공정 및 열적 리플로우 공정을 진행하여 다마신 구조의 미세한 비아홀 패턴을 형성함으로써, 생산 원가를 절감하는 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 반도체기판 상에 하부 배선영역을 노출시키는 개구부를 가진 제 1절연막을 형성하는 단계와,
    상기 개구부를 매립시키는 구리 재질의 하부 배선을 형성하는 단계와,
    상기 하부 배선을 포함한 절연막 상에 제 2절연막, 제 3절연막 및 포지티브 화학증폭형 레지스트를 차례로 형성하는 단계와,
    상기 포지티브 화학증폭형 레지스트 상부 방향에 비아홀영역을 노출시키되, 상기 영역의 것보다 여유분만큼 큰 CD를 갖는 레티클을 제공하는 단계와,
    상기 레티클을 통해 상기 포지티브 화학증폭형 레지스트에 엑시머 레이저를 조사 및 현상하여 제 1레지스트 패턴을 형성하는 단계와,
    상기 레티클을 제거하고, 상기 제 1레지스트 패턴을 오픈 프레임으로 노광하여 상기 제 1레지스트 패턴의 외곽부분에만 산을 발생시키는 단계와,
    상기 결과의 제 1레지스트 패턴에 열적 플로우를 진행시키어 상기 하부 배선영역을 노출시키는 비아홀을 가지되, 상기 비아홀의 양측벽에 레지스트 스페이서를 가진 제 2레지스트 패턴을 형성하는 단계와,
    상기 레지스트 스페이서 및 상기 제 2레지스트 패턴을 마스크로 하고 제 3, 제 2절연막을 식각하여 상기 하부 배선을 노출시키는 단계와,
    상기 제 2레지스트 패턴을 제거하는 단계와,
    상기 결과물 상에 트렌치영역이 정의된 제 3레지스트 패턴을 형성하는 단계와,
    상기 제 3레지스트 패턴을 마스크로 하고 상기 잔류된 제 3절연막을 식각하여 다마신 구조의 비아홀 패턴을 형성하는 단계를 포함한 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 제 1항에 있어서, 상기 제 1, 제 2 및 제 3절연막은 플라즈마 화학기상증착 공정에 의해 형성하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제 1항에 있어서, 상기 레티클을 통해 상기 포지티브 화학증폭형 레지스트에 엑시머 레이저를 조사 및 현상하여 제 1레지스트 패턴을 형성하는 단계에서, 엑시머 레이저는 상기 구리배선영역의 CD를 갖은 경우보다 적은 값으로 노광하는 것을 특징으로 하는 미세 패턴 형성 방법.
KR1020020039242A 2002-07-08 2002-07-08 미세 패턴 형성 방법 KR20040004985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039242A KR20040004985A (ko) 2002-07-08 2002-07-08 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039242A KR20040004985A (ko) 2002-07-08 2002-07-08 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20040004985A true KR20040004985A (ko) 2004-01-16

Family

ID=37315364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039242A KR20040004985A (ko) 2002-07-08 2002-07-08 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20040004985A (ko)

Similar Documents

Publication Publication Date Title
US8652763B2 (en) Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
US8309462B1 (en) Double spacer quadruple patterning with self-connected hook-up
JP2000208616A (ja) 半導体装置の製造方法
KR20040057582A (ko) 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법
KR20010017560A (ko) 이중 다마신 구조 형성 방법
JP2001168192A (ja) 半導体装置の製造方法
KR20040004985A (ko) 미세 패턴 형성 방법
JPH0750694B2 (ja) 導電層形成方法
KR100471576B1 (ko) 듀얼 다마신 구조를 갖는 미세 패턴 형성 방법
GB2295724A (en) Semiconductor device and method of making a plug
US7049228B2 (en) Method for introducing structures which have different dimensions into a substrate
KR100759256B1 (ko) 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR100422356B1 (ko) 반도체소자의 콘택 형성방법
JP2001257260A (ja) 配線形成方法
KR100406581B1 (ko) 반도체 소자의 제조방법
KR20040007799A (ko) 반도체 소자의 금속배선 형성방법
KR100291637B1 (ko) 층간절연막평탄화방법
TW200411830A (en) Method for fabricating semiconductor device
KR20030066999A (ko) 반도체 소자의 금속배선 형성방법
KR100424190B1 (ko) 반도체소자의금속배선형성방법
JP2001274237A (ja) 半導体装置の製造方法
JPH11289010A (ja) 多層配線の形成方法
JP2004040019A (ja) 金属配線の形成方法
KR20040001197A (ko) 반도체 소자의 다마신 패턴 형성 방법
JPH08316309A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination