KR20040004798A - 멀티 칩 패키지 - Google Patents

멀티 칩 패키지 Download PDF

Info

Publication number
KR20040004798A
KR20040004798A KR1020020038827A KR20020038827A KR20040004798A KR 20040004798 A KR20040004798 A KR 20040004798A KR 1020020038827 A KR1020020038827 A KR 1020020038827A KR 20020038827 A KR20020038827 A KR 20020038827A KR 20040004798 A KR20040004798 A KR 20040004798A
Authority
KR
South Korea
Prior art keywords
bonding pads
semiconductor chips
bonding
rows
parallel
Prior art date
Application number
KR1020020038827A
Other languages
English (en)
Inventor
이대호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020038827A priority Critical patent/KR20040004798A/ko
Publication of KR20040004798A publication Critical patent/KR20040004798A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩 패키지(semiconductor chip package) 중 멀티 칩 패키지(muli chip package)에 관한 것으로서, 상세하게는 멀티 칩 패키지에 포함되는 병렬 구조의 반도체 칩들을 일체화하여 제작하고 각 반도체 칩들의 본딩 패드(bonding pad)들 사이 또는 새롭게 형성한 보조 본딩 패드와의 사이를 금속 패턴(metal pattern)을 사용하여 전기적으로 연결하도록 구성한 것을 특징으로 하는 멀티 칩 패키지에 관한 것이며, 그 구조에 의하면 본딩 와이어(bonding wire)의 사용량을 감소시킬 수 있기 때문에 고가인 본딩 와이어의 사용량 감소로 인한 생산 원가 절감 효과를 얻을 수 있을 뿐만 아니라, 더불어 와이어 새깅(wire sagging), 와이어 스위핑(wire sweeping) 등 본딩 와이어의 길이에 기인한 불량 발생의 방지와 R(resistance), L(inductance), C (capacitance) 등 전기적 파라미터(parameter)에 의한 불필요한 영향의 억제에 따른 소자 특성 향상 및 패키지 크기의 소형화 효과 등을 얻을 수 있다.

Description

멀티 칩 패키지{Multi chip package}
본 발명은 반도체 칩 패키지(semiconductor chip package) 중 멀티 칩 패키지(multi chip package)에 관한 것으로서, 상세하게는 반도체 칩이 병렬로 실장되는 병렬 구조형의 멀티 칩 패키지에 대한 것이다.
최근 전자 기기가 소형 경량화 및 고성능화 되어감에 따라 그에 사용되는 부품들에 있어서도 소형 경량화 및 고성능화의 문제가 부각되고 있으며, 아울러 부품들의 실장 밀도 향상 문제 또한 크게 다루어지고 있는데, 여러 부품들 중 특히 그 쓰임이 다양하며 중요한 기능을 담당하는 반도체 칩 패키지에 있어서는 그러한 문제가 중점적으로 고려되고 있다. 멀티 칩 패키지는 그러한 문제를 고려한 반도체 칩 패키지 중 하나로서, 하나의 패키지 내에 복수 개의 반도체 칩이 실장된 구조를 하고 있으며, 반도체 칩의 실장 구조로는 수직으로 적층되는 적층 구조 또는 동일 평면의 기판 상에 병렬로 구성되는 병렬 구조 등 여러 가지가 있다. 병렬 구조에서는 반도체 칩의 중앙부에 본딩 패드(bonding pad)들이 1열 또는 2열 등으로 열을 지어 형성되는 센터 패드(center pad) 방식의 패턴(pattern) 구조를 갖는 반도체칩이 주로 사용되는데, 그러한 센터 패드 방식에서는 그 구조적 특성상 본딩 와이어(bonding wire)의 길이가 길어질 수 밖에 없으므로 본딩 와이어의 사용량이 많아질 뿐만 아니라, 와이어 새깅(wire sagging), 와이어 스위핑(wire sweeping) 등 본딩 와이어의 길이에 기인한 제품 불량의 발생과, 본딩 와이어와 회로 패턴과의 사이에서의 R(resistance), L(inductance), C(capacitance)등 전기적 파라미터 (parameter)의 상호 작용에 의한 소자 특성 저하 문제가 발생할 수 있었다.
이하 도면을 참조하여 일반적인 멀티 칩 패키지에 대해 계속 설명한다.
도 1은 일반적인 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도이고, 도 2는 도 1의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도이다.
도 1 및 도 2에 나타낸 것처럼, 일반적인 멀티 칩 패키지는 활성면의 중앙부에 복수 개의 제 1 본딩 패드들(108)이 열을 지어 형성된 센터 패드 방식의 제 1 반도체 칩(8)과, 동일한 방식의 제 2 반도체 칩(9)이 각각의 본딩 패드의 열, 즉,제 1 본딩 패드(108)들의 열과 제 2 본딩 패드(109)들의 열이 서로 평행을 이루도록 하여 일측면이 서로 근접한 병렬 형태로 구성되어 기판(1) 상에 부착되고, 제 1 본딩 패드(108)들과 제 2 본딩 패드(109)들은 각각에 대응하는 기판(1) 상의 회로 패턴(3)들과 본딩 와이어(4)에 의해 전기적으로 접속되며, 봉지재(5)에 의해 제 1 반도체 칩(8), 제 2 반도체 칩(9) 및 전기적 연결 부분 등이 봉지되는 구조를 하고 있다.
이러한 일반적인 멀티 칩 패키지에서는 전술한 바와 같이 반도체 칩(8, 9)의활성면 중앙부에 본딩 패드(108, 109)들이 열을 지어 형성된 센터 패드 방식의 패턴 구조를 하고 있으므로, 기판(1)에 형성된 회로 패턴(3)들과의 전기적 연결시 사용되는 본딩 와이어(4)의 길이가 증가하고, 따라서, 와이어 새깅, 와이어 스위핑 등의 제품 불량 및 R. L, C 등 전기적 파라미터의 상호 작용 증대에 의한 소자 특성 저하 문제 등을 유발할 수 있었으며, 또한 본딩 와이어(4)의 사용량 증가로 인한 생산 원가의 증가 문제도 발생하였다.
따라서, 본 발명은 본딩 와이어의 길이 증가 문제 및 그로 인한 제품 불량 문제, R, L, C 등 전기적 파라미터의 상호 작용 증대에 의한 소자 특성 저하 문제, 생산 원가 증가 문제 등의 발생을 방지하고, 더불어 기판에의 실장 밀도 또한 향상시킬 수 있는 멀티 칩 패키지의 제공을 그 목적으로 한다.
도 1은 일반적인 멀티 칩 패키지(multi chip package)의 구조를 개략적으로 보여주는 측단면도,
도 2는 도 1의 멀티 칩 패키지에서의 반도체 칩(semiconductor chip)의 패턴(pattern) 구조를 개략적으로 보여주는 평면도,
도 3은 본 발명의 제 1 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도,
도 4는 도 3의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도,
도 5는 본 발명의 제 2 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도,
도 6은 도 5의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도,
도 7은 본 발명의 제 3 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도,
도 8은 도 7의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도,
도 9는 본 발명의 제 4 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도,
도 10은 도 9의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도,
도 11은 본 발명의 제 5 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도, 및
도 12는 도 11의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
기판 : 1, 11, 21, 31, 41
접착 수단 : 2, 12, 22, 32, 42
회로 패턴(circuit pattern) : 3, 13, 23, 33, 43
본딩 와이어(bonding wire) : 4, 14, 24, 34, 44
봉지재 : 5, 15, 25, 35, 45
금속 범프(metal bump) : 6, 16, 26, 36, 46, 56
제 1 범핑 랜드(the 1st bumping land) : 106, 116, 126, 136, 146, 156
제 2 범핑 랜드(the 2nd bumping land) : 206, 216, 226, 236, 246, 256
금속 패턴(metal pattern) : 17, 27, 37, 47, 57
제 1 반도체 칩 : 8, 18, 28, 38, 48, 58
제 2 반도체 칩 : 9, 19, 29, 39, 49, 59
제 1 본딩 패드(the 1st bonding pad) : 108, 118, 128, 138, 148, 158
제 2 본딩 패드(the 2nd bonding pad) : 109, 119, 129, 139, 149, 159
제 1 보조 본딩 패드 : 228, 238, 248
제 2 보조 본딩 패드 : 239, 249
이러한 목적을 이루기 위해, 본 발명은 활성면의 중앙부에 복수 개의 본딩 패드들이 열을 지어 형성된 센터 패드 방식의 복수 개의 반도체 칩과, 일면에 반도체 칩들이 접착 수단을 통하여 부착되고 그 반도체 칩들과 전기적으로 연결되는 회로 패턴이 형성되며 반도체 칩들과 외부를 전기적으로 연결해주는 외부 접속 단자가 형성되는 기판과, 본딩 패드와 그에 대응하는 회로 패턴을 전기적으로 연결하는 본딩 와이어를 포함하는 멀티 칩 패키지에 있어서, 반도체 칩들은 각각의 본딩 패드들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고, 본딩 패드들은 서로 대응하는 타 본딩 패드들과 금속패턴(metal pattern)을 통하여 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지를 제공한다.
이와 더불어, 활성면의 중앙부에 복수 개의 본딩 패드들이 열을 지어 형성된 센터 패드 방식의 복수 개의 반도체 칩과, 일면에 반도체 칩들이 접착 수단을 통하여 부착되고 그 반도체 칩들과 전기적으로 연결되는 회로 패턴이 형성되며 반도체 칩들과 외부를 전기적으로 연결해주는 외부 접속 단자가 형성되는 기판과, 본딩 패드와 그에 대응하는 회로 패턴을 전기적으로 연결하는 본딩 와이어를 포함하는 멀티 칩 패키지에 있어서, 반도체 칩들은 각각의 본딩 패드들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고, 서로 일체화된 각 반도체 칩들의 활성면에는 각각의 본딩 패드들의 열과 서로 평행하고 각각의 본딩 패드들의 열로부터 각각의 외측으로 일정 간격만큼 이격된 복수 개의 보조 본딩 패드들이 열을 지어 형성되며, 서로 대응하는 본딩 패드들과 보조 본딩 패드들은 금속 패턴을 통하여 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지를 제공한다.
그리고, 활성면의 중앙부에 복수 개의 본딩 패드들이 열을 지어 형성된 센터 패드 방식의 복수 개의 반도체 칩을 포함하는 멀티 칩 패키지에 있어서, 반도체 칩들은 각각의 본딩 패드들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고, 서로 일체화된 각 반도체 칩들의 활성면에는 각각의 본딩 패드들의 열로부터 각각의 외측으로 일정 간격만큼 이격되어 금속 범프(metal bump)가 부착될 복수 개의 범핑 랜드(bumping land)들이 형성되며, 서로 대응하는 본딩 패드들과 범핑 랜드들은 금속 패턴을 통하여 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지도 제공한다.
이하 도면을 참조하여 본 발명에 따른 멀티 칩 패키지에 대해 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도이고, 도 4는 도 3의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도이다.
도 3 및 도 4에서 나타낸 것처럼, 본 발명의 제 1 실시예에 따른 멀티 칩 패키지는 활성면의 중앙부에 복수 개의 제 1 본딩 패드(118)들이 열을 지어 형성된 센터 패드 방식의 제 1 반도체 칩(18)과, 동일한 방식의 제 2 반도체 칩(19)이 각각의 본딩 패드의 열, 즉,제 1 본딩 패드(118)들의 열과 제 2 본딩 패드(119)들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고, 일체화된 제 1 반도체 칩(18)과 제 2 반도체 칩(19)은 기판(11) 상에 접착 수단(12)을 통해 부착되며, 제 1 본딩 패드(118)들은 동일 기능을 갖는 등 그 특성상 각각에 대응하는 제 2 본딩 패드(119)들과 전기적으로 연결되도록 구성되어 있다. 제 1 반도체 칩(18)과 제 2 반도체 칩(19)은 웨이퍼(wafer) 상에서 서로 붙어 있는 상태로 절단하는 등의 방법을 통해 서로 일체화된 형태로 만들 수 있으며, 전기적인 연결은 금속 패턴(17), 즉, 예를 들어 구리(Cu)와 같은 금속 재료로서 금속 마스킹(metal masking) 등의 방법에 의해 반도체 칩(18, 19) 상에 형성된 도전층을 통하여 이루어진다. 제 1 본딩 패드(118)들은 각각에 대응하는 기판(11) 상의 회로 패턴(13)들과 본딩 와이어(14)를 통해 전기적으로 접속되며 회로 패턴(13)과 연결된 금속 범프(16)를 통하여 외부와 전기적으로 연결되는데, 이렇게 구성함으로써 제 1 본딩 패드(118)들과 제 2 본딩 패드(119)들 중 어느 한쪽에만 와이어 본딩을 실시하더라도 양쪽 모두에 와이어 본딩을 한 효과를 얻을 수 있게 되어 본딩 와이어(14)의 사용량을 절감시킬 수 있을 뿐만 아니라, 그에 따른 제품 불량 및 소자 특성 저하 등의 문제를 방지할 수 있게 되며, 패키지의 크기도 줄일 수 있게 되어 실장 밀도 또한 향상시킬 수 있게 된다.
도 5는 본 발명의 제 2 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도이고, 도 6은 도 5의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도이다.
도 5 및 도 6에서 나타낸 것처럼, 본 발명의 제 2 실시예에 따른 멀티 칩 패키지는 대략적인 구조가 제 1 실시예의 구조와 유사하나, 패턴 구조에 있어서, 서로 일체화된 각 반도체 칩(28, 29)들 중 제 1 반도체 칩(28)의 활성면에는 제 1 본딩 패드(128)들의 열로부터 외측으로 일정 간격만큼 이격되며 제 1 본딩 패드(128)들의 열과 서로 평행을 이루도록 복수 개의 제 1 보조 본딩 패드(228)들이 열을 지어 형성되고, 그 제 1 보조 본딩 패드(228)들은 서로 대응하는 제 1 본딩 패드(128)들과 금속 패턴(27)을 통하여 전기적으로 연결되는 점이 제 1 실시예와 다르다. 이러한 제 2 실시예와 같은 구조에서는 회로 패턴(27)과의 와이어 본딩이 제 1 보조 본딩 패드(228)와 이루어지기 때문에 기존의 제 1 본딩 패드(128)와 와이어 본딩이 이루어졌던 경우에 비하여 본딩 와이어(24)의 사용량을 감소시킬 수있게 된다.
도 7은 본 발명의 제 3 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도이고, 도 8은 도 7의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도이다.
도 7 및 도 8에서 나타낸 것처럼, 본 발명의 제 3 실시예에 따른 멀티 칩 패키지는 활성면의 중앙부에 복수 개의 제 1 본딩 패드(138))들이 열을 지어 형성된 센터 패드 방식의 제 1 반도체 칩(38)과, 동일한 방식의 제 2 반도체 칩(39)이 각각의 본딩 패드의 열, 즉, 제 1 본딩 패드(138)들의 열과 제 2 본딩 패드(139)들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고, 일체화된 반도체 칩들(38, 39)은 기판(31) 상에 접착 수단(32)에 의해 부착되며, 제 1 반도체 칩(38)의 활성면에는 제 1 본딩 패드(138)들의 열과 서로 평행하고 그 열로부터 외측 방향, 즉, 제 2 반도체 칩(39)과 맞닿아 있는 측면 방향과의 반대 방향으로 일정 간격만큼 이격되어 복수 개의 제 1 보조 본딩 패드(238)들의 열이 형성되고, 제 2 반도체 칩(39)의 활성면에도 제 1 반도체 칩(38)과 동일한 방식으로 제 2 보조 본딩 패드(239)들의 열이 형성되어 있다. 또한, 각 반도체 칩들(38, 39)의 활성면에 형성된 보조 본딩 패드들(238, 239)은 자신들과 동일 반도체 칩 상에 형성된 본딩 패드들(138, 139) 중 서로 대응하는 본딩 패드들(138, 139)과 금속 패턴(37)을 통하여 전기적으로 연결되도록 구성되어 있다.
본 실시예에서는 기판(31) 상의 회로 패턴(33)들과 그에 대응하는 보조 본딩패드들(238, 239)이 본딩 와이어(34)를 통해 전기적으로 접속되는데, 이렇게 구성함으로써 와이어 본딩이 각 반도체 칩들(38, 39)의 중앙부가 아닌 가장자리에서 이루어지게 되므로 종래에 비해 본딩 와이어(34)의 길이를 단축할 수 있게 되어 본딩 와이어(34)의 사용량 절감 및 그에 따른 제품 불량과 소자 특성 저하 등의 문제를 방지하고 패키지의 크기 또한 줄일 수 있게 된다.
도 9는 본 발명의 제 4 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도이고, 도 10은 도 9의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도이다.
도 9 및 도 10에서 나타낸 것처럼, 본 발명의 제 4 실시예에 따른 멀티 칩 패키지는 대략적인 구조가 제 3 실시예의 구조와 유사하나, 패턴 구조에 있어서, 제 1 반도체 칩(48)과 제 2 반도체 칩(49)의 활성면 상에 형성되는 제 1 보조 본딩 패드(248)들의 열과 제 2 보조 본딩 패드(249)들의 열이 각각 제 1 본딩 패드(148)들의 열과 제 2 본딩 패드(149)들의 열로부터 내측 방향, 즉, 반도체 칩들(48, 49)이 맞닿아 있는 측면 방향으로 일정 간격만큼 이격되어 형성되는 점이 제 3 실시예와 다르다. 또한, 각각의 보조 본딩 패드들(248, 249)의 열이 일체화된 각 반도체 칩들(48, 49)의 서로 맞닿아 있는 측면 방향, 즉, 내측에 형성되는 그 구조의 특성상 중앙부에 소정의 공간이 형성되어진 기판(41)에 반도체 칩들(48, 49)의 활성면이 부착되고 그 공간을 통해 노출된 각 반도체 칩들(48, 49)의 보조 본딩 패드들(248, 249)을 각각 대응하는 기판(41) 상의 회로 패턴(43)들과 본딩 와이어(44)를 이용해 전기적으로 연결한 후 그 공간을 봉지재(45)로 채우는 구조의멀티 칩 패키지에 그 적용이 용이하다.
본 실시예에서도 역시 그러한 구성을 통하여 종래에 비해 본딩 와이어(44)의 길이를 단축할 수 있게 함으로써 본딩 와이어(44)의 사용량 절감 및 그에 따른 제품 불량과 소자 특성 저하 등의 문제를 방지할 수 있고 또한 패키지의 크기를 줄일 수 있게 되어 실장 밀도의 향상 효과도 얻을 수 있게 된다.
도 11은 본 발명의 제 5 실시예에 따른 멀티 칩 패키지의 구조를 개략적으로 보여주는 측단면도이고, 도 12는 도 11의 멀티 칩 패키지에서의 반도체 칩의 패턴 구조를 개략적으로 보여주는 평면도이다.
도 11 및 도 12에서 나타낸 것처럼, 본 발명의 제 5 실시예에 따른 멀티 칩 패키지에서 제 1 반도체 칩(58)과 제 2 반도체 칩(59)은 각각 제 1 본딩 패드(158)들의 열과 제 2 본딩 패드(159)들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고, 서로 일체화된 제 1 반도체 칩(58)과 제 2 반도체 칩(59)의 활성면에는 각각 제 1 본딩 패드(158)들과 제 2 본딩 패드(159)들의 열로부터 각각의 외측, 즉, 제 1 반도체 칩(58)과 제 2 반도체 칩(59)이 서로 맞닿아 있는 측면 방향의 반대측 방향으로 일정 간격만큼 이격되어 금속 범프(56)가 부착될 복수 개의 제 1 범핑 랜드(156)들과 제 2 범핑 랜드(256)들이 각각 형성되며, 그 범핑 랜드들(156, 256)은 서로 대응하는 본딩 패드들(158, 159)과 금속 패턴(57)을 통하여 전기적으로 연결되도록 구성된다. 범핑 랜드들 (156, 256)은 각각의 본딩 패드들(158, 258)의 열로부터 각각의 내측, 즉, 각 반도체 칩들(58, 59)의 서로 맞닿아 있는 측면 방향으로 일정 간격만큼 이격되어 형성될 수도 있다.
이러한 구성에서는 본딩 와이어를 사용할 필요가 없기 때문에 본딩 와이어에 의한 문제의 발생을 방지할 수 있을 뿐만 아니라, 패키지의 크기를 반도체 칩의 크기까지 줄일 수 있게 되어 실장 밀도의 향상 효과도 얻을 수 있게 된다.
본 발명은 몇몇 예를 가지고 설명되었으나, 그것에만 한정하는 것은 아니며, 발명 의도에 부합되는 어떠한 구성에도 그 적용이 고려될 수 있음은 자명한 사실일 것이다.
이렇듯, 본 발명에 따른 멀티 칩 패키지에 의하면, 고가인 본딩 와이어의 사용량을 감소시키거나 또는 그 사용을 배제시킬 수 있기 때문에 제품 생산 원가의 절감 효과와, 와이어 새깅, 와이어 스위핑 등 본딩 와이어의 길이에 기인한 불량 발생의 방지 효과와, R, L, C 등 전기적 파라미터의 불필요한 영향 감소를 통한 소자 특성의 향상 효과 및 패키지 크기의 소형화 효과 등을 얻을 수 있다.

Claims (6)

  1. 활성면의 중앙부에 복수 개의 본딩 패드(bonding pad)들이 열을 지어 형성된 센터 패드(center pad) 방식의 복수 개의 반도체 칩(semiconductor chip);
    일면에 상기 반도체 칩들이 접착 수단을 통하여 부착되고 상기 반도체 칩들과 전기적으로 연결되는 회로 패턴(circuit pattern)이 형성되며 상기 반도체 칩들과 외부를 전기적으로 연결해주는 외부 접속 단자가 형성되는 기판; 및
    상기 본딩 패드와 그에 대응하는 상기 회로 패턴을 전기적으로 연결하는 본딩 와이어(bonding wire);를 포함하는 멀티 칩 패키지(multi chip package)에 있어서,
    상기 반도체 칩들은 각각의 상기 본딩 패드들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고,
    상기 본딩 패드들은 서로 대응하는 타 상기 본딩 패드들과 금속 패턴(metal pattern)을 통하여 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지.
  2. 제 1 항에 있어서, 서로 일체화된 상기 각 반도체 칩들 중 어느 하나의 활성면에는 상기 본딩 패드들의 열로부터 외측으로 일정 간격만큼 이격되며 상기 본딩 패드들의 열과 서로 평행을 이루도록 복수 개의 보조 본딩 패드들;이 열을 지어 형성되고,
    상기 보조 본딩 패드들은 서로 대응하는 상기 본딩 패드들과 금속 패턴을 통하여 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지.
  3. 활성면의 중앙부에 복수 개의 본딩 패드들이 열을 지어 형성된 센터 패드 방식의 복수 개의 반도체 칩;
    일면에 상기 반도체 칩들이 접착 수단을 통하여 부착되고 상기 반도체 칩들과 전기적으로 연결되는 회로 패턴이 형성되며 상기 반도체 칩들과 외부를 전기적으로 연결해주는 외부 접속 단자가 형성되는 기판; 및
    상기 본딩 패드와 그에 대응하는 상기 회로 패턴을 전기적으로 연결하는 본딩 와이어;를 포함하는 멀티 칩 패키지에 있어서,
    상기 반도체 칩들은 각각의 상기 본딩 패드들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고,
    서로 일체화된 상기 각 반도체 칩들의 활성면에는 각각의 상기 본딩 패드들의 열로부터 각각의 외측으로 일정 간격만큼 이격되며 상기 본딩 패드들의 열과 서로 평행을 이루도록 복수 개의 보조 본딩 패드들;이 열을 지어 형성되며,
    상기 보조 본딩 패드들은 서로 대응하는 상기 본딩 패드들과 금속 패턴을 통하여 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지.
  4. 제 3 항에 있어서, 상기 보조 본딩 패드들의 열은 각각의 상기 본딩 패드들의 열로부터 각각의 내측으로 일정 간격만큼 이격되어 형성되는 것을 특징으로 하는 멀티 칩 패키지.
  5. 활성면의 중앙부에 복수 개의 본딩 패드들이 열을 지어 형성된 센터 패드 방식의 복수 개의 반도체 칩;을
    포함하는 멀티 칩 패키지에 있어서,
    상기 반도체 칩들은 각각의 상기 본딩 패드들의 열이 서로 평행을 이루도록 하여 일측면이 서로 맞닿아 있는 병렬 형태로 일체화되어 구성되고,
    서로 일체화된 상기 각 반도체 칩들의 활성면에는 각각의 상기 본딩 패드들의 열로부터 각각의 외측으로 일정 간격만큼 이격되어 금속 범프(metal bump)가 부착될 복수 개의 범핑 랜드(bumping land)들;이 형성되며,
    상기 범핑 랜드들은 서로 대응하는 상기 본딩 패드들과 금속 패턴을 통하여 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 패키지.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 금속 패턴은 금속 마스킹 방식(metal masking method)에 의해 형성되는 것을 특징으로 하는 멀티 칩 패키지.
KR1020020038827A 2002-07-05 2002-07-05 멀티 칩 패키지 KR20040004798A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020038827A KR20040004798A (ko) 2002-07-05 2002-07-05 멀티 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020038827A KR20040004798A (ko) 2002-07-05 2002-07-05 멀티 칩 패키지

Publications (1)

Publication Number Publication Date
KR20040004798A true KR20040004798A (ko) 2004-01-16

Family

ID=37315207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020038827A KR20040004798A (ko) 2002-07-05 2002-07-05 멀티 칩 패키지

Country Status (1)

Country Link
KR (1) KR20040004798A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455244B2 (en) 2013-04-10 2016-09-27 Samsung Electronics Co., Ltd. Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010049567A (ko) * 1999-06-18 2001-06-15 가네꼬 히사시 반도체 기억 장치
JP2002118225A (ja) * 2000-08-11 2002-04-19 Samsung Electronics Co Ltd マルチチップパッケージ及びそれを用いた高密度メモリカード
JP2002164498A (ja) * 2000-09-12 2002-06-07 Rohm Co Ltd 半導体装置およびその製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010049567A (ko) * 1999-06-18 2001-06-15 가네꼬 히사시 반도체 기억 장치
JP2002118225A (ja) * 2000-08-11 2002-04-19 Samsung Electronics Co Ltd マルチチップパッケージ及びそれを用いた高密度メモリカード
JP2002164498A (ja) * 2000-09-12 2002-06-07 Rohm Co Ltd 半導体装置およびその製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455244B2 (en) 2013-04-10 2016-09-27 Samsung Electronics Co., Ltd. Semiconductor package
US9899351B2 (en) 2013-04-10 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
US7402911B2 (en) Multi-chip device and method for producing a multi-chip device
US8866280B2 (en) Chip package
US9847299B2 (en) Semiconductor package and mounting structure thereof
US6320757B1 (en) Electronic package
US6340839B1 (en) Hybrid integrated circuit
KR20010049663A (ko) 반도체장치
US20060231932A1 (en) Electrical package structure including chip with polymer thereon
KR100808582B1 (ko) 칩 적층 패키지
US20050012226A1 (en) Chip package structure
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US7262508B2 (en) Integrated circuit incorporating flip chip and wire bonding
KR20030041528A (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
KR20040004798A (ko) 멀티 칩 패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100388211B1 (ko) 멀티 칩 패키지
JP2014120501A (ja) 半導体装置及び半導体装置の製造方法
KR20060133800A (ko) 칩 스택 패키지
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법
KR20060074143A (ko) Ｆｂｇａ 패키지
KR20060068971A (ko) 적층 패키지
KR100808586B1 (ko) 적층형 패키지
KR20050053246A (ko) 멀티 칩 패키지
KR20060075432A (ko) 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application