KR20040002843A - Ｎ2ｏ를 이용하여 실리콘 카바이드층 위에 산화막을제조하는 방법 - Google Patents

Ｎ2ｏ를 이용하여 실리콘 카바이드층 위에 산화막을제조하는 방법 Download PDF

Info

Publication number
KR20040002843A
KR20040002843A KR10-2003-7004301A KR20037004301A KR20040002843A KR 20040002843 A KR20040002843 A KR 20040002843A KR 20037004301 A KR20037004301 A KR 20037004301A KR 20040002843 A KR20040002843 A KR 20040002843A
Authority
KR
South Korea
Prior art keywords
annealing
oxide film
silicon carbide
flow rate
seconds
Prior art date
Application number
KR10-2003-7004301A
Other languages
English (en)
Other versions
KR100885757B1 (ko
Inventor
립킨로리
다스므리날캔티
팔무어존더블유.
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/834,283 external-priority patent/US6610366B2/en
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20040002843A publication Critical patent/KR20040002843A/ko
Application granted granted Critical
Publication of KR100885757B1 publication Critical patent/KR100885757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Laminated Bodies (AREA)
  • Chemical Or Physical Treatment Of Fibers (AREA)
  • Inorganic Fibers (AREA)

Abstract

N2O 분위기에서 실리콘 카바이드층을 산화시키거나 실리콘 카바이드층 위에 이미 존재하는 산화막을 N2O 분위기 안에서 어닐하여 실리콘 카바이드층 상에 산화막을 제조하는 방법을 제공한다. 바람직하게는, 산화 혹은 어닐 동안에 소정의 온도 프로파일과 소정의 N2O 유량 프로파일이 제공된다. 소정의 온도 프로파일 및/또는 소정의 유량 프로파일은 일정하거나 유동적일 수 있으며, 정상 상태 조건에 이르기까지 경사면(ramp)을 포함할 수 있다. 소정의 온도 프로파일 및/또는 소정의 유량 프로파일은 SiC의 전도대 부근 에너지를 가진 상기 산화막/실리콘 카바이드의 계면 상태를 감소시키도록 선택된다.

Description

Ｎ2Ｏ를 이용하여 실리콘 카바이드층 위에 산화막을 제조하는 방법{Method of fabricating an oxide layer on a silicon carbide layer utilizing N2O}
(관련 출원)
본 출원은 "METHOD OF N2O GROWTH OF AN OXIDE LAYER ON A SILICON CARBIDE LAYER"란 제목으로 2001년 5월 30일에 출원된 미국 임시 출원 제60/294,307호로부터의 우선권을 주장한다. 그리고, 본 출원은 "METHOD OF N2O ANNEALING AN OXIDE LAYER ON A SILICON CARBIDE LAYER"란 제목으로 2001년 4월 12일에 출원된 미국 출원 제09/824,283호로부터의 일부 계속 출원으로서 우선권을 주장하며, 이 출원은 모두 2000년 10월 3일에 출원된 미국 임시 출원 제60/237,822호인 "Method of Improving an Interface Between a Silicon Carbide Layer and an Oxide Layer"와, 미국 임시 출원 제60/237, 426호인 "SiC Power MOSFET and Method of Fabrication"에 근거한 우선권을 주장한다. 이상 언급된 출원들은 여기에 충분히 개시된 것처럼 원용되어 통합된다.
실리콘 카바이드로부터 제조된 소자는 소자의 노출된 SiC 표면을 보호할 목적 및/또는 다른 목적을 위해 보통 SiO2와 같은 산화막으로 패시베이션된다. 그러나, SiC와 SiO2의 계면은 전자의 높은 표면 이동도를 얻기에는 불충분할 수 있다. 보다 상세하게는, SiC와 SiO2의 계면은 일반적으로 계면 상태의 밀도가 높은데, 이것은 표면 전자 이동도를 감소시킬 수 있다.
최근에, 열산화막을 일산화질소(NO) 분위기에서 어닐하는 것이 p-웰 이온주입을 필요로 하지 않는 평면 4H-SiC MOSFET 구조에서 유망한 것으로 보여졌다. M. K. Das, L. A. Lipkin, J. W. Palmour, G. Y. Chung, J. R. Williams, K. Mcdonald와 L. C. Feldman의 "High Mobility 4H-SiC Inversion Mode MOSFETs Using Thermally Grown, NO Annealed SiO2"(IEEE Device Research Conference, Denver, CO, June 19-21, 2000)와, G. Y. Chung, C. C. Tin, J. R. Williams, K. Mcdonald, R. A. Weller, S. T. Pantelides, L. C. Feldman, M. K. Das와 J. W. Palmour의 "Improved Inversion Channel Mobility for 4H-SiC MOSFETs Following High Temperature Anneals in Nitric Oxide"(IEEE Electron Device Letters 발간을 위해 억셉트된 논문) 참조. 이 어닐은 전도대 에지 부근의 계면 상태 밀도를 상당히 감소시키는 것으로 보여졌다. G. Y. Chung, C. C. Tin, J. R. Williams, K. Mcdonald, M. Di Ventra, S. T. Pantelides, L. C. Feldman과 R. A. Weller의 "Effect of nitric oxide annealing on the interface trap densities near the band edges in the 4H polytype of silicon carbide"(Applied Physics Letters, Vol.76, No.13, pp.1713-1715, March 2000). 개선된 MOS 계면 때문에 표면 반전층에서 높은 전자 이동도(35-95㎝2/Vs)가 얻어진다.
불행하게도, NO는 NFPA(National Fire Protection Association)의 건강 위험 등급 3으로 건강에 해로우며, 산화 후 어닐이 보통 수행되는 설비는 청정실의 대기에 오픈되어 있다. 자주 배기되기는 하지만, 청정실 안의 NO 오염 안전 레벨을 초과할 위험은 무시할 수 없다.
J. P. Xu, P. T. Lai, C. L. Chan, B. Li와 Y. C. Cheng의 "Improved Performance and Reliability of N2O-Grown Oxynitride on 6H-SiC"(IEEE Electron Device Letters, Vol.21, No.6, pp.298-300, June 2000)에 설명된 것과 같이, N2O 분위기에서 산화막을 성장시키는 것이 가능하다. 그 논문에서는 100℃ 순수한 N2O 분위기에서 360분 동안 SiC를 산화시키고, 1100℃ N2분위기에서 1시간동안 어닐하는 것에 대해 기재하고 있다.
1100℃ 온도의 N2O 분위기에서 6H-SiC 상에 산화막을 성장한 후 질화시키는 것은 Lai 등에 의해서도 조사되었다. P. T. Lai, Supratic Chakraborty, C. L. Chan과 Y. C. Cheng의 "Effect of nitridation and annealing on interface properties of thermally oxidized SiO2/SiC metal-oxide-semiconductor system"(Applied Physics Letters, Vol.76, No.25, pp.3744-3746, June 2000). 그러나, Lai 등은 이러한 처리는 계면 품질을 저하시키며, 계면 품질은 N2O 분위기에서의 질화로 인한 결함을 보수할 수 있는, O2분위기에서의 습식 혹은 건식 어닐에 의하여 개선할 수 있다고 결론내었다. 뿐만 아니라, Lai 등은 후속 O2어닐을 하더라도 N2O 분위기에서 질화를 하지 않은 경우와 비교하여 계면 상태 밀도에서의 어떤 눈에 띄는 감소를 보지 못했다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 실리콘 카바이드(SiC) 상에 산화막을 제조하는 방법에 관한 것이다.
도 1은 본 발명의 실시예들에서 사용하기에 적합한 퍼니스 튜브를 개략적으로 도시한 것이다.
도 2a는 본 발명의 어닐 실시예들에 따른 처리 단계들을 설명하는 흐름도이다.
도 2b는 본 발명의 산화 실시예들에 따른 처리 단계들을 설명하는 흐름도이다.
도 3은 1175℃에서 N2O의 다양한 유량에 대해 전도대로부터의 에너지 준위(Ec-E) 대 계면 트랩 밀도를 도시한 그래프이다.
도 4는 1200℃에서 다양한 유량에 대해 전도대로부터의 에너지 준위 대 계면 트랩 밀도(DIT)를 도시한 그래프이다.
도 5는 다양한 어닐 온도에 대해 전도대로부터의 에너지 준위 대 DIT를 도시한 그래프이다.
도 6은 1175℃에서 다양한 지속 시간에 대해 전도대로부터의 에너지 준위 대 DIT를 도시한 그래프이다.
도 7은 Ar과 N2분위기에서의 후처리 어닐에 대해 전도대로부터의 에너지 준위 대 DIT를 도시한 그래프이다.
도 8은 초기 열산화막과 초기 LPCVD 산화막에 대해 전도대로부터의 에너지 준위 대 DIT를 도시한 그래프이다.
도 9는 산화막에 대한 습식 재산화를 실시한 경우와 실시하지 않은 경우에 대해 전도대로부터의 에너지 준위 대 DIT를 도시한 그래프이다.
도 10은 1175℃에서 다양한 어닐 지속 시간에 대해 전도대로부터의 에너지 준위 대 DIT를 도시한 그래프이다.
도 11은 1175℃에서 다양한 어닐 온도에 대해 전도대로부터의 에너지 준위(Ec-E) 대 계면 트랩 밀도(Dit)를 도시한 그래프이다.
도 12는 다양한 열산화, 성장후 N2O 어닐 및 N2O 산화에 대해 전도대로부터의 에너지 준위 대 DIT를 도시한 그래프이다.
도 13은 N2O 처리를 실시한 경우와 실시하지 않은 경우에 4H-SiC 평면 MOSFET의 게이트 전압 대 유효 표면 채널 이동도를 도시한 그래프이다.
도 14는 도 13의 산화막에 대한 계면 상태 그래프이다.
도 15a와 도 15b는 본 발명의 실시예들에 따라 N2O 성장된 산화막을 가진 수평 채널 버퍼된 게이트 소자들의 유효 표면 채널 이동도의 그래프들이다.
도 16a와 도 16b는 본 발명의 실시예들에 따라 N2O 성장된 산화막을 가진 횡형 금속-산화막-반도체 전계 효과 트랜지스터들의 유효 표면 채널 이동도의 그래프들이다.
도 17a, 도 17b와 도 17c는 본 발명의 실시예들에 따라 제조된 산화막을 가진 소자들의 다른 게이트 바이어스들에서의 유효 채널 이동도의 그래프들이다.
본 발명의 실시예는 N2O 분위기에서 실리콘 카바이드층을 산화시키는 단계와 실리콘 카바이드층 위에 이미 존재하는 산화막을 N2O 분위기에서 어닐하는 단계 중 적어도 어느 하나에 의하여 실리콘 카바이드층 상에 산화막을 제조하는 방법을 제공한다. 바람직하게는, 소정의 온도 프로파일과 소정의 N2O 유량 프로파일이 산화 혹은 어닐 동안에 제공된다. 상기 소정의 온도 프로파일 및/또는 소정의 유량 프로파일은 일정하거나 유동적일 수 있으며, 정상 상태 조건에 이르기까지 경사면(ramp)을 포함할 수 있다. 상기 소정의 온도 프로파일 및/또는 소정의 유량 프로파일은 SiC의 전도대 부근 에너지를 가진 상기 산화막/실리콘 카바이드의 계면 상태를 감소시키도록 선택된다.
어닐이 수행되는 본 발명의 특정 실시예들에 있어서, 상기 소정의 온도 프로파일은 약 1100℃보다 높은 어닐 온도를 초래할 수 있다. 어닐이 수행되는 본 발명의 실시예들에 있어서, 상기 어닐 온도는 약 1175℃보다 높을 수 있다. 특정 실시예에서, 상기 어닐 온도는 약 1200℃이다. 본 발명의 다른 실시예들에서, 상기어닐은 약 1.5시간 내지 약 3시간 또는 그 이상으로 수행될 수 있다.
산화가 수행되는 본 발명의 실시예들에 있어서, 상기 소정의 온도 프로파일은 적어도 약 1200℃의 산화 온도를 초래할 수 있다. 특정 실시예들에 있어서, 산화 온도는 약 1300℃이다. 본 발명의 다른 실시예들에 있어서, 상기 산화의 지속 시간은 원하는 산화막의 두께에 따라 달라진다. 따라서, 산화는 약 15분 내지 약 3시간 혹은 그 이상 수행될 수 있다.
본 발명의 추가적인 어닐 실시예들에 있어서, 상기 소정 유량 프로파일은 약 2SLM(Standard Liters per Minute) 내지 약 8SLM 중에서 하나 이상의 유량을 포함한다. 특정 실시예들에서, 상기 유량은 약 3 내지 약 5SLM이다.
본 발명의 추가적인 산화 실시예들에 있어서, 상기 소정 유량 프로파일은 약 2SLM 내지 약 6SLM 중에서 하나 이상의 유량을 포함한다. 특정 실시예들에서, 상기 유량은 약 3.5 내지 약 4SLM이다.
다른 실시예들에 있어서, 상기 산화막의 어닐 또는 상기 산화막의 형성 다음에, Ar 혹은 N2분위기에서 상기 산화막을 어닐하는 단계를 수행할 수 있다. 이러한 어닐은 H2, 또는 Ar, N2와 같은 불활성 가스 중의 하나 이상과 H2의 조합과 같은 수소를 포함하는 분위기에서 수행될 수도 있다. 이러한 어닐은 예를 들어 약 한시간 수행될 수 있다.
본 발명의 또 다른 어닐 실시예들에 있어서, 상기 소정 유량 프로파일은 약 0.37cm/s 내지 약 1.46cm/s의 N2O 속도를 제공한다. 특정 실시예들에 있어서, 상기소정 유량 프로파일은 약 0.5cm/s 내지 약 1cm/s의 N2O 속도를 제공한다.
본 발명의 또 다른 실시예들에 있어서, 상기 소정 유량 프로파일은 약 0.37cm/s 내지 약 1.11cm/s의 N2O 속도를 제공한다. 특정 실시예들에 있어서, 상기 소정 유량 프로파일은 약 0.65cm/s 내지 약 0.74cm/s의 N2O 속도를 제공한다.
덧붙여, 본 발명의 어닐 실시예들에 있어서, 상기 산화막은 증착 및/또는 열 성장으로 형성될 수 있다. 본 발명의 또 다른 실시예들에 있어서, 상기 산화막의 습식 재산화도 수행될 수 있으며/또는 상기 N2O 산화는 일부 또는 부분 수증기 압력을 가진 분위기에서 수행될 수 있다.
다른 어닐 실시예들에 있어서, 실리콘 카바이드층 상에 산화막을 제조하는 방법은 상기 산화막을 상기 실리콘 카바이드층 상에 형성하는 단계와 상기 산화막을 N2O 분위기에서 약 1100℃보다 높은 어닐 온도를 포함하는 소정의 온도 프로파일과 소정 N2O 유량 프로파일에서 어닐하는 단계를 포함한다. 상기 소정 유량 프로파일은 적어도 약 11초의 N2O 초기 체류 시간(initial residence time)을 제공하도록 선택될 수 있다.
본 발명의 특정 어닐 실시예들에 있어서, 상기 초기 체류 시간은 약 11초 내지 약 45초일 수 있다. 본 발명의 또 다른 실시예들에서, 상기 초기 체류 시간은 약 16초 내지 약 31초이다.
추가적으로, 상기 N2O의 총 체류 시간은 약 28초 내지 약 112초일 수 있다.본 발명의 이러한 어닐 실시예들에 있어서, 상기 총 체류 시간은 약 41초 내지 약 73초일 수도 있다.
다른 산화 실시예들에 있어서, 실리콘 카바이드층 상에 산화막을 제조하는 방법들은 N2O 분위기에서 적어도 약 1200℃의 산화 온도를 포함하는 소정의 온도 프로파일과 소정 N2O 유량 프로파일에서 상기 산화막을 상기 실리콘 카바이드층 상에 형성하는 단계를 포함한다. 상기 소정 유량 프로파일은 적어도 약 11초의 N2O 초기 체류 시간을 제공하도록 선택될 수 있다.
본 발명의 특정 산화 실시예들에 있어서, 상기 초기 체류 시간은 약 11초 내지 약 33초일 수 있다. 본 발명의 또 다른 실시예들에 있어서, 상기 초기 체류 시간은 약 19초 내지 약 22초이다.
덧붙여, 상기 N2O의 총 체류 시간은 약 28초 내지 약 84초일 수 있다. 본 발명의 이러한 산화 실시예들에 있어서, 상기 총 체류 시간은 약 48초 내지 약 56초일 수도 있다.
이하, 본 발명의 바람직한 실시예가 도시된 첨부도면을 참조하여 본 발명을 상세히 설명한다. 그러나, 다음에 예시하는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 두께는 명료함을 위해 과장되어진 것이다. 동일한 부호는 시종 동일한 요소를 의미한다. 막, 영역 또는 기판과 같은 어떤 요소가 다른 요소의 "위(상)"에 있다라고 기재된 경우, 상기 요소가 상기 다른 요소의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 요소들이 개재될 수도 있다. 반면에, 어떤 요소가 다른 요소의 "직접 위(상)"에 있다라고 기재된 경우, 그 사이에 개입되는 다른 요소는 없다.
본 발명의 실시예들은 산화막과 SiC의 계면을 포함하는 임의의 소자에서 그 계면을 향상시킬 수 있는 방법들을 제공한다. 이러한 방법은 특히 SiC 상에 형성되는 금속-산화막-반도체(Metal-Oxide-Semiconductor)(MOS) 소자들의 제조에 유용하다. 본 발명의 실시예들을 이용하면, SiC의 전도대 부근 에너지 준위를 가진 계면 상태가 극적으로 감소된다. 이러한 결함을 감소시키는 것은 유용할 수 있는데, 이것은 이러한 결함들이 MOSFET의 유효 표면 채널 이동도를 제한할 수 있기 때문이다.
이하, 도 1, 도 2a 및 도 2b를 참조하여 본 발명의 실시예들을 설명할 것이다. 이 도면들은 본 발명의 실시예들에서 사용하기에 적합한 퍼니스 튜브를 개략적으로 도시한 도면과, 본 발명의 특정 실시예들에 따른 처리 단계들을 설명하는 흐름도들이다. 도 1에 도시된 것과 같이, 퍼니스 튜브(10)는 그 위에 SiO2와 같은 산화막이 형성되어 있거나 산화막이 형성될 복수개의 SiC 웨이퍼들(12)을 가진다.바람직하게는, 상기 SiC 웨이퍼는 4H-SiC이다. 웨이퍼들(12)이 퍼니스 튜브(10) 안에서 고정된 위치를 가지도록 캐리어(14) 위에 놓여진다. 캐리어(14)는 웨이퍼들(12)이 퍼니스 튜브(10)의 입구로부터 L1+L2 거리만큼 떨어져서 퍼니스 튜브(10) 안에서 L3 거리만큼 연장되어 있도록 위치한다. 가열된 가스들(18)을 제공하기 위해서, 여기에 기술된 것과 같은 N2O 분위기를 제공하는 N2O를 포함하는 주입 가스들(16)이 퍼니스 튜브(10)를 통과하며 거리 L1을 지나가는 동안 소정의 온도 프로파일에 기초하여 가열된다. 가열된 가스들(18)은 소정 온도 프로파일에 기초한 온도로 유지되어 거리 L2를 지나 웨이퍼들(12) 중의 첫 번째 웨이퍼에 도달한다. 가열된 가스들(18)은 계속 퍼니스 튜브(10)를 통과하여 배기 가스들(20)로서 출구를 통해 퍼니스 튜브(10)를 떠난다. 이렇게 하여, 가열된 가스들(18)은 거리 L3를 이동한다. 가열된 가스들(18)은 바람직하게는 거리 L2, L3에 대해서 거의 일정한 온도로 유지된다. 그러나, 여기 개시된 내용으로부터 이 기술분야의 통상의 지식을 가진 자에게는, 변화하는 온도 프로파일도 이용될 수 있음이 이해될 것이다. 이러한 프로파일은 시간 또는 거리에 대하여 온도의 변화를 포함할 수 있다. 그러나, 상기 소정 온도 프로파일은 약 1100℃보다 높은 어닐 온도 또는 적어도 약 1200℃의 산화 온도를 포함해야 한다.
도 1에 도시된 것과 같이, 가열된 가스들(18)은 L1 거리의 끝에 이르러 N2O가 그 구성 원소들로 분해되기 시작하는 온도에 도달할 수 있다. 이 거리는 퍼니스 튜브(10)의 물리적 특성, 소정 온도 프로파일 및 유량 프로파일에 의존할 수 있다. N2O가 분해되기 시작하는 온도에 도달한 후, 가열된 가스들(18)은 웨이퍼들(12)에 도달하기 전에 L2 거리를 이동한다. 가열된 가스들이 거리 L2를 지나는데 소요되는 시간을 여기서는 "초기 체류 시간"이라고 칭한다. 바람직하기로는, 상기 가열된 가스들은 약 1100℃보다 높은 어닐 온도 또는 적어도 약 1200℃의 산화 온도에 해당하는 거의 일정한 온도로 초기 체류 시간 동안 유지된다. 그러나, 이 기술분야의 통상의 지식을 가진 자에게 이해될 수 있는 것과 같이, 초기 체류 시간을 증가하거나 감소시키도록 가열 프로파일을 변화시키는 것이 이용될 수 있다. 그러나, 가열 프로파일은 초기 체류 시간이 가열된 가스들(18)이 거리 L3를 지나기 전에 약 1100℃보다 높은 어닐 온도 또는 적어도 약 1200℃의 산화 온도로 유지되는 시간과 동일해지도록 신속한 것이 바람직하다.
가열된 가스들(18)이 거리 L2+L3를 지나는데 소요되는 총 시간을 여기서는 "총 체류 시간"이라고 칭한다. 여기 개시된 내용으로부터 이 기술분야의 통상의 지식을 가진 자에게 이해될 수 있는 것과 같이, 이러한 체류 시간들은 퍼니스 튜브(10)를 통과하는 가열된 가스들(18)의 속도에 의존하는데, 이것은 가열된 가스들(18)의 유량과 퍼니스 튜브(10)의 단면적에 기초하여 결정될 수 있다. 이러한 속도들은 예를 들어, 난류가 얻어지면 평균 속도일 수 있고, 예를 들어 층류 시스템의 경우에는 실제 속도가 될 수 있다. 따라서, 속도라는 용어는 평균 속도와 실제 속도 모두를 가리키는 것으로 여기에 사용된다.
도 2a는 본 발명의 실시예들에 따른 처리 단계들을 나타낸 것이며 도 1을 참조하여 설명될 것이다. 그러나, 여기 개시된 내용으로부터 이 기술분야의 통상의 지식을 가진 자에게 이해될 수 있는 것과 같이, 본 발명의 실시예들은 도 1에 도시된 퍼니스 튜브 실시예에 제한되는 것이 아니라 여기에 개시된 조건을 제공할 수 있는 어떠한 시스템에서라도 수행될 수 있다. 도 2a를 참조하면, 처리 단계는 SiC층 상에 산화막을 형성하는 단계로부터 시작될 수 있다(블록 30). SiC층은 에피택셜층 및/또는 기판일 수 있다. 나아가, 산화막은 저압 화학 기상 증착(LPCVD)과 같은 증착에 의해 형성하거나, 열산화법에 의해 열 성장시키거나 다른 기술에 의해 형성할 수 있다. 바람직하기로는, 산화막은 미국 특허 제5,972,801호에 개시된 습식 재산화에 의해 형성되며, 이 미국 특허는 그 전체로서 원용되어 여기에 통합된다. 뿐만 아니라, 산화막은 후속의 N2O 어닐과 인시튜로 형성될 수 있고 SiC층과 인시튜로 형성될 수 있고 또는 분리된 챔버에서 형성될 수 있다.
그런 다음, 산화막을 소정 온도와 소정 유량 하의 N2O 분위기에서 어닐한다(블록 32). 바람직하기로는, 상기 산화막을 약 1100℃보다 높은 어닐 온도를 포함하는 소정의 온도 프로파일에서, 소정의 유량 프로파일 한계 안에 있는 유량 프로파일로 N2O가 공급되는 챔버 안에서 어닐한다. 다른 실시예들에서, 상기 어닐 온도는 약 1175℃ 이상이다. 특정 실시예들에서, 약 1200℃의 어닐 온도가 이용될 수 있다. N2O의 유량 프로파일 한계는 처리가 수행되는 특정 설비에 기초하여 선택될 수 있다. 그러나, 특정 실시예들에서 N2O의 유량 프로파일 한계는 약 2SLM 정도로낮거나 약 8SLM 정도로 높다. 다른 실시예들에서, 약 3 내지 약 5SLM의 유량 한계가 바람직할 수 있다.
6인치 직경의 퍼니스 튜브의 경우, 2SLM 내지 8SLM의 유량은 약 0.37cm/s 내지 약 1.46cm/s의 가스 속도를 초래하고, 3 내지 5SLM의 유량은 약 0.55cm/s 내지 약 0.95cm/s의 속도를 초래한다. 특히, 약 12인치(약 30.48cm)의 거리 L2와 약 18인치(약 45.72cm)의 거리 L3에 대해, 이러한 속도는 약 11초 내지 약 45초의 초기 체류 시간과 약 28초 내지 약 112초의 총 체류 시간을 초래한다. 특히 바람직한 실시예들에 있어서, 초기 체류 시간은 약 16초 내지 약 31초이고 총 체류 시간은 약 41초 내지 약 73초이다. N2O 어닐은 약 3시간동안 수행할 수 있으나, 30분에서 6시간에 이르는 어닐도 이용할 수 있고 더 긴 시간의 어닐도 이용할 수 있다.
도 2a에 보다 상세히 도시된 것과 같이, N2O 어닐 다음에는 아르곤 및/또는 N2또는 그 조합과 같은 불활성 가스 분위기에서의 어닐을 선택적으로 수행할 수 있다(블록 34). 상기 선택적인 어닐은 H2, 또는 Ar 및/또는 N2또는 그들 조합과 같은 불활성 가스 중의 하나 이상과 H2의 조합과 같은 수소를 포함하는 분위기에서 수행할 수도 있다. 이러한 어닐은 예를 들어 약 1시간 수행할 수 있으나, 약 3시간에 달하는 어닐도 이용할 수 있고 더 긴 시간의 어닐도 이용할 수 있다.
도 2b는 본 발명의 다른 실시예들에 따른 처리 단계들을 나타낸 것이며, 도 1을 참조하여 설명될 것이다. 그러나, 여기 개시된 내용으로부터 이 기술분야의통상의 지식을 가진 자에게 이해될 수 있는 것과 같이, 본 발명의 실시예들이 도 1에 도시된 퍼니스 튜브 실시예에 제한되는 것이 아니라 여기에 개시된 조건을 제공할 수 있는 어떠한 시스템에서라도 수행될 수 있다. 도 2b를 참조하면, 처리 단계는 SiC층을 제공하는 단계로부터 시작된다(블록 60). SiC층은 에피택셜층 및/또는 기판일 수 있다. 그런 다음, N2O 분위기에서 소정의 온도 및/또는 소정의 유량으로 산화막을 형성한다(블록 62).
상기 산화막은 약 1200℃보다 높은 산화 온도를 포함하는 소정의 온도 프로파일에서, 소정의 유량 프로파일 한계 안에 있는 유량 프로파일로 N2O가 공급되는 챔버 안에서 SiC 웨이퍼들(12)을 산화시켜 형성한다. 다른 실시예들에서, 상기 산화 온도는 약 1300℃이다. N2O의 유량 프로파일 한계는 처리가 수행되는 특정 설비에 기초하여 선택될 수 있다. 그러나, 특정 실시예들에서 N2O의 유량 프로파일 한계는 약 2SLM 정도로 낮거나 약 6SLM 이상으로 높다. 다른 실시예들에서, 약 3.5 내지 약 4SLM의 유량 한계가 바람직할 수 있다. 여기에 사용된 것과 같이, N2O는 순수 N2O 또는 수증기, O2및/또는 불활성 가스와 같은 산화제들과 N2O의 조합을 가리킨다.
6인치 직경의 퍼니스 튜브의 경우, 2SLM 내지 6SLM의 유량은 약 0.37cm/s 내지 약 1.11cm/s의 가스 속도를 초래한다. 마찬가지로 6인치 직경의 퍼니스 튜브의 경우, 3.5 내지 4SLM의 유량은 약 0.65cm/s 내지 약 0.74cm/s의 속도를 초래한다.특히, 약 12인치(약 30.48cm)의 거리 L2와 약 18인치(약 45.72cm)의 거리 L3에 대해 이러한 속도는 약 11초 내지 약 33초의 초기 체류 시간과 약 28초 내지 약 84초의 총 체류 시간을 초래한다. 특히 바람직한 실시예들에 있어서, 초기 체류 시간은 약 19초 내지 약 22초이고 총 체류 시간은 약 49초 내지 약 56초이다. N2O 산화는 원하는 산화막의 두께에 의존하는 시간동안 수행될 수 있다. 예를 들어, 약 3시간 또는 그 이상의 산화 시간이 이용될 수 있다.
도 2b에 상세히 도시된 것과 같이, N2O 어닐 다음에는 아르곤 또는 N2와 같은 불활성 가스 분위기에서의 선택적인 어닐을 수행할 수 있다(블록 64). 선택적으로, 상기 어닐은 H2, 또는 Ar 및/또는 N2또는 그 조합과 같은 불활성 가스 중의 하나 이상과 H2의 조합과 같은 수소를 포함하는 분위기에서 수행될 수 있다. 이러한 어닐은 예를 들어 약 1시간 수행될 수 있으나, 약 3시간에 이르는 어닐도 이용될 수 있고 더 긴 시간의 어닐도 이용될 수 있다.
도 3 내지 도 14에 도시된 바와 같이, 본 발명에 따라서 적절히 어닐 및/또는 산화 온도와 N2O 유량을 조절함으로써, Lai 등이 교시한대로 SiC/SiO2계면에 해를 끼치기보다는 SiC/SiO2계면 품질이 향상될 수 있다는 것이 밝혀졌다.
처리 단계의 어떤 이론에 의해 한정되어지기를 바라는 것은 아니지만, 고온(800℃ 이상)에서 N2O 일부는 N2, O2및 NO로 분해되려고 하는 것처럼 보인다. NO 분율은 고온에 남아있는 가스의 잔류 시간과 온도에 의해 결정되는데, 이것은가스의 유량과 퍼니스 튜브의 단면적 및 튜브 안에서의 거리에 의해 결정된다. 표 1은 1175℃에서 3시간 어닐하고, N2O 어닐 다음에 1시간 동안 Ar 어닐한 경우에 최대 계면 상태 밀도에 대한 N2O 유량의 효과를 보여준다.
N2O 어닐에 대한 유량의 영향
유량 최대 계면 상태 밀도(1012cm-2eV-1)
어닐 없음 2.7
8SLM(1.46cm/s) 1.5
6SLM(1.10cm/s) 0.7
4SLM(0.73cm/s) 0.6
2SLM(0.37cm/s) 1.0
상기 표 1에 나타나 있는 바와 같이, 4SLM의 N2O로 어닐한 경우에 최소의 계면 상태 밀도와 가장 음(negative)의 값의 플랫-밴드 전압(flat-band voltage)을 가진다. 따라서, 본 발명의 특정 실시예들에서 약 4 내지 6SLM의 유량이 이용될 수 있다.
도 3 내지 도 10은 본 발명의 다양한 실시예들의 경우에 SiC/SiO2계면에서의 밴드갭에 걸친 계면 트랩 밀도(Dit)의 프로파일을 나타낸다. DIT는 이 기술 분야의 숙련된 자에게 알려진 임의의 방법으로 측정될 수 있다.
도 3은 어닐 온도가 1175℃일 때에 표 1의 유량들에 대한 다양한 N2O 속도의 에너지 준위 대 계면 트랩 밀도를 도시한 것이다. 도 3에서 볼 수 있는 것과 같이, N2O 어닐을 하지 않은 경우에 비하여 각 유량의 경우 감소된 트랩 밀도를 초래하지만, 최대 트랩 밀도 감소는 0.7cm/s와 1.1cm/s의 속도를 내는 유량들에 의해 제공된다. 도 3은 최적의 유량이 약 0.7cm/s(또는 대략 4SLM)인 것을 보여준다.
도 4는 어닐 온도가 1200℃일 때 다양한 속도에 대해 에너지 준위 대 DIT를 도시한 그래프이다. 마찬가지로 도 4는 1200℃ 어닐의 경우 트랩 밀도에서의 최대 감소는 약 0.7cm/s(또는 대략 4SLM)의 속도에 의해 달성된다는 것을 나타낸다. 따라서 도 3과 도 4로부터, 약 22초의 초기 체류 시간이 트랩 밀도에서의 최대 감소를 제공할 수 있다.
도 5는 다양한 어닐 온도에 대해 에너지 준위 대 DIT를 도시한 그래프이다. 도 5는 Dit의 감소를 얻기 위해서는 온도가 약 1100℃보다 높아야 하고 바람직하게는 약 1175℃보다 높아야 함을 보여준다.
도 6은 1175℃에서 다양한 어닐 지속 시간, 즉 1분에서 3시간에 대해 에너지 준위 대 DIT를 도시한 그래프이다. 도 6에 도시된 것과 같이, 트랩 밀도의 감소는 짧은 지속 시간(1분)에 비해 긴 지속 시간(3시간)일 때에 얻어진다.
도 7은 Ar과 N2분위기에서의 후처리 어닐에 대해 에너지 준위 대 DIT를 도시한 그래프이다. 도 7은 두 분위기 모두 본 발명의 목적을 위해 적합하다는 것을 나타내는데, 이것은 둘 다 유사한 결과를 내기 때문이다.
도 8은 두 종류의 다른 산화막, 열산화막과 LPCVD 산화막에 대해 에너지 준위 대 DIT를 도시한 그래프이다. 도 8은 두 종류의 산화막 모두 본 발명의 실시예를 이용하여 트랩 밀도를 감소시킬 수 있다는 것을 보여주는데, 이것은 두 종류의 산화막에 대해 유사한 결과가 얻어지기 때문이다.
도 9는 미국 특허 제5,972,801호에 개시된 습식 재산화를 포함한 산화막을 3시간동안 어닐한 경우와 습식 재산화 과정을 이용하지 않은 어닐에 대해 에너지 준위 대 DIT를 도시한 그래프이다. 도 9에서 볼 수 있는 것과 같이, 습식 재산화 과정이 이용된 경우에 계면 밀도 감소를 달성할 수 있었다.
도 10은 1.5시간과 3시간의 지속에 대해 에너지 준위 대 DIT를 도시한 그래프이다. 도 10에서 볼 수 있는 바와 같이, 3시간 정도의 긴 지속 시간은 약 1.5시간의 지속 시간보다 더 효과적이지는 않고 어쩌면 덜 효과적인 것처럼 보인다. 그러나, 두 지속 시간 모두 수용할만한 결과를 제공하는 것으로 보인다.
도 11에 도시된 것과 같이, 고온의 N2O 분위기에서의 어닐은 낮은 온도 어닐에 비해 더 나은 계면 특성을 가져온다. 처리 과정 동안에 N2O를 분해함으로써 원하는 NO가 더 많이 화학적으로 얻어질 수 있기 때문인 것으로 보여진다. 이것은 1100℃, 1200℃ 및 1300℃에서의 N2O 처리를 비교한 도 11에 나타나 있다. 뿐만 아니라, 고온에서는 산화 속도가 매우 향상된다. 이러한 높은 속도들에서, N2O 분위기에서 산화막을 성장하는 것(이미 존재하는 산화막을 어닐하는 것과는 대조됨)이 적당할 것으로 기대될 수 있다. 1300℃ N2O 분위기에서 성장된 산화막은 지금까지 보고된 정도의 SiO2/SiC 계면 특성 혹은 그보다 개선된 계면 특성을 가지며, 산화막을 별개로 성장하여 어닐하는 데에 소요되는 처리 시간을 획기적으로 감소시킬 수 있다. 도 12에 도시된 것과 같이, "1300 성장" 선은 N2O 산화 처리의 계면 특성을 보여준다. 이러한 N2O 산화는 성장 단계와 어닐 단계를 모두 진행해야 할 필요성을 제거함으로써 수 시간의 처리 사간을 절약할 수 있다.
상술한 바와 같이, SiC 금속-산화막-반도체(MOS) 소자와 같이 산화막-SiC의 계면을 포함하는 SiC 소자들은 SiC/SiO2계면에 존재하는 계면 상태의 높은 밀도에 의해 심하게 영향받을 수 있다. 전도대-에지 부근의 계면 상태들은 SiC 소자 성능을 방해하는 데에 특히 효과적일 수 있다. 산화 처리에서의 초기 개발들은 일반적으로 오직 가전자대에서부터 갭 중간까지의 계면 상태들을 감소시켰다. 최근에는 NO 어닐을 이용하여 더 나은 개선을 이룬 바 있는데, 이것은 전도대-에지 부근의 계면 상태 밀도를 낮출 수 있다. NO 어닐을 이용하는 이러한 개선은 중요할 수 있으나, 이러한 가스를 종래의 퍼니스에 사용하는 것은 순수 NO와 관련된 건강 위협상 바람직하지 않을 수 있다. 여기에 개시된 것과 같이, N2O 사용은 NO를 대체하기 위해 연구되었고 효과적으로 개발되었다.
도 13에 도시된 것과 같이, N2O 처리의 온도가 중요할 수 있다. 1100℃ N2O 어닐에 노출된 동일한 열산화막의 데이터와 비교해서 열산화막을 나타낸 진한 선으로 나타나 있는 바와 같이, 낮은 온도(1100℃)에서 이미 존재하는 산화막을 N2O에 노출시키는 것은 계면 상태 밀도를 증가시킨다. 1200℃에서, 열산화막은 N2O 어닐로 크게 개선된다. 속이 채워진 원과 속이 빈 원 데이터의 비교로 알 수 있는 바와 같이, 습식 분위기에서 처리된 열산화막은 1200℃ N2O 어닐로 더욱 개선될 수 있다. 더욱 개선된 결과는 1300℃ N2O 처리를 이용하여 얻어졌다. 이 온도에서, SiC의 산화가 현저하다. 따라서, 이미 존재하는 산화막을 N2O 분위기에서 어닐하는 것에 추가하여, 일부 산화막이 N2O 분위기에서 성장되었다(3시간동안 500Å이 성장). 산화막을 N2O 분위기에서 성장시키는 것은 이미 존재하는 산화막을 N2O 분위기에서 어닐하는 것에 비해 9시간 정도를 절약할 수 있게 하는데, 이것은 산화 단계를 제거하기 때문이다. N2O 처리 전에 산화막이 성장되었는지 또는 N2O 분위기에서 성장되었는지에 관계없이 실질적으로 동일한 결과가 얻어졌다.
도 13에 도시된 것과 같이, 1200℃ N2O 어닐된 산화막을 가지도록 처리된 MOSFET이 N2O 어닐 처리되지 않은 소자들보다 더 높은 유효 채널 이동도를 가졌다. 부근의 p-형 커패시터 구조들 및 대응되는 n-형 커패시터들에 대해 측정된 계면 상태 밀도가 도 14에 도시되어 있다. 계면 상태 밀도의 감소는 유효 표면 채널 이동도의 개선과 직접적으로 관련이 있는 것으로 나타나 있다.
본 발명의 다른 실시예들에서, 두 개의 n-형 4H 웨이퍼들과 두 개의 p-형 4H 웨이퍼들을 획득하였다. 다른 웨이퍼들 위에 MOSFET들이 제조되는 동안, 각 쌍 중의 하나의 웨이퍼는 수평 채널 버퍼된 게이트 FET(HCBGFET) 소자를 활성화하기 위해 이온주입층과 에피택셜 재성장을 받도록, 이러한 4개의 웨이퍼들을 더 분할하였다. 전면 Al 이온주입과 주입 어닐에 의해, 선택된 웨이퍼들 위에 수평 채널 버퍼된 게이트 FET 소자를 제조하였다. 이러한 이온주입층 위에 추가적인 n-형 에피층을 성장시켰다. 소오스/드레인 영역들을 이온주입하고 어닐하였다. 비-소자 영역의 n-형 에피층을 식각함으로써 이러한 웨이퍼들을 소자분리하였다. 필드 산화막을 증착한 후 고밀도화시켰다. 활성 소자 영역을 필드 산화막에 개구하였다. 게이트 산화막을 1300℃에서 N2O 분위기에서 성장시켰다. 게이트 금속을 증착한 후 패터닝하였다. 소오스/드레인 콘택을 증착하였다. 배면 Pt를 증착하였다. 오믹접촉을 위해 콘택을 어닐하였다.
MOSFET들에 대해 유효 표면 채널 이동도와 문턱전압들이 측정되었다. 추가적으로, 200㎛의 게이트 길이와 200㎛의 너비를 가지는 "fatFET" 소자들이 이러한 측정에 이용되었는데, 이 소자 특성이 채널 저항에 의해 좌우되기 때문이다. 표 2는 이 fatFET 데이터를 정리한 것이다.
N2O 분위기에서 열 성장된 게이트 산화막을 가진 MOSFET의 변수들
웨이퍼 설명 수율 VT(V) 이동도(cm2/Vs)
#1 MOSFET 80% 5.6 17.8(20.0)
#2 MOSFET 82% 4.9 21.2(24.0)
#3 HCBGFET 89% 1.3 96.9(230)
#4 HCBGFET 98% 1.9 72.3(240)
#3 HCBGFET단, 노말리-오프 58% 1.8 55.5(99.0)
#4 HCBGFET단, 노말리-오프 70% 2.5 41.0(75.0)
표 2에서, 평균치로 기재되어 있으며, 괄호 안에 최대 유효 표면 채널 이동도가 표시되어 있다. 열 개의 열과 일곱 개의 행(4 코너 적게)이 검사되어 전부 66이었다.
수평 채널 버퍼된 게이트 소자들은 높은 유효 표면 채널 이동도를 보였으나, 최대의 이동도는 노말리-온 소자들에 해당되어 바람직하지 않다. 보다 적절한 통계치는 마지막 두 행에 나타나는데, 여기서 모든 노말리-온 소자들은 계산으로부터 제외되었다. 노말리-온 소자들을 제거하여도, HCBGFET 결과는 종래의 산화막 처리에 비해 개선됨을 가리킨다. 하나의 웨이퍼는 평균 55.5cm2/Vs, 최대 99cm2/Vs의 유효 표면 채널 이동도를 보이는데, 다른 웨이퍼는 평균 41cm2/Vs, 최대 75cm2/Vs의 유효 표면 채널 이동도를 보인다. 이러한 변동은 에피택셜층의 도핑 변동에 의한 것으로 보인다. 이 변동은 도 15a와 도 15b에 도시되어 있다. 도 15a와 도 15b는 웨이퍼 #3(도 15a)과 #4(도 15b)를 가로지르는 유효 표면 채널 이동도를 도시한다. 도핑은 웨이퍼의 에지에서 더 높아 소자를 노말리-온으로 바꾸며, 매우 높은 이동도를 만들어낸다.
횡형 MOSFET들은 도 16a와 도 16b에 도시한 것과 같이 HCBGFET들과 같은 정도의 이동도 변동을 보이지는 않았다. 도 16a와 도 16b는 웨이퍼 #1(도 16a)과 #2(도 16b)를 가로지르는 유효 표면 채널 이동도를 도시한다. 도 16a와 도 16b에서 볼 수 있는 것과 같이, 이동도는 우연한 비-수율 소자의 경우를 제외하고는 웨이퍼 전체에 걸쳐 매우 균일하다. 전형적으로, NO 또는 N2O 처리없이 열 혹은 증착된 산화막을 가진 4H-SiC MOSFET들은 일반적으로 한 자리수의 이동도를 가진다.N2O 분위기에서 산화막을 성장시켜 얻은 계면 상태의 감소는 효과적으로 표면 채널 이동도를 10배 증가시킨다.
높은 전계에서 HCBGFET 이동도가 이러한 표면 이동도에 의해 제한되는 것으로 여겨지기 때문에, 이러한 횡형 MOSFET들의 이동도는 중요할 수 있다. 다양한 게이트 바이어스에서의 이동도가 도 17a, 도 17b 및 도 17c에 도시되어 있다. 높은 게이트 바이어스에서, 웨이퍼 #1과 #2의 MOSFET들(도 17a), 웨이퍼 #3의 HCBGFET(도 17b), 및 웨이퍼 #4의 HCBGFET들(도 17c)간에는 차이가 거의 없음이 주목된다.
상기 실시예들에 설명된 것과 같이, N2O에서 성장한 게이트 산화막을 가진 MOSFET들에서 개선된 유효 표면 채널 이동도가 제공될 수 있다. 표준 횡형 소자들은 20cm2/Vs 근방의 이동도들을 가진다. 240cm2/Vs로 높은 HCBGFET 이동도들이 노말리-온 소자들에서 얻어지고, 99cm2/Vs의 이동도가 노말리-오프 소자들에서 얻어진다. 뿐만 아니라, 위에서 도 3 내지 도 17c를 참조하여 설명한 바와 같이, 본 발명의 실시예들을 이용하여, 실리콘 카바이드 위에 형성된 산화막의 계면 트랩 밀도가 후속의 습식 O2어닐할 필요없이 N2O 산화 및/또는 어닐을 활용하여 감소될 수 있다. 그리고, N2O 산화는 전술한 바와 같이 다른 가스 분위기에서 수행될 수 있다. 또한, N2O 산화 다음에는 "METHOD OF N2O ANNEALING AN OXIDE LAYER ON A SILICON CARBIDE LAYER"란 제목으로 2001년 4월 12일에 출원되고 공동 양도된 미국출원 번호 제09/834,283호에 개시된 N2O 어닐이 수행될 수 있다.
도면들과 명세서에서 본 발명의 바람직한 실시예들에 대하여 설명하였으나, 본 발명은 전술한 실시예에만 한정되는 것은 아니고 다양한 변경이나 변형이 가능하다. 본 발명의 범위는 첨부된 청구범위에 기재되어 있다.
본 발명에 따르면, 산화막과 SiC의 계면을 포함하는 임의의 소자의 그 계면을 향상시킬 수 있으며, 특히 SiC 상에 형성되는 금속-산화막-반도체(MOS) 소자들의 제조에 유용하다. 본 발명의 실시예들을 이용하면, 실리콘 카바이드 위에 형성된 산화막의 계면 트랩 밀도가 후속의 습식 O2어닐할 필요없이 N2O 산화 및/또는 어닐을 활용하여 감소될 수 있다. 이러한 결함을 감소시키는 것은 유용할 수 있는데, 이것은 이러한 결함들이 MOSFET의 유효 표면 채널 이동도를 제한하기 때문이다.

Claims (54)

  1. 실리콘 카바이드층과 상기 실리콘 카바이드층 상의 산화막을 가진 실리콘 카바이드 구조의 제조 방법으로서,
    약 1100℃보다 높은 어닐 온도를 포함하는 소정의 온도 프로파일과 적어도 약 11초의 N2O 초기 체류 시간을 제공하는 유량을 포함하는 유량 프로파일을 이용하여, 이미 존재하는 산화막을 N2O를 포함한 분위기에서 어닐하는 단계; 또는
    적어도 약 1200℃의 산화 온도를 포함하는 소정의 온도 프로파일을 이용하여 N2O 분위기에서 실리콘 카바이드층을 산화시키는 단계 중 적어도 하나를 포함하는 실리콘 카바이드 구조의 제조 방법.
  2. 제 1 항에 있어서, 이미 존재하는 산화막을 어닐하는 단계를 포함하며 상기 초기 체류 시간이 약 11초 내지 약 45초인 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 초기 체류 시간이 약 26초 내지 약 31초인 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서, 상기 N2O의 총 체류 시간이 약 28초 내지 약 112초인 것을 특징으로 하는 방법.
  5. 제 3 항에 있어서, 상기 N2O의 총 체류 시간이 약 41초 내지 약 73초인 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 이미 존재하는 산화막을 어닐하는 단계를 포함하며 상기 어닐 온도는 적어도 약 1175℃인 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 이미 존재하는 산화막을 어닐하는 단계를 포함하며 상기 어닐 온도는 약 1200℃인 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 이미 존재하는 산화막을 어닐하는 단계를 포함하며 상기 유량 프로파일은 약 2SLM 내지 약 8SLM의 유량을 제공하는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 이미 존재하는 산화막을 어닐하는 단계를 포함하며 상기 유량 프로파일은 약 3 내지 약 5SLM의 유량을 제공하는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서, 상기 이미 존재하는 산화막을 어닐하는 단계는 약 3시간동안 수행되는 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 상기 이미 존재하는 산화막을 어닐하는 단계는 약 1.5시간동안 수행되는 것을 특징으로 하는 방법.
  12. 제 1 항에 있어서, 상기 이미 존재하는 산화막을 어닐하는 단계 또는 상기 산화하는 단계 다음에 불활성 가스 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서, 상기 이미 존재하는 산화막을 어닐하는 단계 또는 상기 산화하는 단계 다음에 Ar을 포함하는 분위기, N2를 포함하는 분위기 및 H2를 포함하는 분위기 중의 적어도 어느 하나의 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서, 상기 불활성 가스 분위기 안에서 어닐하는 단계는 약 한시간동안 수행되는 것을 특징으로 하는 방법.
  15. 제 1 항에 있어서, 이미 존재하는 산화막을 어닐하는 단계를 포함하며 상기 소정 유량은 약 0.37cm/s 내지 약 1.46cm/s의 N2O 속도를 제공하는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 이미 존재하는 산화막을 어닐하는 단계를 포함하며 상기 소정 유량은 약 0.5cm/s 내지 약 1cm/s의 N2O 속도를 제공하는 것을 특징으로 하는 방법.
  17. 제 1 항에 있어서, 상기 이미 존재하는 산화막은 증착하여 형성된 것임을 특징으로 하는 방법.
  18. 제 1 항에 있어서, 상기 이미 존재하는 산화막은 열 성장시켜 형성된 것임을 특징으로 하는 방법.
  19. 제 1 항에 있어서, 상기 이미 존재하는 산화막은 상기 산화막을 습식 재산화하여 형성된 것임을 특징으로 하는 방법.
  20. 제 1 항에 있어서, 상기 실리콘 카바이드층은 4H 다형(polytype) 실리콘 카바이드를 포함하는 것을 특징으로 하는 방법.
  21. 제 1 항에 있어서, 상기 실리콘 카바이드층을 산화시키는 단계를 포함하며 상기 N2O를 포함한 분위기에서 실리콘 카바이드로 된 층을 산화시키는 단계는, 적어도 11초의 N2O 초기 체류 시간을 제공하는 유량을 포함하는 N2O의 유량 프로파일을 이용하여 상기 실리콘 카바이드로 된 층을 산화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 상기 초기 체류 시간이 약 11초 내지 약 33초인 것을 특징으로 하는 방법.
  23. 제 22 항에 있어서, 상기 초기 체류 시간이 약 19초 내지 약 22초인 것을 특징으로 하는 방법.
  24. 제 22 항에 있어서, 상기 N2O의 총 체류 시간이 약 28초 내지 약 84초인 것을 특징으로 하는 방법.
  25. 제 22 항에 있어서, 상기 N2O의 총 체류 시간이 약 49초 내지 약 56초인 것을 특징으로 하는 방법.
  26. 제 1 항에 있어서, 상기 산화 온도가 약 1300℃인 것을 특징으로 하는 방법.
  27. 제 22 항에 있어서, 상기 유량 프로파일은 약 2SLM 내지 약 6SLM의 유량을제공하는 것을 특징으로 하는 방법.
  28. 제 22 항에 있어서, 상기 유량 프로파일은 약 3.5 내지 약 4SLM의 유량을 제공하는 것을 특징으로 하는 방법.
  29. 제 1 항에 있어서, 상기 실리콘 카바이드층을 산화시키는 단계를 포함하며 상기 실리콘 카바이드층을 산화시키는 단계 다음에 불활성 가스 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  30. 제 1 항에 있어서, 상기 실리콘 카바이드층을 산화시키는 단계를 포함하며 상기 실리콘 카바이드층을 산화시키는 단계 다음에 Ar을 포함하는 분위기, N2를 포함하는 분위기 및 H2를 포함하는 분위기 중의 적어도 어느 하나의 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  31. 제 29 항에 있어서, 상기 불활성 가스 분위기에서 어닐하는 단계는 약 한시간동안 수행되는 것을 특징으로 하는 방법.
  32. 제 22 항에 있어서, 상기 소정 유량은 약 0.37cm/s 내지 약 1.11cm/s의 N2O 속도를 제공하는 것을 특징으로 하는 방법.
  33. 제 22 항에 있어서, 상기 소정 유량은 약 0.65cm/s 내지 약 0.74cm/s의 N2O 속도를 제공하는 것을 특징으로 하는 방법.
  34. 제 1 항에 있어서, 상기 실리콘 카바이드층을 산화시키는 단계를 포함하며 상기 N2O를 포함한 분위기 안에서 상기 실리콘 카바이드층을 산화시키는 단계는 N2O를 포함하고 산화제와 불활성 가스 중 적어도 하나를 포함하는 분위기에서 상기 실리콘 카바이드층을 산화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  35. 제 34 항에 있어서, 상기 산화제는 수증기와 O2중 적어도 하나를 포함하는 것을 특징으로 하는 방법.
  36. 제 1 항에 있어서, 상기 실리콘 카바이드층을 산화시키는 단계를 포함하며 상기 N2O를 포함한 분위기에서 상기 실리콘 카바이드층을 산화시키는 단계 다음에 1100℃보다 높은 어닐 온도에서 N2O를 포함한 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  37. 실리콘 카바이드층 상에 산화막을 형성하는 단계; 및
    상기 산화막을 N2O 분위기에서 N2O의 소정 유량 프로파일과 소정 온도 프로파일을 이용하여 어닐하는 단계를 포함하고,
    상기 소정 온도 프로파일과 N2O의 소정 유량 프로파일은 SiC의 전도대 부근 에너지를 가진 상기 산화막/실리콘 카바이드의 계면 상태를 감소시키도록 선택된 실리콘 카바이드 구조의 제조 방법.
  38. 제 37 항에 있어서, 상기 소정 온도 프로파일은 약 1100℃보다 높은 어닐 온도를 포함하는 것을 특징으로 하는 방법.
  39. 제 38 항에 있어서, 상기 어닐 온도는 약 1175℃보다 높은 것을 특징으로 하는 방법.
  40. 제 38 항에 있어서, 상기 어닐 온도는 약 1200℃인 것을 특징으로 하는 방법.
  41. 제 37 항에 있어서, 상기 소정 유량 프로파일은 약 2SLM 내지 약 8SLM의 유량을 제공하는 것을 특징으로 하는 방법.
  42. 제 41 항에 있어서, 상기 유량은 약 3 내지 약 5SLM인 것을 특징으로 하는방법.
  43. 제 37 항에 있어서, 상기 산화막을 어닐하는 단계는 약 3시간동안 수행되는 것을 특징으로 하는 방법.
  44. 제 37 항에 있어서, 상기 산화막을 어닐하는 단계는 약 1.5시간동안 수행되는 것을 특징으로 하는 방법.
  45. 제 37 항에 있어서, 상기 산화막을 어닐하는 단계 다음에 불활성 가스 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  46. 제 37 항에 있어서, 상기 산화막을 어닐하는 단계 다음에 Ar을 포함하는 분위기, N2를 포함하는 분위기 및 H2를 포함하는 분위기 중의 적어도 어느 하나의 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  47. 제 45 항에 있어서, 상기 불활성 가스 분위기에서 상기 산화막을 어닐하는 단계는 약 한 시간동안 수행되는 것을 특징으로 하는 방법.
  48. 제 37 항에 있어서, 상기 소정 유량 프로파일은 약 0.37cm/s 내지 약1.46cm/s의 N2O 속도를 제공하는 것을 특징으로 하는 방법.
  49. 제 47 항에 있어서, 상기 소정 유량 프로파일은 약 0.5cm/s 내지 약 1cm/s의 N2O 속도를 제공하는 것을 특징으로 하는 방법.
  50. 제 37 항에 있어서, 상기 산화막을 형성하는 단계는 상기 산화막을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  51. 제 37 항에 있어서, 상기 산화막을 형성하는 단계는 상기 산화막을 열 성장시키는 단계를 포함하는 것을 특징으로 하는 방법.
  52. 제 37 항에 있어서, 상기 산화막을 형성하는 단계는 상기 산화막을 습식 재산화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  53. 제 1 항 또는 제 37 항에 있어서, 상기 실리콘 카바이드층은 비-실리콘 카바이드 기판 상의 실리콘 카바이드층을 포함하는 것을 특징으로 하는 방법.
  54. 제 1 항 또는 제 37 항에 있어서, 상기 실리콘 카바이드층은 실리콘 카바이드 기판의 일부인 것을 특징으로 하는 방법.
KR1020037004301A 2000-10-03 2001-10-01 Ｎ2ｏ를 이용하여 실리콘 카바이드층 위에 산화막을제조하는 방법 KR100885757B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US23742600P 2000-10-03 2000-10-03
US23782200P 2000-10-03 2000-10-03
US60/237,426 2000-10-03
US60/237,822 2000-10-03
US09/834,283 2001-04-12
US09/834,283 US6610366B2 (en) 2000-10-03 2001-04-12 Method of N2O annealing an oxide layer on a silicon carbide layer
US29430701P 2001-05-30 2001-05-30
US60/294,307 2001-05-30
PCT/US2001/042414 WO2002029874A2 (en) 2000-10-03 2001-10-01 Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o

Publications (2)

Publication Number Publication Date
KR20040002843A true KR20040002843A (ko) 2004-01-07
KR100885757B1 KR100885757B1 (ko) 2009-02-26

Family

ID=27499879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004301A KR100885757B1 (ko) 2000-10-03 2001-10-01 Ｎ2ｏ를 이용하여 실리콘 카바이드층 위에 산화막을제조하는 방법

Country Status (8)

Country Link
EP (1) EP1323185B1 (ko)
JP (1) JP3987796B2 (ko)
KR (1) KR100885757B1 (ko)
CN (1) CN1311534C (ko)
AT (1) ATE518238T1 (ko)
AU (1) AU2001296952A1 (ko)
CA (1) CA2421003C (ko)
WO (1) WO2002029874A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929397B1 (ko) * 2007-11-21 2009-12-02 한양대학교 산학협력단 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자및 이의 제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
JP2010502031A (ja) * 2006-09-01 2010-01-21 エヌエックスピー ビー ヴィ 炭化ケイ素ｍｏｓｆｅｔの反転層移動度を改善する方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US8217398B2 (en) * 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
CN102150270B (zh) * 2009-03-27 2014-04-09 住友电气工业株式会社 Mosfet和用于制造mosfet的方法
EP2413364A4 (en) * 2009-03-27 2013-05-08 Sumitomo Electric Industries MOS TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
CN102171832A (zh) 2009-04-10 2011-08-31 住友电气工业株式会社 绝缘栅场效应晶体管
CN102484069A (zh) * 2009-09-07 2012-05-30 罗姆股份有限公司 半导体装置及其制造方法
JP2012064873A (ja) 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
US9000448B2 (en) 2011-03-29 2015-04-07 Hitachi, Ltd. Silicon carbide semiconductor device
JP6500912B2 (ja) 2015-01-16 2019-04-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6757928B2 (ja) * 2015-09-07 2020-09-23 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
DE102016112877B4 (de) 2015-09-07 2021-07-15 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung
CN105355561B (zh) * 2015-11-03 2018-04-10 大连理工大学 一种降低SiC MOS界面态密度的表面预处理方法
JP7056232B2 (ja) 2018-02-28 2022-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102018107966B4 (de) 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
CN110783173A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅氧化层的方法
CN112151384B (zh) * 2020-08-17 2022-02-11 西安交通大学 一种基于超临界氮氧化合物改善4H-SiC/SiO2界面的低温处理方法及其应用
CN114551600A (zh) * 2022-02-22 2022-05-27 苏州龙驰半导体科技有限公司 半导体器件的制作方法和半导体器件
CN116259538B (zh) * 2023-03-30 2023-11-17 苏州龙驰半导体科技有限公司 提高SiC材料栅氧界面态质量的方法及其应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355843A (ja) * 1989-07-24 1991-03-11 Nec Corp 半導体基板酸化装置
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JP3420876B2 (ja) * 1996-01-22 2003-06-30 新日本製鐵株式会社 ＳｉＣの熱酸化膜の改善方法
JP3153154B2 (ja) * 1997-07-01 2001-04-03 松下電子工業株式会社 シリコン酸化膜の形成方法
JP3544123B2 (ja) * 1997-07-04 2004-07-21 富士電機デバイステクノロジー株式会社 炭化けい素半導体装置の熱酸化膜形成方法
CN1267397A (zh) * 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
JP3893725B2 (ja) * 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JPH11297712A (ja) * 1998-04-10 1999-10-29 Sanyo Electric Co Ltd 化合物膜の形成方法及び半導体素子の製造方法
JP4296633B2 (ja) * 1998-05-20 2009-07-15 株式会社デンソー 炭化珪素半導体装置の製造方法
JP3443589B2 (ja) * 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
WO2001097269A1 (fr) * 2000-06-13 2001-12-20 Applied Materials Inc. Procede et systeme de transformation de film et tranche
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929397B1 (ko) * 2007-11-21 2009-12-02 한양대학교 산학협력단 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자및 이의 제조방법

Also Published As

Publication number Publication date
KR100885757B1 (ko) 2009-02-26
CN1552092A (zh) 2004-12-01
CN1311534C (zh) 2007-04-18
CA2421003C (en) 2012-06-26
AU2001296952A1 (en) 2002-04-15
JP2004511101A (ja) 2004-04-08
CA2421003A1 (en) 2002-04-11
ATE518238T1 (de) 2011-08-15
WO2002029874A2 (en) 2002-04-11
EP1323185A2 (en) 2003-07-02
JP3987796B2 (ja) 2007-10-10
WO2002029874A3 (en) 2002-06-27
EP1323185B1 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
KR100885757B1 (ko) Ｎ2ｏ를 이용하여 실리콘 카바이드층 위에 산화막을제조하는 방법
US6767843B2 (en) Method of N2O growth of an oxide layer on a silicon carbide layer
KR100855388B1 (ko) 수소 환경하에서의 어닐을 수행하여 실리콘 카바이드층상에 산화물층을 제조하는 방법
US6610366B2 (en) Method of N2O annealing an oxide layer on a silicon carbide layer
JP4374437B2 (ja) 半導体装置の製造方法
US6956238B2 (en) Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
EP2740148B1 (en) Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions
US20080203400A1 (en) Semiconductor device and method of manufacturing same
JP2008117878A (ja) 半導体装置の製造方法
US6559068B2 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
JP4016954B2 (ja) 炭化珪素半導体装置の製造方法
JP4016928B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 12