KR20040001545A - 반도체 소자의 소자분리막 형성방법 - Google Patents

Abstract

본 발명은 트렌치 측벽의 질화막의 손상을 방지할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것으로, 반도체 기판상에 패드 산화막과 질화막을 순차로 형성하는 단계; 상기 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성한는 단계; 상기 트렌치가 형성된 기판 전면상에 희생 산화막을 형성하는 단계; 상기 희생 산화막에 질소를 주입하는 단계; 상기 질소가 주입된 희생 산화막을 열처리하여 그 일부를 질산화막으로 형성하는 단계; 및 상기 트렌치를 갭 필 물질로 매립하여 소자분리막을 형성하는 단계를 포함하며, 응력 측면에서 라이너 질화막을 사용한 특성을 얻어내고 패드 질화막 제거시 라이너막이 손실을 최소화하여 모우트를 최소화시킴으로써 리프레쉬를 향상시키고 후속 공정의 마진을 확보할 수 있는 효과가 있는 것이다.

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION IN SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는 트렌치 측벽의 질화막의 손상을 방지할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.

일반적으로, 실리콘 기판에 형성되는 반도체 소자는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자분리막을 포함한다. 특히 반도체 소자가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리막의 축소에 대한 연구가 활발히 진행되고 있다.

고집적화된 반도체 장치의 소자 분리에 적합한 기술로는 트렌치를 이용한 소자분리방법, 예컨대 섈로우 트렌치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.

종래 기술에 따른 반도체 소자의 소자분리막 형성방법을 개략적으로 설명하면 다음과 같다.

종래 기술에 따른 반도체 소자의 소자분리막 형성방법은, 먼저 실리콘 기판상에 패드 산화막과 패드 질화막을 형성한 다음, 포토리소그래피 공정기술을 이용한 마스크 공정 및 식각 공정으로 실리콘 기판을 선택적으로 제거하여 트렌치(trench)를 형성한다. 다음으로, 상기 트렌치(trench)를 고밀도 플라즈마 옥사이드(HDP Oxide)로 매립한 다음 패드 질화막을 제거하여 소자분리막을 완성한다.

그러나, 종래 기술에 따른 반도체 소자의 소자분리막 형성방법에 있어서는 다음과 같은 문제점이 있었다.

종래 기술에 있어서는, 소자의 고집적화에 따라 기존에 발생하지 않았던 설계 및 공정상에 많은 문제가 야기되고 있다. 그 중에 하나가 트렌치 식각에 따른 트렌치 모서리쪽에 응력이 트랜지스터에 영향을 후속 전기장을 증가시키므로 리프레쉬(refresh)를 취약하게 만들고 있다.

이에 종래에는 리프레쉬(refresh) 향상과 트렌치 식각후 트렌치 모서리부에서 셀쪽에 발생하는 응력 완화를 목적으로, 도 1에 도시된 바와 같이, 기판(10)에 대한 트렌치(20) 식각과 희생 산화막(30) 공정후 라이너 질화막(40;liner nitride)을 형성한다. 그런다음, 산화물의 증착과 평탄화를 통해 소자분리막(50)을 형성한다.

그렇지만, 라이너 질화막(40)은 후속 공정인 패드 질화막(미도시) 제거시 어느 정도 손실을 입게되어 도 1의 A 영역과 같은 모우트(moat)가 발생하게 된다. 따라서, 모우트 발생으로 인하여 공정마진이 감소하고 험프(hump) 및 INWE(inverse narrow width effect)와 같은 소자의 전기적 특성이 떨어지는 문제점이 있다.

이에 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 플라즈마 도핑으로 희생산화막 일부를 질산화막으로 형성하??로써 응력을 감소시키고 모우트를 최소화시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 있다.

도 1은 종래 기술에 따른 반도체 소자의 소자분리막 형성방법에 있어서 모우트 발생을 도시한 단면도.

도 2 내지 도 5는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

100; 반도체 기판110,110a; 패드 산화막

120,120a; 질화막130; 트렌치

140,140a; 희생 산화막150,150a; 질산화막

160; 소자분리막

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 반도체 기판상에 패드 산화막과 질화막을 순차로 형성하는 단계; 상기 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성한는 단계; 상기 트렌치가 형성된 기판 전면상에 희생 산화막을 형성하는 단계; 상기 희생 산화막에 질소를 주입하는 단계; 상기 질소가 주입된 희생 산화막을 열처리하여 그 일부를질산화막으로 형성하는 단계; 및 상기 트렌치를 갭 필 물질로 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 의하면, 응력 완화 측면에서는 질화막 특성에 가깝우며, 식각율 측면에서는 산화막 특성에 가까운 질산화막이 얻어진다.

이하, 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.

도 2 내지 도 5는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.

본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 도 2에 도시된 바와 같이, 반도체 기판(10)상에 패드 산화막(110)과 질화막(120)을 순차로 형성한다. 이어서, 도 3에 도시된 바와 같이, 상기 질화막(120)상에 일정한 형태의 감광막 패턴(미도시)을 사진 공정 등으로 형성한 다음, 상기 감광막 패턴(미도시)을 마스크로 하는 건식각 공정으로 상기 질화막(120)과 패드 산화막(110) 및 기판(100)을 선택적으로 제거하여 트렌치(130)를 형성한다.

그다음, 도 4에 도시된 바와 같이, 전단계에서 행한 트렌치 식각시 손상입은 부위를 제거하기 위하여 상기 트렌치(130)가 형성된 기판(10) 전면상에 희생 산화막(140)을 형성한다.

이어서, 상기 희생 산화막(140)에 질소를 주입하기 위하여 플라즈마 도핑(plasma doping) 또는 이온주입(implantation) 공정을 실시한다.

상기 플라즈마 도핑 공정은 소스 가스(source gas)로서 질소(nitrogen)을 사용하는 것으로, 200V~5,500V 전압을 이용하여 Rp점을 샐로우(shallow)한 깊이, 즉 상기 트렌치(130) 깊이로 하여 질소 이온을 주입한다. 이때의 도우즈량(dose)은 1×10¹⁰~ 1×10¹⁷이온수/cm²로 조절한다.

상기 이온주입 공정은 원자 또는 분자를 이온화하여 적절한 에너지로써 가속시켜 소정의 목표에 일정한 이온 주입 영역을 생성하는 것으로, 0.5 keV ~ 100 keV 에너지를 이용하여 Rp점을 상기 트렌치 깊이로 하여 질소 이온을 주입하도록 한다.

그다음, 상기 질소가 주입된 희생 산화막(140)을 열처리하여 그 일부를 질산화막(150;oxynitride)으로 형성한다.

상기 열처리는 급속열산화(rapid thermal oxidation) 공정이나 노(furnace)공정을 이용할 수 있다.

상기 급속열산화 공정은 550℃ ~ 650℃의 온도에서 5초 ~ 1,000초의 시간동안 진행하는데, 25℃~100℃/sec의 초당온도변화율 (ramp up & down rate) 및 O₂/H₂/N₂/Ar/N₂O/NH₃/O₂가스의 1slm ~ 20slm의 유동량 조건으로 진행하도록 한다.

상기 노(furnace) 공정은 로딩(loading)/언로딩(unloading) 온도는 550℃~650℃, 산화 온도(oxidation temperature)는 800℃ ~1,100℃로 조절하여 진행하는데, 0.1 Torr ~ 1.0 Torr의 산화 압력(oxidation atmospere)하에서 디클로로실레인(DCS;dichlorosilane)/NO 가스를 사용한다.

상기와 같은 질소를 주입하는 단계와 열처리 단계를 거쳐 형성된 질산화막(150)은 응력 완화 측면에서는 질화막 특성에 가깝우며, 식각율 측면에서는 산화막 특성에 가까워진다. 따라서, 상기 질산화막(150)은 리프레쉬 특성과 모우트 방지 역할을 모두 겸하게 된다.

이어서, 도 5에 도시된 바와 같이, 상기 트렌치(130)를 HDP 산화막과 같은 갭 필 물질의 매립 공정과 화학적 기계적 연마와 같은 평탄화 공정을 진행한다. 그런다음, 상기 질화막(120a)과 패드 산화막(110a)을 제거하면 상기 트렌치(130)내에는 소자분리막(160)이 형성된다.

또한, 상기 소자분리막(160)과 트렌치(130) 경계면에는 일정부분 식각된 형태의 희생 산화막(140a)과 질산화막(150a)이 개재된 형태로 된다.

상기한 바와 같이 상기 질산화막(150a)은 식각률 측면에서는 산화막과 같은 특성을 보이므로 질화막(120a) 제거시 손상을 받지 않는다.

본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 소자분리막 형성방법에 있어서는 다음과 같은 효과가 있다.

본 발명에 있어서는, 응력 측면에서 라이너 질화막을 사용한 특성을 얻어내고 패드 질화막 제거시 질산화막의 손실을 최소화하여 모우트를 최소화시킴으로써 리프레쉬를 향상시키고 후속 공정의 마진을 확보할 수 있는 효과가 있다.

Claims (11)

1. 반도체 기판상에 패드 산화막과 질화막을 순차로 형성하는 단계;

   상기 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성한는 단계;

   상기 트렌치가 형성된 기판 전면상에 희생 산화막을 형성하는 단계;

   상기 희생 산화막에 질소를 주입하는 단계;

   상기 질소가 주입된 희생 산화막을 열처리하여 그 일부를 질산화막으로 형성하는 단계; 및

   상기 트렌치를 갭 필 물질로 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
2. 제1항에 있어서,

   상기 희생 산화막에 질소를 주입하는 단계는 플라즈마 도핑법을 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
3. 제2항에 있어서,

   상기 플라즈마 도핑법은 소스 가스로서 질소를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
4. 제2항에 있어서,

   상기 플라즈마 도핑법은 200V~5,500V 전압을 이용하여 Rp점을 상기 트렌치 깊이로 하여 이온을 주입하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
5. 제2항에 있어서,

   상기 플라즈마 도핑법은 1×10¹⁰~ 1×10¹⁷이온수/cm²도우즈량인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
6. 제1항에 있어서,

   상기 희생 산화막에 질소를 주입하는 단계는 이온주입(implantation) 공정을 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
7. 제6항에 있어서,

   상기 이온주입 공정은 0.5 keV ~ 100 keV 에너지를 이용하여 Rp점을 상기 트렌치 깊이로 하여 이온을 주입하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
8. 제1항에 있어서,

   상기 열처리는 급속열산화(Rapid Thermal Oxidation) 공정을 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
9. 제8항에 있어서,

   상기 급속열산화 공정은 550℃ ~ 650℃의 온도, 5초 ~ 1,000초의 시간, 25℃~100℃/sec의 초당온도변화율 (ramp up & down rate), 및 O₂/H₂/N₂/Ar/N₂O/NH₃/O₂가스의 1slm ~ 20slm의 유동량 조건으로 진행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
10. 제1항에 있어서,

    상기 열처리는 노(furnace) 공정을 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
11. 제10항에 있어서,

    상기 노 공정은 550℃~650℃의 로딩/언로딩 온도, 800℃~1,100℃의 산화 온도, 0.1 Torr ~ 1.0 Torr의 산화 압력, 디클로로실레인(DCS)/NO 가스를 조건으로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.