KR100265601B1 - 반도체 소자의 소자분리 방법 - Google Patents

반도체 소자의 소자분리 방법 Download PDF

Info

Publication number
KR100265601B1
KR100265601B1 KR1019970081291A KR19970081291A KR100265601B1 KR 100265601 B1 KR100265601 B1 KR 100265601B1 KR 1019970081291 A KR1019970081291 A KR 1019970081291A KR 19970081291 A KR19970081291 A KR 19970081291A KR 100265601 B1 KR100265601 B1 KR 100265601B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
electron
oxide layer
layer
Prior art date
Application number
KR1019970081291A
Other languages
English (en)
Other versions
KR19990061037A (ko
Inventor
이성준
정이선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081291A priority Critical patent/KR100265601B1/ko
Publication of KR19990061037A publication Critical patent/KR19990061037A/ko
Application granted granted Critical
Publication of KR100265601B1 publication Critical patent/KR100265601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리 방법에 관한 것으로, 특히 얕은 트랜치를 이용한 소자분리 공정에서, 트랜치내에 충진된 산화막을 열처리할 시 낮은 온도에서도 빠른 시간내에 열처리가 가능한 전자-빔을 이용한 열처리 공정을 실시함에 의해 공정시간을 단축함과 아울러, 전체 소자의 서멀 버짓을 줄이면서 산화막 특성을 그대로 유지할 수 있게 하여 반도체 소자의 제조 공정수율과 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 소자분리 방법
본 발명은 반도체 소자의 소자분리 방법에 관한 것으로, 특히 얕은 깊이의 트랜치를 이용한 소자분리 공정시(Shallow Trench Isolation; 이하 STI 라 칭함) 트랜치내에 충진되는 산화막의 열처리 낮은 온도에서도 빠른 시간내에 열처리가 가능한 전자-빔을 이용한 열처리 공정을 실시함에 의해 공정시간을 단축함과 아울러, 전체 소자의 서멀 버짓을 줄이면서 산화막 특성을 그대로 유지할 수 있게 하는 반도체 소자의 소자분리 방법에 관한 것이다.
일반적으로 STI 에 적용하는 산화막으로는 현재까지 HDP 산화막이나 오존 베이스 산화막(ozone-based oxide)이 주로 사용되고 있다.
종래의 기술에 따른 상기 STI 공정에 있어서, 트랜치 소자분리 지역에 산화막을 충진(filling)한 후, 그 막들의 밀도를 치밀(densify)하게 하기 위해 약 1000∼1100℃의 고온으로 열처리를 한다.
그러나 상기 고온에서의 열처리 공정을 진행할 경우 막의 수축률이 커질 뿐만 아니라, 전체적인 소자의 열 버짓(thermal burdget)를 크게 하여 소자의 안정성에 영향을 미치므로 반도체 소자의 신뢰성을 저하시키는 문제점이 있다.
따라서 본 발명은 상기한 문제점을 해결하기 위하여 얕은 트랜치를 이용한 소자분리 공정시 트랜치내에 충진되는 산화막의 열처리 낮은 온도에서도 빠른 시간내에 열처리가 가능한 전자-빔을 이용한 열처리 공정을 실시함으로써 공정시간의 단축과 아울러, 전체 소자의 서멀 버짓을 줄일 수 있고 동일한 산화막 특성을 유지하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 소자분리 방법을 제공함에 그 목적이 있다.
제 1도 내지 제 5도는 본 발명의 방법에 따른 반도체 소자의 소자분리 공정 단계를 도시한 단면도
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 3 : 패드 산화막
5 : 질화막 7 : 감광막 패턴
9 : 충진 산화막(filling oxide) 11 : 보이드(void)
상기 목적을 달성하기 위한 본 발명의 소자분리 방법은,
실리콘 기판 상부에 패드 산화막, 질화막을 차례로 형성한 후 상기 질화막 상부에 감광막 패턴을 형성하는 단계와,
상기 감광막 패턴을 식각 마스크로 상기 질화막, 패드 산화막 및 실리콘 기판을 식각하여 얕은 깊이의 트랜치를 형성하는 단계와,
상기 트랜치를 포함한 전면에 산화막을 형성하는 단계와,
상기 산화막의 밀도를 높이기 위해 전자-빔 장비를 이용하여 상기 산화막을 열처리하는 단계와,
상기 질화막을 식각 종말점으로 화학적-기계적 연마 공정을 이용하여 상기 산화막을 평탄화 하는 단계와,
상기 질화막을 제거하는 단계와,
상기 질화막 제거로 돌출된 산화막 양측의 패드 산화막상에 스페이서막을 형성하는 단계와,
상기 스페이서막을 전자-빔 장비를 이용하여 열처리하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대한 상세한 설명을 하기로 한다.
도 1 내지 도 5 는 본 발명의 방법에 따른 반도체 소자의 제조 공정단계를 도시한 단면도이다.
먼저 실리콘 기판(1) 상부에 패드 산화막(3), 질화막(5)을 차례로 형성한 후 마스킹 작업으로 감광막 패턴(7)을 형성한다.(도 1 참조)
그 후 상기 감광막 패턴(7)을 식각 마스크로 하여 하부 실리콘 기판(1)을 식각하여 트랜치(10)를 형성한 후, 상기 트랜치(10) 내부에 산화막으로 갭-필링(gap-filling)을 실시한다.
다음 상기 트랜치(10) 내부에 충진된 산화막(9)의 밀도를 높이기 위한(densify 하기 위한) 어닐링(annealing) 공정을 실시한다.
이때 상기 산화막(9)이 일반적인 열산화막과 특성이 유사하도록 만들기 위해 종래의 고온에서 열처리하는 공정 대신 전자-빔 장비를 이용하여 열처리 공정을 진행한다.
상기 전자-빔 장비를 이용한 열처리시의 조건은 약 300∼400℃의 온도와 4∼6Kev의 파워, 4000∼5000 μc/cm2의 도즈량으로 한다.(도 2 참조)
다음 상기 질화막(5)을 식각 종말점으로 화학적-기계적 연마 공정을 이용하여 상기 산화막(9)을 평탄화 한다.(도 3 참조)
한편, 도 3a 를 참조하면, 상기 도 3a 는 상기 도 3 의 상태에서 상부의 질화막(5)을 제거한 후의 상태를 도시한 도면이다.
특히 상기 도면에서 도시된 바와 같이, 트랜치(10) 상부의 에지부(A 부)는 이후 진행된 크리닝(cleaning) 공정시 손상을 받아 그 측면부에서 보이드(11)가 발생될 우려가 있다.
따라서 도 4 에 도시된 바와 같이, 상기 도 3 의 상태에서 질화막(5) 제거 후, 이후 진행될 크리닝 공정에 대비하여 전체구조 상부에 스페이서 형성 산화막(13)을 증착한다.(도 4 참조)
다음 상기 스페이서 산화막(13)을 식각하여 산화막 스페이서(13')를 형성한다.
한편, 상기 스페이서(13') 형성물질로 산화 질화막을 증착한다. 이는 밀도가 있는 물질을 사용하여 트랜치(10)의 양 측벽부분을 보호하기 위한 목적이다. 이때 상기 스페이서막(13')도 열산화막과 특성이 유사하게끔 어닐링 공정을 실시하는 데, 이 경우에도 상기한 공정과 같이 전자-빔 장비를 이용하여 열처리 공정을 한다.
이후 게이트 산화막을 형성하는 공정을 비롯하여 소자분리 공정을 진행한다.
한편, 상기 본 발명의 전자-빔을 이용한 열처리 공정은 SOG를 안정화시키기 위한 SOG 큐어링(Curing) 공정에서 동일하게 적용되어 질 수 있다.
또한 상기한 본 발명의 방법에 따라 전자-빔 커링을 실시하였을 경우, FTIR(Fourier Transform Infared)로 확인한 결과에 의하면, 피크가 열산화막과 유사하였으며, 습식식각률이 낮거나 거의 비슷한 결과를 나타냄을 확인 할 수 있다.
이상 상술한 바와 같은 본 발명의 방법에 따라 트랜치를 이용한 소자분리 공정에 있어서, 트랜치내에 충진된 산화막을 열처리할 시 고온의 열처리 공정대신 전자-빔을 이용한 열처리를 실시함으로써 낮은 온도에서 빠른 열처리를 진행함에 의해 공정시간의 단축과 전체 소자의 서멀 버짓(thermal burdget)을 줄이면서 산화막의 특성을 그대로 유지할 수 있어 반도체 소자의 제조공정 수율 및 소자의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 실리콘 기판 상부에 패드 산화막, 질화막을 차례로 형성한 후 상기 질화막 상부에 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 식각 마스크로 상기 질화막, 패드 산화막 및 실리콘 기판을 식각하여 얕은 깊이의 트랜치를 형성하는 단계와,
    상기 트랜치를 포함한 전면에 산화막을 형성하는 단계와,
    상기 산화막의 밀도를 높이기 위해 전자-빔 장비를 이용하여 상기 산화막을 열처리하는 단계와,
    상기 질화막을 식각 종말점으로 화학적-기계적 연마 공정을 이용하여 상기 산화막을 평탄화 하는 단계와,
    상기 질화막을 제거하는 단계와,
    상기 질화막 제거로 돌출된 산화막 양측의 패드 산화막상에 스페이서막을 형성하는 단계와,
    상기 스페이서막을 전자-빔 장비를 이용하여 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리 방법.
  2. 제 1 항에 있어서,
    상기 전자-빔 장비를 이용한 열처리시의 조건은 약 300∼400℃의 온도와 4∼6Kev의 파워, 4000∼5000μc/cm2의 도즈량으로 하는 것을 특징으로 하는 반도체 소자의 소자분리 방법.
  3. 제 1 항에 있어서,
    상기 스페이서막은 산화 질화막인 것을 특징으로 하는 반도체 소자의 소자분리 방법.
  4. 제 1 항에 있어서,
    상기 전자-빔을 이용한 열처리 공정은 SOG를 안정화시키기 위한 SOG 열처리 공정시에 적용되는 것을 특징으로 하는 반도체 소자의 소자분리 방법.
KR1019970081291A 1997-12-31 1997-12-31 반도체 소자의 소자분리 방법 KR100265601B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081291A KR100265601B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 소자분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081291A KR100265601B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 소자분리 방법

Publications (2)

Publication Number Publication Date
KR19990061037A KR19990061037A (ko) 1999-07-26
KR100265601B1 true KR100265601B1 (ko) 2000-09-15

Family

ID=19530546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081291A KR100265601B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 소자분리 방법

Country Status (1)

Country Link
KR (1) KR100265601B1 (ko)

Also Published As

Publication number Publication date
KR19990061037A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US6576558B1 (en) High aspect ratio shallow trench using silicon implanted oxide
KR100280106B1 (ko) 트렌치 격리 형성 방법
JP4195734B2 (ja) 集積回路のトレンチ分離製作方法
KR100281192B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US4538343A (en) Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
KR20020071063A (ko) 덴트 없는 트렌치 격리 구조 및 그 형성 방법
KR100593673B1 (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
KR100265601B1 (ko) 반도체 소자의 소자분리 방법
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
US7338870B2 (en) Methods of fabricating semiconductor devices
KR20020005358A (ko) 트렌치 소자분리 방법
US6974756B2 (en) Methods of forming shallow trench isolation
KR100917106B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR100325620B1 (ko) 반도체 소자 분리방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR100215699B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100355874B1 (ko) 반도체 소자 분리 방법
KR19980026090A (ko) 반도체 소자의 트렌치 소자 분리 방법
TW521349B (en) Fabrication method of micro shallow isolation trench structure
KR100623876B1 (ko) 얕은 트렌치 소자분리막 형성 방법
KR0140642B1 (ko) 반도체장치의 제조방법
KR100745056B1 (ko) 반도체소자의 소자분리막 형성방법
KR100348305B1 (ko) 반도체소자의 격리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee