KR200344439Y1 - 디지털 보호계전기의 디지털 입력부 회로 - Google Patents
디지털 보호계전기의 디지털 입력부 회로 Download PDFInfo
- Publication number
- KR200344439Y1 KR200344439Y1 KR20-2003-0040290U KR20030040290U KR200344439Y1 KR 200344439 Y1 KR200344439 Y1 KR 200344439Y1 KR 20030040290 U KR20030040290 U KR 20030040290U KR 200344439 Y1 KR200344439 Y1 KR 200344439Y1
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- cpu
- input
- signal
- node
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
본 고안은 디지털 보호계전기의 디지털 입력부 회로에 관한 것으로, 디지털 입력부로 입력되는 전원전압(Vcc) 대신에 중앙처리장치(CPU)의 출력포토에서 출력되는 신호를 사용함으로써, 전원 노이즈에 의해 회로가 오동작되는 것을 방지할 수 있는 효과가 있다.
이를 위한 본 고안에 의한 디지털 보호계전기의 디지털 입력부 회로는 상기 디지털 보호계전기의 동작을 제어하는 중앙처리장치(CPU); 및 제 1 및 제 2 단자로 입력된 전원에 의해 제 3 단자로 수신된 상기 중앙처리장치의 출력포트의 신호를 제 4 단자를 통해 상기 중앙처리장치의 입력포트 쪽으로 전송하는 포토커플러를 포함하여 구성된 것을 특징으로 한다.
Description
본 고안은 디지털 보호계전기의 디지털 입력부 회로에 관한 것으로, 특히 외부 환경의 노이즈에 의해 회로가 오동작되는 것을 방지한 디지털 보호계전기의 디지털 입력부 회로에 관한 것이다.
일반적으로 보호계전기는 전기회로, 통신선로 등에 설치하여 과전류, 결상, 상불평형 및 역상을 설정된 동작시간에 의해 정확하게 검출함으로써 기기나 선로 등을 더 정확하게 보호하기 위한 기기이다.
또한, 디지털 보호계전기는 그 내부에 전압 변성기(PT) 및 전류 변성기(CT)를 갖고 있고, 상기 두 변성기를 통해서 보호 범위의 계통의 전압, 전류를 검출한다. 보호 계전기가 과거 유도형이나 정지형 계전기에서 디지털 계전기로 그 흐름이 옮겨지면서 보호 계전기는 보다 광범위한 정정 범위를 갖고 정확한 동작을 하도록 요구되어지고 있다. 특히 1A 이하의 저전류, 10V 이하의 저전압에서부터 수백A, 수백 V까지의 전 범위에서도 디지털 보호 계전기는 계통의 전압, 전류를 왜곡 없이 검출하여 정확하게 동작해야 한다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 디지털 보호계전기의 디지털 입력부 회로에 대해 설명하기로 한다.
도 1은 종래의 디지털 보호 계전기를 개략적으로 나타낸 구성도이다.
상기 디지털 보호 계전기는 상기 도 1에 도시된 바와 같이, 신호입력부(110), 입력부 표시부(120), 연산 및 제어부(130), 디지털 입력부(140), 디지털 출력부(150), 트립코일 구동부(160)를 포함하여 구성된다. 여기서, 미설명된 부호 300은 차단기이며, 310은 트립코일이다.
상기 구성과 같이, 상기 디지털 보호 계전기는 전기선로에서 전압 변성기(PT) 및 전류 변성기(CT)와 디지털 입력부(140)를 통하여 계전기의 입력으로 받고, 연산 및 제어부(130)를 통하여 디지털 출력부(150)를 제어하도록 구성되어 있다.
상기 신호입력부(110)는 3상전원을 입력받아 입력전압을 강압시키며, 상기 입력부 표시부(120)는 상기 신호입력부(110)로 입력된 입력전압을 외부에 표시하는 기능을 한다.
상기 디지털 입력부(140)는 외부(예를 들어, 배전반 등), 전압 변성기(PT) 및 전류 변성기(CT), 상기 신호입력부(110) 등으로 부터 디지털 신호를 입력받아 연산 및 조합(예를 들어, AND or OR)된 신호를 상기 연산 및 제어부(130)로 출력한다.
상기 연산 및 제어부(130)는 상기 신호입력부(110)의 출력전압을 인가받아 계전기의 구동여부를 결정하는 신호를 출력하고, 상기 디지털 입력부(140)로부터 신호를 입력받아 연산 및 조합된 신호를 출력한다.
상기 디지털 출력부(150)는 상기 연산 및 제어부(130)의 출력신호를 입력하여 해당 부품의 동작을 제어하는 신호를 출력한다. 예를 들어, 상기 디지털 출력부(150)는 상기 연산 및 제어부(130)로부터 수신된 신호에 의해 알람을 울리도록 제어할 수 있다.
상기 트립코일 구동부(160)는 상기 연산 및 제어부(130)의 출력신호를 입력하여 차단기의 트립코일(310)의 구동을 제어하는 신호를 발생한다.
도 2는 종래 기술에 따른 디지털 보호계전기의 디지털 입력부 회로도이다.
종래의 디지털 입력부는 상기 도 2에 도시된 바와 같이, 외부로부터 전원을 입력하는 제 1 및 제 2 노드(Nd1)(Nd2)와, 상기 제 1 및 제 2 노드(Nd1)(Nd2) 사이에 연결된 바리스터(ZNR1)와, 상기 제 1 노드(Nd1)와 제 3 노드(Nd3) 사이에 접속된 제 1 저항(R1)과, 상기 제 3 노드(Nd3)와 상기 제 2 노드(Nd2) 사이에 접속된 제 2 저항(R2)과, 전원전압(Vcc)이 인가되는 제 4 노드(Nd4)와, 상기 제 3 노드(Nd3) 및 제 2 노드(Nd2)가 제 1 및 제 2 단자(1)(2)에 각각 접속되고 상기 제4 노드(Nd4) 및 제 5 노드(Nd5)가 제 3 및 제 4 단자(3)(4)에 각각 접속된 포토커플러(142)와, 상기 제 5 노드(Nd5)와 접지전압(Vss) 사이에 접속된 제 3 저항(R3)과, 상기 제 5 노드(Nd5)와 중앙처리장치(CPU)의 입력포토(도시되지 않음)에 연결된 제 6 노드(Nd6) 사이에 접속된 제 4 저항(R4)을 포함하여 구성된다.
상기 종래의 디지털 보호 계전기의 디지털 입력부는 상기 도 2에 도시된 바와 같이, 상기 제 1 및 제 2 노드(Nd1)(Nd2)로 전원(Vin)을 인가하면 상기 제 1 저항(R1)과 상기 제 2 저항(R2)의 전압 분배 법칙에 의하여 "R2×Vin/(R1+R2)"의 전압이 인가된다. 이때, 인가된 전압이 상기 포토커플러(142)의 제 1 및 제 2 단자(1)(2)에 인가되고 이 인가된 전압은 상기 포토커플러(142)가 구동하여 상기 제 3 및 제 4 단자(3)(4)가 턴-온(trun-on)하게 된다. 이때, 상기 제 5 노드(Nd5)를 통해 상기 제 3 및 제 4 저항(R3)(R4)으로 전원전압(Vcc)이 인가된다. 따라서, 상기 중앙처리장치(CPU)의 입력포토에 연결된 상기 제 6 노드(Nd6)는 '하이(High)' 레벨을 갖게 되어 상기 중앙처리장치(CPU)에서는 상기 디지털 입력부에 전압이 인가 되었음을 인식하게 된다.
그러나, 상기 구성을 갖는 종래의 디지털 보호계전기의 디지털 입력부 회로는 상기 전원을 입력하는 상기 제 1 및 제 2 노드(Nd1)(Nd2)로 노이즈가 인가되어 상기 포토커플러(142)가 턴온되면 상기 디지털 입력부는 전원이 입력되지 않았는데도 상기 제 6 노드(Nd6)를 통해 상기 중앙처리장치(CPU)의 입력포토로 '하이'를 인가하게 된다. 이로 인해, 상기 디지털 입력부 회로는 상기 디지털 입력부에 전압이 인가된 것으로 오동작하여 사고를 유발하는 문제점을 가지고 있었다.
이러한 문제점을 해결하기 위하여, 종래의 디지털 보호계전기의 디지털 입력부 회로는 상기 중앙처리장치(CPU)의 입력포토에 인가되는 '하이' 신호가 오랜 시간동안 그 상태를 유지할 경우 '하이' 신호로 인식하도록 회로를 구성하였으나, 이 경우 신호가 지연되는 문제점이 있었다.
따라서 본 고안은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 고안의 목적은 디지털 입력부로 입력되는 전원전압(Vcc) 대신에 중앙처리장치(CPU)의 출력포토에서 출력되는 신호를 사용함으로써, 전원 노이즈에 의해 회로가 오동작되는 것을 방지한 디지털 보호계전기의 디지털 입력부 회로를 제공하는데 있다.
도 1은 종래의 디지털 보호계전기를 개략적으로 나타낸 구성도
도 2는 종래 기술에 따른 디지털 보호계전기의 디지털 입력부 회로도
도 3은 본 고안에 의한 디지털 보호계전기의 디지털 입력부 회로도
< 도면의 주요 부분에 대한 부호의 설명 >
142 : 포토커플러 300 : 중앙처리장치(CPU)
상기 목적을 달성하기 위한 본 고안에 의한 디지털 보호계전기의 디지털 입력부 회로는,
상기 디지털 보호계전기의 동작을 제어하는 중앙처리장치(CPU); 및
제 1 및 제 2 단자로 입력된 전원에 의해 제 3 단자로 수신된 상기 중앙처리장치의 출력포트의 신호를 제 4 단자를 통해 상기 중앙처리장치의 입력포트 쪽으로 전송하는 포토커플러를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안의 일실시예에 대해 설명하기로 한다.
도 3은 본 고안에 의한 디지털 보호계전기의 디지털 입력부 회로도이다.
상기 디지털 입력부 회로는 상기 도 3에 도시된 바와 같이, 외부로부터 전원을 입력하는 제 1 및 제 2 노드(Nd1)(Nd2)와, 상기 제 1 및 제 2 노드(Nd1)(Nd2)사이에 연결된 바리스터(ZNR1)와, 상기 제 1 노드(Nd1)와 제 3 노드(Nd3) 사이에 접속된 제 1 저항(R1)과, 상기 제 3 노드(Nd3)와 상기 제 2 노드(Nd2) 사이에 접속된 제 2 저항(R2)과, 상기 제 3 노드(Nd3) 및 제 2 노드(Nd2)가 제 1 및 제 2 단자(1)(2)에 각각 접속되고 제 4 노드(Nd4) 및 제 5 노드(Nd5)가 제 3 및 제 4 단자(3)(4)에 각각 접속된 포토커플러(142)와, 상기 제 5 노드(Nd5)와 접지전압(Vss) 사이에 접속된 제 3 저항(R3)과, 상기 제 5 노드(Nd5)와 제 6 노드(Nd6) 사이에 접속된 제 4 저항(R4)과, 상기 제 6 노드(Nd6)가 입력포트에 연결되고 상기 제 4 노드(Nd4)가 출력포트에 연결된 중앙처리장치(CPU)(300)를 포함하여 구성된다.
상기 디지털 보호 계전기의 디지털 입력부는 상기 도 3에 도시된 바와 같이, 상기 제 1 및 제 2 노드(Nd1)(Nd2)로 전원(Vin)을 인가하면 상기 제 1 저항(R1)과 상기 제 2 저항(R2)의 전압 분배 법칙에 의하여 "R2×Vin/(R1+R2)"의 전압이 인가된다. 이때, 인가된 전압이 상기 포토커플러(142)의 제 1 및 제 2 단자(1)(2)에 인가되고 이 인가된 전압은 상기 포토커플러(142)가 구동하여 상기 제 3 및 제 4 단자(3)(4)가 턴-온(trun-on)하게 된다.
이때, 상기 중앙처리장치(CPU)에서 상기 디지털 입력부의 신호를 읽을 순서가 되면 먼저 상기 노드(Nd4)로 '하이' 신호를 출력한다. 이때, 상기 포토커플러(142)가 턴온된 상태이므로 상기 제 6 노드(Nd6)는 '하이(High)' 레벨을 갖게 되어 상기 중앙처리장치(CPU)에서는 상기 디지털 입력부에 전압이 인가 되었음을 인식하게 된다.
만일, 외부의 노이즈에 의하여 상기 포토커플러(142)가 턴온이 되어 있어도상기 중앙처리장치(CPU)에서 디지털 신호 입력부의 신호를 읽을 순서가 아니면 상기 중앙처리장치(CPU)의 출력 신호는 '로우'이므로 상기 제 5 노드(Nd5)는 '로우(Low)' 레벨을 갖게 된다. 따라서, 상기 중앙처리장치(CPU)의 입력포트에 '로우' 신호가 인가되어 외부의 노이즈에 영향을 받지 않는다.
이상과 같은 본 고안의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 고안의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 실용신안등록청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 고안에 의한 디지털 보호계전기의 디지털 입력부 회로에 의하면, 디지털 입력부로 입력되는 전원전압(Vcc) 대신에 중앙처리장치(CPU)의 출력포토에서 출력되는 신호를 사용함으로써, 전원 노이즈에 의해 회로가 오동작되는 것을 방지할 수 있다.
Claims (1)
- 디지털 보호계전기의 디지털 입력부 회로에 있어서,상기 디지털 보호계전기의 동작을 제어하는 중앙처리장치(CPU); 및제 1 및 제 2 단자로 입력된 전원에 의해 제 3 단자로 수신된 상기 중앙처리장치의 출력포트의 신호를 제 4 단자를 통해 상기 중앙처리장치의 입력포트 쪽으로 전송하는 포토커플러를 포함하여 구성된 것을 특징으로 하는 디지털 보호계전기의 디지털 입력부 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2003-0040290U KR200344439Y1 (ko) | 2003-12-26 | 2003-12-26 | 디지털 보호계전기의 디지털 입력부 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20-2003-0040290U KR200344439Y1 (ko) | 2003-12-26 | 2003-12-26 | 디지털 보호계전기의 디지털 입력부 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200344439Y1 true KR200344439Y1 (ko) | 2004-03-10 |
Family
ID=49344151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20-2003-0040290U KR200344439Y1 (ko) | 2003-12-26 | 2003-12-26 | 디지털 보호계전기의 디지털 입력부 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200344439Y1 (ko) |
-
2003
- 2003-12-26 KR KR20-2003-0040290U patent/KR200344439Y1/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2071690A2 (en) | Overvoltage protection circuit and electronic device comprising the same | |
| EP3940408B1 (en) | High voltage interlock circuit and detection method thereof | |
| US6204751B1 (en) | Current inrush limiting circuit with fast reset | |
| US7750499B2 (en) | Device for limiting current of electric appliance | |
| KR200344439Y1 (ko) | 디지털 보호계전기의 디지털 입력부 회로 | |
| KR200344438Y1 (ko) | 디지털 보호계전기의 디지털 출력부 회로 | |
| EP2733564B1 (en) | Two-wire transmitter starter circuit and two-wire transmitter including the same | |
| JP3171147U (ja) | アラーム信号出力装置および負荷保護装置、並びにモータ制御装置 | |
| CN109155517B (zh) | 断路器 | |
| JP2015142452A (ja) | モータ駆動装置 | |
| JP2012211600A (ja) | ポジショナ | |
| JP2004015961A (ja) | 三相欠相保護付漏電遮断器 | |
| KR200344440Y1 (ko) | 트립 코일 진단기능을 갖는 과전류 계전기 | |
| JP3171148U (ja) | 負荷保護装置およびモータ制御装置 | |
| CN110797836B (zh) | 用于电机驱动器中的开关电源的电路、操作方法和电机驱动电路系统 | |
| KR102562539B1 (ko) | 시스템부하 전원 공급 장치의 릴레이 고장 모드 보강 회로 | |
| CN210629456U (zh) | 模拟量输出电路 | |
| JP2010110093A (ja) | 半導体装置 | |
| CN212012118U (zh) | 过压保护电路 | |
| JP4895191B2 (ja) | 中性線欠相保護付き遮断器 | |
| JP4802750B2 (ja) | 負荷保護装置 | |
| JPH0686459A (ja) | 給電電圧抑圧回路 | |
| JP2008236605A (ja) | プッシュプル回路 | |
| KR100233985B1 (ko) | 모터구동회로의 과전류 방지회로 | |
| KR102436271B1 (ko) | 디지털 신호 입력 회로의 진단 기능을 구비한 계전 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| REGI | Registration of establishment | ||
| T201 | Request for technology evaluation of utility model | ||
| T701 | Written decision to grant on technology evaluation | ||
| G701 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20121221 Year of fee payment: 10 |