JP6469910B1 - 過電圧保護回路 - Google Patents

Abstract

【課題】簡易な構成で、過電圧保護動作をリアルタイムで検出することができ、過電圧印加への対応を迅速かつ的確に行うことができる過電圧保護回路を提供する。【解決手段】電源５０に接続された負荷６０に並列に接続され、電源から負荷に過電圧が供給されることを防止する過電圧保護回路１０であって、電源に接続される入力端８と、負荷の出力側に接続される出力端９と、入力端に自身の一端が接続され、設定電圧以上の電圧が両端に印加されると電流が流れる過電圧保護素子２と、過電圧保護素子の他端と出力端との間に接続される抵抗４と、抵抗の両端に接続され、過電圧保護素子に電流が流れたときに抵抗の両端に生じる検出電圧に応じて信号を出力する絶縁素子６と、を備えたことを特徴とする。【選択図】図１

Description

本発明は、電源に接続された負荷に過電圧が供給されることを防止する過電圧保護回路に関する。

従来、過電圧保護回路として、ツェナーダイオードやバリスタ等の保護素子を負荷に並列に接続し、電源から負荷にこれら保護素子の設定電圧（降伏電圧、バリスタ電圧）を超える高電圧が印加されると保護素子に電流が流れ、バイパス回路となって負荷への印加電圧を抑制する手法が広く用いられている。
また、過電圧保護回路のツェナーダイオードの両端に電圧検出集積回路を接続し、印加電圧がツェナーダイオードの降伏電圧以下の場合に、その印加電圧を検出する技術が報告されている（特許文献１）。

特許５４２７３５６号公報

しかしながら、従来の過電圧保護回路の場合、過電圧保護動作をリアルタイムで検出することができず、過電圧印加への対応（電源の出力を遮断するなど）を迅速かつ的確に、リアルタイムで行うことが困難である。また、上記特許文献１記載の技術のようにカスタム半導体製品である集積回路部品（ＡＳＩＣ：application specific integrated circuit）を用いる回路は、負荷の仕様に応じて集積回路部品を別注しなければならず、コストアップが生じるとともに、タイムリーに過電圧保護回路を製品化することが困難である。さらに、一般的に過電圧検出回路は高電位側にあることが多く、過電圧レベルを判定する電子回路は高電位側に接続された制御電源を必要とするため、システム構成が複雑となり、建設コストが増大する。
そこで、本発明は、簡易な構成で、過電圧保護動作をリアルタイムで検出することができ、過電圧印加への対応を迅速かつ的確に、リアルタイムで行うことができる過電圧保護回路の提供を目的とする。

上記課題を解決するため、本発明の過電圧保護回路は、電源に接続された負荷に並列に接続され、前記電源から前記負荷に過電圧が供給されることを防止する過電圧保護回路であって、前記電源に接続される入力端と、前記負荷の出力側に接続される出力端と、前記入力端に自身の一端が接続され、設定電圧以上の電圧が両端に印加されると電流が流れる過電圧保護素子と、前記過電圧保護素子の他端と前記出力端との間に接続される抵抗と、前記抵抗の両端に接続され、前記過電圧保護素子に電流が流れたときに前記抵抗の両端に生じる検出電圧に応じて信号を出力する絶縁素子とを備え、前記負荷の定格電圧に応じて、前記過電圧保護素子が複数個直列に接続されるとともに、各過電圧保護素子にそれぞれ並列に分圧抵抗が接続されていることを特徴とする。

この過電圧保護回路によれば、負荷に並列に過電圧保護回路が接続されているので、負荷に過電圧が供給されることを防止することが可能である。そして、過電圧保護素子に電流が流れると、これと直列に接続された抵抗の両端に検出電圧が発生するので、この検出電圧に応じて絶縁素子から信号を出力することで、過電圧保護動作をリアルタイムで検出することができる。そして、この信号に基づき、過電圧印加への対応（異常報知や、電源の出力を遮断するなど）を迅速かつ的確に、リアルタイムで行うことができる。
また、過電圧保護回路は、市販の過電圧保護素子、抵抗、絶縁素子を用いることができるため、過電圧保護の対象である負荷の仕様に応じて集積回路部品を別注する必要がない簡易な構成となるので、コストダウンを達成し、タイムリーに製品化することができる。
そして、過電圧レベルの判定を行う電子回路の制御電源を必要としない、すなわち、絶縁して高電位部に電源を供給する必要がなく、簡易な構成となる。

また、前記過電圧保護回路は、前記絶縁素子から出力される前記信号を受信し、前記負荷又は前記電源を制御する制御手段をさらに備えてもよい。
前記負荷は、高電圧半導体スイッチであってもよい。

この発明によれば、過電圧保護動作をリアルタイムで検出することができ、過電圧印加への対応を迅速かつ的確に、リアルタイムで行うことができる過電圧保護回路が得られる。

本発明の実施形態に係る過電圧保護回路の全体構成を示す回路図である。 過電圧保護回路の変形例を示す回路図である。

以下に、本発明を、図面を参照しながら詳細に説明する。図１は、本発明の実施形態における過電圧保護回路１０の全体構成を示す回路図である。

図１において、過電圧保護回路１０は、高電圧の電子管回路（ジャイロトロン装置）１００に並列に接続されている。
具体的には、電子管回路１００は、高圧電源５０と、高圧電源５０に一端が接続される高電圧半導体スイッチ６０と、高電圧半導体スイッチ６０の他端に一端が接続されるジャイロトロンからなる電子管６２とを備えており、高圧電源５０及び電子管６２の他端はグランドに接続されている。

高電圧半導体スイッチ６０は電子管回路１００に直列に接続されている。具体的には、高電圧半導体スイッチ６０のドレイン電極Ｄは、高圧電源５０に接続される入力端８に接続され、ソース電極Ｓは出力端９に接続されている。そして、高電圧半導体スイッチ６０のゲート電極Ｇに電圧を印加することで、ソース電極Ｓとドレイン電極Ｄ間がＯＮとなり、電子管回路１００に電流が流れる。なお、後述する制御手段７０がゲート電極Ｇへの電圧印加を行っている。
また、本例では、高電圧半導体スイッチ６０は多段に直列接続されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と各ＭＯＳＦＥＴの動作タイミングを制御する制御回路とを有し、高圧電源５０からの電圧を高速でＯＮ-ＯＦＦして高周波の高電圧を生成し、この高周波電圧を電子管６２に印加してマイクロ波管として動作させる。
高圧電源５０、高電圧半導体スイッチ６０が特許請求の範囲の「電源」、「負荷」にそれぞれ相当する。

そして、過電圧保護回路１０は、高電圧半導体スイッチ６０の両端（入力端８と出力端９）に並列に接続され、高圧電源５０から高電圧半導体スイッチ６０に過電圧が供給されることを防止する。
具体的には、過電圧保護回路１０は、高圧電源５０に接続される入力端８と、高電圧半導体スイッチ６０の出力側に接続される出力端９と、入力端８に自身の一端が接続される過電圧保護素子２と、過電圧保護素子２の他端と出力端９との間に接続される抵抗４と、抵抗４の両端に接続される絶縁素子６と、詳しくは後述する制御手段５１，７０とを備えている。
なお、本例では、高電圧半導体スイッチ６０の出力側に電子管６２が直列に接続されているので、高電圧半導体スイッチ６０を過電圧保護することにより、電子管６２も過電圧保護されることになる。

過電圧保護素子２は、設定電圧以上の電圧が両端に印加されると電流が流れる素子（電子部品）であり、例えば公知のツェナーダイオードやバリスタ等から成る。
ツェナーダイオードは、設定電圧（降伏電圧）を超える高電圧が印加されると電流が流れ、ほぼ降伏電圧分の電圧降下を生じさせ、高圧電源５０からの印加電圧を抑制して過電圧保護する。バリスタも同様に、設定電圧（バリスタ電圧）を超える高電圧が印加されると電流が流れ、ほぼバリスタ電圧分の電圧降下を生じさせる。
抵抗４は過電圧保護素子２と直列に接続されており、過電圧保護素子２に電流が流れると抵抗４の両端に電圧（検出電圧）が発生する。なお、検出電圧が絶縁素子６の動作電圧（例えば数Ｖ）の範囲内になるよう、抵抗４の電気抵抗値が設定される。

絶縁素子６は、抵抗４の検出電圧に応じて信号を出力する素子（電子部品）であり、例えば公知のフォトカプラ、光トランスミッタ、アイソレータＩＣ等からなる。
絶縁素子６は、高電圧の電子管回路１００と、絶縁素子６の出力信号で動作する制御手段５１，７０を含む低電圧の回路とを電気的に絶縁しながら両回路間で信号をやりとりし、低電圧回路の制御手段５１，７０の誤動作や故障を防止する。
なお、フォトカプラ、光トランスミッタは光結合によって電気的絶縁を行い、アイソレータＩＣは磁気結合や容量結合によって電気的絶縁を行う。また、光結合によって電気的絶縁を行う場合、絶縁素子６は光信号を出力するが、この光信号を伝送する光ファイバや、光ファイバで送信された光信号を電気信号に変換してその後の制御手段５１、７０等での処理に供する光／電気変換器等をさらに備えればよい。

以上のように、高電圧半導体スイッチ６０に並列に過電圧保護回路１０が接続されているので、高電圧半導体スイッチ６０に過電圧が供給されることを防止することができる。
そして、過電圧保護素子２に電流が流れると、これと直列に接続された抵抗４の両端に検出電圧が発生するので、この検出電圧に応じて絶縁素子６から信号を出力することで、過電圧保護動作をリアルタイムで検出することができる。そして、この信号に基づき、過電圧印加への対応（異常報知や、高圧電源５０の出力を遮断するなど）を迅速かつ的確に行うことができる。
また、本実施形態に係る過電圧保護回路１０は、市販の過電圧保護素子２、抵抗４、絶縁素子６を用いているので、例えば電圧を検知するカスタム半導体製品（ＡＳＩＣ）を用いる必要がない。このため、過電圧保護の対象である負荷の仕様に応じて集積回路部品を別注する必要のない簡易な構成となるので、コストダウンを達成し、タイムリーに製品化することができる。

次に、制御手段５１，７０による過電圧印加への対応の例について説明する。
制御手段５１は高圧電源５０に内蔵された制御回路であり、制御手段５１は信号線８１で絶縁素子６の出力端と接続されている。そして、絶縁素子６から所定値の信号（電流等）が入力されると、制御手段５１は高圧電源５０の出力電圧を下げたり、出力を遮断したりするなどの制御を行う。
制御手段７０は高電圧半導体スイッチ６０と別の制御回路であり、通常は高電圧半導体スイッチ６０のゲート電極Ｇに電圧を印加し、高電圧半導体スイッチ６０をＯＮ（ソース電極Ｓとドレイン電極Ｄとを接続）している。制御手段７０は信号線８２で絶縁素子６の出力端と接続され、絶縁素子６から所定値の信号（電流等）が入力されると、制御手段７０は高電圧半導体スイッチ６０のゲート電極Ｇに電圧を印加せず、スイッチをＯＦＦ（ソース電極Ｓとドレイン電極Ｄとを遮断）する制御を行う。

なお、本発明の実施形態に係る過電圧保護回路において、図２に示すように、負荷である高電圧半導体スイッチ６０の定格電圧に応じて、複数個の過電圧保護素子２ａ、２ｂ、２ｃが直列に接続されるとともに、各過電圧保護素子２ａ、２ｂ、２ｃにそれぞれ並列に分圧抵抗３ａ、３ｂ、３ｃが接続された回路構成としてもよい。分圧抵抗３ａ、３ｂ、３ｃは、各過電圧保護素子２ａ、２ｂ、２ｃの負担電圧を均等にするためのものである。
このようにすると、負荷の定格電圧が異なる場合でも、同一部品の過電圧保護素子を複数個用いることで、簡易な構成で過電圧保護回路を製造できるので、コストダウンを達成し、タイムリーに製品化できる。
なお、図２においては、過電圧保護回路１０の構成要素のみを図示し、電子管回路１００のその他の構成は図１と同一であるので図示を省略した。

本発明は上記実施形態に限定されず、本発明の思想と範囲に含まれる様々な変形及び均等物に及ぶことはいうまでもない。
例えば、過電圧保護素子、抵抗、絶縁素子は上記に限定されない。
また、過電圧印加への対応は上記に限定されず、例えば絶縁素子６の信号を受信してブザー等の警報を自動的に報知するようにし、実際の高圧電源５０の出力遮断等の制御をオペレータに実行させてもよい。

２、２ａ、２ｂ、２ｃ 過電圧保護素子
３ａ、３ｂ、３ｃ 分圧抵抗
４ 抵抗
６ 絶縁素子
８ 入力端
９ 出力端
１０ 過電圧保護回路
５０ 電源
６０ 負荷
５１、７０ 制御手段

Claims (3)

1. 電源に接続された負荷に並列に接続され、前記電源から前記負荷に過電圧が供給されることを防止する過電圧保護回路であって、
   前記電源に接続される入力端と、
   前記負荷の出力側に接続される出力端と、
   前記入力端に自身の一端が接続され、設定電圧以上の電圧が両端に印加されると電流が流れる過電圧保護素子と、
   前記過電圧保護素子の他端と前記出力端との間に接続される抵抗と、
   前記抵抗の両端に接続され、前記過電圧保護素子に電流が流れたときに前記抵抗の両端に生じる検出電圧に応じて信号を出力する絶縁素子と、を備え、
   前記負荷の定格電圧に応じて、前記過電圧保護素子が複数個直列に接続されるとともに、各過電圧保護素子にそれぞれ並列に分圧抵抗が接続されていることを特徴とする過電圧保護回路。
2. 前記絶縁素子から出力される前記信号を受信し、前記負荷又は前記電源を制御する制御手段をさらに備えることを特徴とする請求項１記載の過電圧保護回路。
3. 前記負荷は、高電圧半導体スイッチであることを特徴とする請求項１又は２に記載の過電圧保護回路。

Images