KR200326693Y1 - 반도체 메모리 장치의 차아지 펌프회로 - Google Patents

반도체 메모리 장치의 차아지 펌프회로 Download PDF

Info

Publication number
KR200326693Y1
KR200326693Y1 KR2019980024834U KR19980024834U KR200326693Y1 KR 200326693 Y1 KR200326693 Y1 KR 200326693Y1 KR 2019980024834 U KR2019980024834 U KR 2019980024834U KR 19980024834 U KR19980024834 U KR 19980024834U KR 200326693 Y1 KR200326693 Y1 KR 200326693Y1
Authority
KR
South Korea
Prior art keywords
node
gate
transistor
pumping
voltage
Prior art date
Application number
KR2019980024834U
Other languages
English (en)
Other versions
KR20000012006U (ko
Inventor
황태선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980024834U priority Critical patent/KR200326693Y1/ko
Publication of KR20000012006U publication Critical patent/KR20000012006U/ko
Application granted granted Critical
Publication of KR200326693Y1 publication Critical patent/KR200326693Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 고안은 반도체 메모리 장치의 차아지 펌프회로에 관한 것으로, 전극의 일단을 통해 소정 주파수를 갖는 제 1 클럭신호를 입력받고 타단은 제 1 노드와 연결되는 제 1 캐패시터와, 전극의 일단을 통해 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호를 입력받고 타단은 제 2 노드와 연결되는 제 2 캐패시터와,
소스가 제 1 노드와 연결되고 드레인과 게이트가 동작전압단자와 공통 접속되는 엔모스 트랜지스터와, 엔모스 트랜지스터의 게이트와 제 1 노드 사이에 채널이 접속되고 게이트가 제 1 노드와 연결되며, 기판단자가 제 2 노드와 연결되는 제 1 피모스 트랜지스터와, 제 1 노드와 제 2 노드 사이에 채널이 접속되고 게이트가 제 2 노드와 연결되며 기판단자가 제 3 노드와 연결되는 제 2 피모스 트랜지스터와, 제 2 노드와 제 3 노드 사이에 채널이 접속되고 게이트가 제 3 노드와 연결되며 기판단자가 제 3 노드와 연결되거나 플로팅 상태에 있는 제 3 피모스 트랜지스터를 포함하여 이루어짐으로써, 트랜지스터의 임계전압으로 인한 전압강하를 최소화시킬 수 있으며, 저전압 회로에 적용할 수 있을 뿐만 아니라 칩 사이즈 및 전력소모도 줄일 수 있다.

Description

반도체 메모리 장치의 차아지 펌프회로
본 고안은 반도체 메모리 장치에 내장되는 회로에 관한 것으로, 특히 동작전압보다 높은 전위의 승압전압을 출력하는 차아지 펌프회로에 관한 것이다.
일반적으로 다이나믹램(Dinamic RAM) 등의 메모리 장치에서는 셀 트랜지스터의 임계전압에 의한 손실을 보충하기 위해 동작전압(VDD)보다 높은 승압된 전압(VPP)를 많이 사용한다. 이러한 승압전압을 발생시키는 펌핑회로의 전체 시스템 블록도가 도 1에 도시되어 있다.
도 1을 참조하면, 펌핑회로는 발진기 1과, 이 발진기 1의 신호를 입력 받아 소정 레벨의 펌핑클럭을 출력하는 드라이버 2와, 드라이버 2로부터 출력되는 펌핑클럭에 응답하여 소정 레벨의 승압전압 VPP를 출력하는 차아지 펌프회로 3으로 이루어진다.
실질적으로 동작전압을 소정의 레벨로 승압하는 종래의 차아지 펌프회로가 도 2에 도시되어 있다. 도 2의 구성을 간략히 설명하면 다음과 같다.
동작전압단 VDD와 승압노드 61 사이에 4개의 엔모스 트랜지스터 30, 40, 50, 60이 직렬로 연결되고, 각 트랜지스터는 드레인과 게이트가 공통으로 접속된다. 엔모스 트랜지스터 30은 펌핑동작 이전에 노드 31의 전압레벨을 선충전(precharge)하기 위한 것이고, 엔모스 트랜지스터 40과 50은 펌핑클럭에 응답하여 각각의 펌핑전압을 출력하며, 마지막 엔모스 트랜지스터 60은 펌핑전압을 승압노드 61로 전송하는 역할을 한다.
엔모스 트랜지스터 30의 소스와 엔모스 트랜지스터 40의 드레인이 접속되는 노드 31과 펌핑클럭 CLKX을 입력받는 입력노드 10 사이에 커패시터 20이 연결된다. 그리고 엔모스 트랜지스터 40의 소스와 엔모스 트랜지스터 50의 드레인이 접속되는 노드 41과 펌핑클럭 CLKY을 입력받는 입력노드 11 사이에 커패시터 21이 연결된다.
도 2의 구성에 따른 동작을 살펴보면 다음과 같다.
펌핑동작이전 즉, 펌핑클럭 CLKX가 0볼트일 때, 노드 31은 엔모스 트랜지스터 30에 의해 VDD-Vtn으로 선충전되어 있다. 펌핑클럭 CLKX가 0볼트에서 VDD로 증가하면 노드 31의 전위는 캐패시터 20에 의해 2VDD-Vtn까지 증가한다.
노드 31에서의 펌핑전압 2VDD-Vtn은 엔모스 트랜지스터 40에 의해 2VDD-2Vtn으로 전압강하 되어 노드 41에 출력된다. 이때 펌핑클럭 CLKY가 0볼트에서 VDD로 상승하면 노드 41의 전위는 캐패시터 21에 의해 VDD만큼 상승하여 3VDD-2Vtn이 된다.
노드 41에서의 펌핑전압 3VDD-2Vtn은 엔모스 트랜지스터 50에 의해 3VDD-3Vtn으로 전압강하 되어 노드 51에 출력된다. 노드 51에서의 펌핑전압 3VDD-3Vtn은 엔모스 트랜지스터 60에 의해 전압강하 되어 3VDD-4Vtn의 전압이 승압노드 61에 출력된다.
따라서, 최종 승압전압은 다음의 수식으로 표현될 수 있다.
VPP = { VDD + n(VCLK-Vt) } - Vt
여기서, n; 펌핑전압을 출력하는 스테이지 수, VCLK-Vt; 펌핑동작시 각 스테이지에서의 전압레벨, -Vt; 펌핑전압의 전송수단에 의한 전압강하
위의 수식에서 알 수 있듯이, 종래의 차아지 펌프회로는 각 스테이지에서 모스 트랜지스터의 임계전압만큼 전압강하가 일어나고 이에 따라 최종 출력되는 승압전압 VPP의 전압레벨이 낮아진다. 또한 전송수단에 의한 전압강하도 발생되어 승압전압 레벨이 더 낮아진다. 더욱이 스테이지 수가 증가할수록 모스 트랜지스터의 몸체 효과(body effect)에 의한 영향도 받게되어 승압전압은 더욱 낮아지고 결국 저전압을 사용하는 회로에는 적용할 수 없는 문제점이 있다.
따라서 본 고안의 목적은 펌핑전압을 출력하는 각 스테이지에서 모스 트랜지스터의 임계전압에 의한 전압강하를 최소화시키고 몸체 효과에 의한 영향을 제거한 차아지 펌프회로를 제공하는 것이다.
본 고안의 다른 목적은 펌핑전압 전송수단의 임계전압에 의한 전압강하를 제거한 차아지 펌프회로를 제공하는 것이다.
상기의 목적을 달성하기 위한 본 고안의 차아지 펌프회로는 서로 반대의 위상을 갖는 제 1 및 제 2 펌핑클럭을 각각 입력받아 제 1 및 제 2 노드로 출력하는 제 1 및 제 2 펌핑 캐패시터와, 제 1 노드와 동작전압단자 사이에 채널이 접속되고 게이트가 드레인과 공통 접점을 이루어 상기 제 1 노드를 소정의 레벨로 선충전시키는 제 1 트랜지스터와, 제 1 트랜지스터의 게이트와 제 1 노드 사이에 채널이 접속되고 게이트가 제 1 노드와 연결되며, 기판단자가 제 2 노드와 연결되는 제 2 트랜지스터와, 제 1 노드와 제 2 노드 사이에 채널이 접속되고 게이트가 제 2 노드와 연결되며 기판단자가 제 3 노드와 연결되는 제 3 트랜지스터와, 제 2 노드와 제 3 노드 사이에 채널이 접속되고 게이트가 제 3 노드와 연결되며 기판단자가 제 3 노드와 연결되어 제 2 노드의 전압을 제 3 노드로 전송하는 제 4 트랜지스터를 포함하여 이루어진다.
상기 목적을 달성하기 위한 본 고안에 따른 차아지 펌프회로의 다른 구성은 전극의 일단을 통해 소정 주파수를 갖는 제 1 클럭신호를 입력받고 타단은 제 1 노드와 연결되는 제 1 캐패시터와, 전극의 일단을 통해 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호를 입력받고 타단은 제 2 노드와 연결되는 제 2 캐패시터와,
소스가 제 1 노드와 연결되고 드레인과 게이트가 동작전압단자와 공통 접속되는 엔모스 트랜지스터와, 엔모스 트랜지스터의 게이트와 제 1 노드 사이에 채널이 접속되고 게이트가 제 1 노드와 연결되며, 기판단자가 제 2 노드와 연결되는 제 1 피모스 트랜지스터와, 제 1 노드와 제 2 노드 사이에 채널이 접속되고 게이트가 제 2 노드와 연결되며 기판단자가 제 3 노드와 연결되는 제 2 피모스 트랜지스터와, 제 2 노드와 제 3 노드 사이에 채널이 접속되고 게이트가 제 3 노드와 연결되며 플로팅 상태의 기판단자를 갖는 제 3 피모스 트랜지스터를 포함하여 이루어진다.
도 1은 승압전압 생성회로의 전체 시스템 블록도이다.
도 2는 종래의 차아지 펌프회로도이다.
도 3은 본 고안에 따른 차아지 펌프회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 11, 100, 110: 입력노드 20, 21, 200, 210: 펌핑 캐패시터
30-60, 150: 엔모스 트랜지스터 31-51, 310, 410: 펌핑노드
61, 510: 승압노드 300-500: 피모스 트랜지스터
도 3을 참조하여 본 고안의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 고안에 따른 차아지 펌프회로를 도시한 것으로 2단계의 펌핑동작을 거쳐 최종 승압전압을 출력하는 경우를 예로 들었다. 도 3를 참조하면, 엔모스 트랜지스터 150은 드레인과 게이트가 공통으로 동작전압단 VDD에 접속되고 소스는 제 1 펌핑노드 310과 접속되어 펌핑동작 이전에 제 1 펌핑노드 310의 전압레벨을 소정의 레벨로 선충전시키는 역할을 한다.
엔모스 트랜지스터 150의 게이트에는 3개의 피모스 트랜지스터 300, 400, 500이 직렬로 연결되는데 이들 피모스 트랜지스터 각각은 게이트와 드레인이 공통으로 접속되어 다이오드 커넥션을 이룬다. 두 개의 피모스 트랜지스터 300과 400은 2단계 거쳐 펌핑전압을 출력해내고, 마지막 피모스 트랜지스터 500은 펌핑전압을 승압노드 510으로 전송해 주는 역할을 한다. 제 1 펌핑전압을 출력하는 피모스 트랜지스터 300의 기판단자는 다음 단의 피모스 트랜지스터 400의 드레인으로 접속된다. 펌핑전압을 전송하는 피모스 트랜지스터 500의 기판단자는 플로팅 상태에 있거나 승압노드 510과 연결된다.
펌핑 캐패시터 200은 펌핑클럭 C1을 입력받는 입력노드 100과 제 1 펌핑노드 310 사이에 연결되고, 펌핑 캐패시터 210은 발진기의 펌핑클럭 C2를 입력받는 입력노드 110과 제 2 펌핑노드 410 사이에 연결된다.
상기와 같이 구성되는 본 고안의 차아지 펌프회로는 다음과 같이 동작한다.
펌핑동작 이전, 제 1 펌핑노드 310은 엔모스 트랜지스터 150에 의해 VDD-Vbi로 선충전된다. 여기서 Vbi는 엔모스 트랜지스터 150의 빌트-인(built-in) 전압이다. 펌핑클럭 C1이 0볼트에서 VDD 레벨로 상승하면 제 1 펌핑노드 310의 전압레벨은 제 1 펌핑캐패시터 200에 의해 2VDD-Vbi로 증가한다.
제 1 펌핑노드 310에서의 펌핑전압 2VDD-Vbi는 피모스 트랜지스터 400에 의해 2VDD-2Vbi로 전압강하되어 제 2 펌핑노드 410에 출력된다. 이때 펌핑클럭 C2가 0볼트에서 VDD로 상승하면 제 2 펌핑노드 410의 전압레벨은 제 2 펌핑캐패시터 210에 의해 VDD만큼 상승하여 3VDD-2Vbi 레벨까지 상승한다.
제 2 펌핑노드 410에서의 펌핑전압 3VDD-2Vbi는 피모스 트랜지스터 500에 의해 3VDD-3Vbi로 전압강하되어 승압노드 510에 출력된다.
따라서, 최종 승압전압은 다음의 수식으로 표현될 수 있다.
VPP' = { VDD + m(VDD-Vbi) } - Vbi
여기서, m; 펌핑전압을 출력하는 스테이지 수, VDD-Vbi; 펌핑동작시 각 스테이지에서의 전압레벨, -Vbi; 펌핑전압의 전송수단에 의한 전압강하
상술한 바와같이, 본 고안의 차아지 펌프회로는 펌핑동작을 수행하는 모스 트랜지스터의 임계전압으로 인한 전압강하를 최소화시킬 수 있으며, 펌핑전압을 승압노드로 전송하는 전송트랜지스터의 임계전압에 의한 전압강하를 제거할 수 있다. 또한 각 스테이지에서 모스 트랜지스터의 몸체 효과의 영향을 제거함으로써 낮은 동작전압을 사용하는 회로에도 적용할 수 있으며, 보다 더 적은 스테이지만으로도 회로 구현이 가능하므로 차지하는 면적이 적고 소모전력도 줄일 수 있다.

Claims (3)

  1. 반도체 메모리 장치의 차아지 펌프회로에 있어서,
    서로 반대의 위상을 갖는 제 1 및 제 2 펌핑클럭을 각각 입력받아 제 1 및 제 2 노드로 출력하는 제 1 및 제 2 펌핑 캐패시터와,
    상기 제 1 노드와 동작전압단자 사이에 채널이 접속되고 게이트가 드레인과 공통 접점을 이루어 상기 제 1 노드를 소정의 레벨로 선충전시키는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 게이트와 상기 제 1 노드 사이에 채널이 접속되고 게이트가 상기 제 1 노드와 연결되며, 기판단자가 상기 제 2 노드와 연결되는 제 2 트랜지스터와,
    상기 제 1 노드와 상기 제 2 노드 사이에 채널이 접속되고 게이트가 상기 제 2 노드와 연결되며 기판단자가 제 3 노드와 연결되는 제 3 트랜지스터와,
    상기 제 2 노드와 상기 제 3 노드 사이에 채널이 접속되고 게이트가 상기 제 3 노드와 연결되며 기판단자가 상기 제 3 노드와 연결되어 상기 제 2 노드의 전압을 상기 제 3 노드로 전송하는 제 4 트랜지스터로 구성되는 차아지 펌프회로.
  2. 청구항 1에 있어서,
    상기 제 1 트랜지스터는 엔모스 트랜지스터이고, 상기 제 2 내지 제 4 트랜지스터는 피모스 트랜지스터인 것이 특징인 차아지 펌프회로.
  3. 반도체 메모리 장치의 차아지 펌프회로에 있어서,
    전극의 일단을 통해 소정 주파수를 갖는 제 1 클럭신호를 입력받고 타단은 제 1 노드와 연결되는 제 1 캐패시터와,
    전극의 일단을 통해 상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호를 입력받고 타단은 제 2 노드와 연결되는 제 2 캐패시터와,
    소스가 상기 제 1 노드와 연결되고 드레인과 게이트가 동작전압단자와 공통 접속되는 엔모스 트랜지스터와,
    상기 엔모스 트랜지스터의 게이트와 상기 제 1 노드 사이에 채널이 접속되고 게이트가 상기 제 1 노드와 연결되며, 기판단자가 상기 제 2 노드와 연결되는 제 1 피모스 트랜지스터와,
    상기 제 1 노드와 상기 제 2 노드 사이에 채널이 접속되고 게이트가 상기 제 2 노드와 연결되며 기판단자가 제 3 노드와 연결되는 제 2 피모스 트랜지스터와,
    상기 제 2 노드와 상기 제 3 노드 사이에 채널이 접속되고 게이트가 상기 제 3 노드와 연결되며 플로팅 상태의 기판단자를 갖는 제 3 피모스 트랜지스터로 구성되는 차아지 펌프회로.
KR2019980024834U 1998-12-12 1998-12-12 반도체 메모리 장치의 차아지 펌프회로 KR200326693Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980024834U KR200326693Y1 (ko) 1998-12-12 1998-12-12 반도체 메모리 장치의 차아지 펌프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980024834U KR200326693Y1 (ko) 1998-12-12 1998-12-12 반도체 메모리 장치의 차아지 펌프회로

Publications (2)

Publication Number Publication Date
KR20000012006U KR20000012006U (ko) 2000-07-05
KR200326693Y1 true KR200326693Y1 (ko) 2003-11-15

Family

ID=49338247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980024834U KR200326693Y1 (ko) 1998-12-12 1998-12-12 반도체 메모리 장치의 차아지 펌프회로

Country Status (1)

Country Link
KR (1) KR200326693Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720253B1 (ko) * 2000-12-27 2007-05-22 주식회사 하이닉스반도체 반도체 메모리 소자의 ｍｏｓ 차지 펌프

Also Published As

Publication number Publication date
KR20000012006U (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
KR970005408B1 (ko) 부스트 전압 발생 회로
EP0450797B1 (en) Charge pump apparatus
US4935644A (en) Charge pump circuit having a boosted output signal
US20160006349A1 (en) Four-phase charge pump circuit
US7365591B2 (en) Voltage generating circuit
EP0593105B1 (en) Efficient negative charge pump
KR960027291A (ko) 차지-펌프형 부스터 회로
KR940009801A (ko) 기판전위 발생회로와 이것을 포함하는 반도체장치
US7256438B2 (en) MOS capacitor with reduced parasitic capacitance
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
KR100462863B1 (ko) 고전압 발생회로 및 방법
KR100573780B1 (ko) 전하펌프
KR200326693Y1 (ko) 반도체 메모리 장치의 차아지 펌프회로
US5059816A (en) High speed booster circuit
EP0798845B1 (en) Voltage-boosting circuit with mode signal
KR100456593B1 (ko) 저전압 승압 회로
KR100296861B1 (ko) 전하 펌프
JP2000003598A (ja) ブースト回路及びこれを備える半導体記憶装置
JP3190940B2 (ja) 昇圧回路
KR20060018047A (ko) 반도체 메모리에 채용하기 적합한 차아지 펌프회로
KR100206183B1 (ko) 반도체 메모리 장치의 고전압 발생 회로
KR100218333B1 (ko) 부트-스트랩프 회로
JPH01134796A (ja) 不揮発性半導体記憶装置
US6316986B1 (en) Method and device for voltage multiplication
KR100434308B1 (ko) 프리-차지기능을갖는배전압정류기

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee