KR200322940Y1 - 마이크로볼그리드어레이반도체패키지용마이크로필름의구조 - Google Patents
마이크로볼그리드어레이반도체패키지용마이크로필름의구조 Download PDFInfo
- Publication number
- KR200322940Y1 KR200322940Y1 KR2019970043970U KR19970043970U KR200322940Y1 KR 200322940 Y1 KR200322940 Y1 KR 200322940Y1 KR 2019970043970 U KR2019970043970 U KR 2019970043970U KR 19970043970 U KR19970043970 U KR 19970043970U KR 200322940 Y1 KR200322940 Y1 KR 200322940Y1
- Authority
- KR
- South Korea
- Prior art keywords
- micro
- semiconductor package
- film
- fan
- grid array
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 고안은 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조에 관한 것으로, 그 구성은 표면에 회로패턴이 형성되어 있고, 이 회로패턴에 외측 끝단부에는 테이프 오토메이티드 본딩(Tape Automated Bonding, TAB) 방식으로 반도체칩 상의 칩패드와 연결시킬 수 있는 팬인탭리드(Fan-in TAB Lead)가 사각링 형태의 지지용 패턴에 연결되어 있으며, 상기한 회로패턴의 내측 단부로는 필름의 저면으로 어레이 형태로 배열되는 솔더볼랜드에 연결된 회로패턴이 형성된 마이크로 필름을 구성함에 있어서, 상기한 팬인탭리드가 연결된 사각링 형태의 지지용 패턴의 모서리 일측 외부로 상기한 지지용 패턴이 연장되어 육안으로 확인될 수 있는 크기의 기준마크를 더 형성하되, 상기한 기준마크는 숫자 또는 문자로 형성하여서 된 것이다.
Description
본 고안은 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조에 관한 것으로, 더욱 상세하게는 마이크로 볼 그리드 어레이(Micro Ball grid array) 반도체 패키지에 사용되는 마이크로 필름에 작업자의 실수를 방지하기 위하여 기준마크을 더 형성함으로서, 반도체칩의 부착 및 그 외의 각 공정에서 작업자가 실수하는 것을 방지하여 불량을 없애고, 신뢰성을 향상시키도록 된 것이다.
최근, 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전제품들도 소형화되어 가고 있음으로, 이러한 추세에 따라 반도체 패키지의 크기를 반도체칩의 크기로 축소하여 경박단소화 함은 물론, 반도체 패키지의 고집적화 및 고성능화 한 패키지로서 마이크로 볼 그리드 어레이 반도체 패키지가 개발되어 있다.
상기한 마이크로 볼 그리드 어레이 반도체 패키지는, 회로패턴이 형성된 마이크로 필름(Micro film)을 이용하는 것으로, 이러한 마이크로 필름의 구성은, 표면에 회로패턴이 형성되어 있고, 이 회로패턴에 외측 끝단부에는 테이프 오토메이티드 본딩(Tape Automated Bonding, TAB) 방식으로 반도체칩 상의 칩패드와 연결시킬 수 있는 팬인탭리드(Fan-in TAB Lead)가 형성되며, 상기한 회로패턴의 내측 단부로는 필름의 저면으로 어레이 형태로 배열되는 솔더볼랜드에 연결되어 있는 것이다.
그러나, 이러한 마이크로 필름에는 반도체칩의 부착공정 및 그 외의 각 공정에서 정확한 필름의 공급 등을 확인할 수 있는 별도의 마크가 표시되어 있지 않음으로써, 작업자의 피로도 가중으로 인한 실수를 유발하여 불량을 발생시키는 문제점이 있었던 것이다.
즉, 상기한 필름의 표면에 반도체칩이 부착되고, 이 상태에서 반도체칩 상의 패드에 팬인탭리드를 테이프 오토메이티드 본딩 방식으로 직접 연결시켜 본딩하는 것이다. 따라서, 상기한 필름에 반도체칩을 부착하거나, 그 외의 각 공정에서 상기한 필름이 반대로 공급되면 이를 작업자가 확인할 수 없었다.
본 고안의 목적은 이와같은 문제점을 해소하기 위하여 고안된 것으로서, 마이크로 볼 그리드 어레이 반도체 패키지에 사용되는 마이크로 필름에 작업자의 육안으로도 쉽게 확인될 수 있도록 필름에 기준마크를 더 형성함으로서, 반도체칩의 부착 및 그 외의 각 공정에서 작업자가 실수하는 것을 방지하여 불량을 없애고, 신뢰성을 향상시키도록 된 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조를 제공함에 있다.
도 1은 본 고안에 따른 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 패턴을 도시한 평면도
도 2는 본 고안의 요부 구성을 도시한 도 1의 "A"부 확대도
- 도면의 주요 부분에 대한 부호의 설명 -
1 - 회로패턴 2 - 팬인탭리드(Fan-in TAB Lead)
3 - 지지용 패턴 4 - 솔더볼랜드
5 - 기준마크
이하, 본 고안을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 고안에 따른 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 패턴을 도시한 평면도이고, 도 2는 본 고안의 요부 구성을 도시한 도 1의 "A"부 확대도이다. 도시된 바와같이 본 고안에 의한 마이크로 필름의 구성은, 표면에 회로패턴(1)이 형성되어 있고, 이 회로패턴(1)에 외측 끝단부에는 테이프 오토메이티드 본딩(Tape Automated Bonding, TAB) 방식으로 반도체칩 상의 칩패드와 연결시킬 수 있는 팬인탭리드(2 ; Fan-in TAB Lead)가 사각링 형태의 지지용 패턴(3)에 연결되어 있으며, 상기한 회로패턴(1)의 내측 단부로는 필름의 저면으로 어레이 형태로 배열되는 솔더볼랜드(4)에 연결된 회로패턴이 형성된 마이크로 필름을 구성함에 있어서, 상기한 팬인탭리드(2)가 연결된 사각링 형태의 지지용 패턴(3)의 모서리 일측 외부로 상기한 지지용 패턴(3)이 연장되어 작업자의 육안으로도 판명될 수 있는 크기의 기준마크(5)를 더 형성하여서 된 것이다.
상기한 기준마크(5)는 숫자 및 문자를 이용하여 마크하는 것이 가장 바람직하며, 그 이유로 숫자 및 문자는 위 아래의 구별이 분명하기 때문이다.
이와같이 구성된 본 고안은, 회로패턴이 형성된 마이크로 필름을 이용하여 마이크로 볼 그리드 어레이 반도체 패키지의 공정을 진행할 때, 상기한 필름이 뒤집어져서 공급되거나, 또는 거꾸로 공급되는 것을 작업자가 육안으로 쉽게 판단할 수 있음으로서, 불량을 미연에 방지할 수 있는 것이다.
이상의 설명에서 알 수 있듯이 본 고안의 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조에 의하면, 마이크로 볼 그리드 어레이 반도체 패키지에 사용되는 마이크로 필름에 작업자의 육안으로도 쉽게 확인될 수 있도록 필름에 기준마크를 더 형성함으로서, 반도체칩의 부착 및 그 외의 각 공정에서 작업자가 실수하는 것을 방지하여 불량을 없애고, 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (1)
- 절연성 필름과, 상기 절연성 필름의 표면에 형성된 사각링 형태의 지지용 패턴(3)과, 상기 지지용 패턴(3)의 내측으로 테이프오토메이티드본딩(Tape Automated Bonding; TAB) 방식으로 반도체칩 상의 칩패드와 연결될 수 있는 다수의 팬인탭리드(2; Fan -in TAB Lead)가 연결되고, 상기 팬인탭리드(2)에 연결되어 그 내측으로는 상기 필름의 저면으로 어레이되어 솔더볼이 융착될 수 있는 솔더볼랜드(4)가 어레이된 다수의 회로패턴(1)으로 이루어진 반도체 패키지용 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조에 있어서,상기 팬인탭리드(2)가 연결된 사각링 형태의 지지용 패턴(3)의 모서리 일측 외부에는 상기 지지용 패턴(3)이 연장되어 육안으로 확인될 수 있는 크기의 기준마크(5)가 형성되어 있되, 상기 기준마크(5)는 숫자 또는 문자로 형성된 것을 특징으로 하는 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970043970U KR200322940Y1 (ko) | 1997-12-30 | 1997-12-30 | 마이크로볼그리드어레이반도체패키지용마이크로필름의구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970043970U KR200322940Y1 (ko) | 1997-12-30 | 1997-12-30 | 마이크로볼그리드어레이반도체패키지용마이크로필름의구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990031261U KR19990031261U (ko) | 1999-07-26 |
| KR200322940Y1 true KR200322940Y1 (ko) | 2004-03-20 |
Family
ID=49412723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970043970U KR200322940Y1 (ko) | 1997-12-30 | 1997-12-30 | 마이크로볼그리드어레이반도체패키지용마이크로필름의구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200322940Y1 (ko) |
-
1997
- 1997-12-30 KR KR2019970043970U patent/KR200322940Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990031261U (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4349988B2 (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
| US20050014348A1 (en) | Method of making a semiconductor device having an opening in a solder mask | |
| JPS61111561A (ja) | 半導体装置 | |
| JP2007048976A (ja) | プリント回路板、およびプリント回路板を備えた電子機器 | |
| JP2006108313A (ja) | 実装基板および半導体装置 | |
| US6765293B2 (en) | Electrode structure of a carrier substrate of a semiconductor device | |
| US20080096314A1 (en) | Ball grid array package and method thereof | |
| US6403401B1 (en) | Heat spreader hole pin 1 identifier | |
| US6250606B1 (en) | Substrate for semiconductor device, semiconductor device and manufacturing method thereof | |
| JPH1187427A (ja) | Ｂｇａ型半導体装置 | |
| KR200322940Y1 (ko) | 마이크로볼그리드어레이반도체패키지용마이크로필름의구조 | |
| KR200301935Y1 (ko) | 마이크로볼그리드어레이반도체패키지용마이크로필름의구조 | |
| JPH0832296A (ja) | 電子部品を実装する際の位置合わせ方法 | |
| KR19990031264U (ko) | 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의구조 | |
| KR200276089Y1 (ko) | 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의구조 | |
| KR100298693B1 (ko) | 마이크로볼그리드어레이반도체패키지 | |
| JPH1126895A (ja) | 面実装部品 | |
| JP2818700B2 (ja) | 半導体装置 | |
| JPH11111772A (ja) | キャリア基板の実装位置決め方法、キャリア基板および配線基板 | |
| KR19990031265U (ko) | 마이크로 볼 그리드 어레이 반도체 패키지용 마이크로 필름의구조 | |
| KR100973271B1 (ko) | 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 | |
| KR20020028473A (ko) | 적층 패키지 | |
| KR100336762B1 (ko) | 칩 사이즈 패키지 및 그 제조방법 | |
| JPH11251695A (ja) | プリント配線板 | |
| KR200239641Y1 (ko) | 반도체패키지용 가요성회로기판의 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060802 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |