KR20030097636A - 전력 관리 구조에 사용하기 위한 내부 소스 클럭 발생 회로 - Google Patents
전력 관리 구조에 사용하기 위한 내부 소스 클럭 발생 회로 Download PDFInfo
- Publication number
- KR20030097636A KR20030097636A KR1020027017851A KR20027017851A KR20030097636A KR 20030097636 A KR20030097636 A KR 20030097636A KR 1020027017851 A KR1020027017851 A KR 1020027017851A KR 20027017851 A KR20027017851 A KR 20027017851A KR 20030097636 A KR20030097636 A KR 20030097636A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- clock
- output
- power management
- signal
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 230000008859 change Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 27
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 23
- 230000010355 oscillation Effects 0.000 abstract description 15
- 230000007704 transition Effects 0.000 abstract description 15
- 230000000630 rising effect Effects 0.000 abstract description 13
- 230000006641 stabilisation Effects 0.000 abstract description 11
- 238000011105 stabilization Methods 0.000 abstract description 11
- 238000012360 testing method Methods 0.000 abstract description 10
- 230000000873 masking effect Effects 0.000 abstract description 6
- 238000004064 recycling Methods 0.000 abstract description 4
- 238000001914 filtration Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 24
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000009471 action Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 238000011002 quantification Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101100490184 Drosophila melanogaster Ack gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
개시되어 있는 전력 관리 시스템은, 전력 관리 시스템에 사용하기 위한 발진기 인터페이스, 전력 관리 시스템에 사용하기 위한 전력 리사이클 회로, 전력 관리 시스템에 사용하기 위한 패드 클럭 및 자체 테스트, 전력 관리 시스템에 사용하기 위한 클럭 이네이블 회로, 전력 관리 시스템에 사용하기 위한 전력 레벨 검출 회로, 전력 관리 시스템에 사용하기 위한 내부 소스 클럭 발생 회로, 및 전력 관리 시스템에 사용하기 위한 절전 모드 변경 검출 회로를 포함한다. 상기 발진기 인터페이스는 발진 소스로서 사용되는 외부 발진기와 접속하기 위한 인터페이스 회로를 포함한다. 클럭 안정화 필터는, 피드 백 루프의 이네이블에 이어 전력 관리 시스템이 시동되는 동안 스퓨리어스 수정 발진 주파수를 차폐시킨다. 상기 클럭 안정화 필터는, 필터링 이후 상승 전이에서 발진이 개시되도록 하는 회로를 지닌다. 바이패스 회로는, 외부 발진기가 수정 발진기일 때 상기 클럭 안정화 필터를 이네이블시키고 외부 발진기가 캔 발진기일 때 상기 클럭 안정화 필터를 바이패스시킨다. 마스킹 회로는 전력 관리 시스템의 나머지로 부터 발생되는 발진을 차폐시킨다. 상기 마스킹 회로는, 발진의 하강 에지 후에 클럭 마스킹을 디스에이블시키고 발진의 상승 전이에서 역으로 개시한다.
Description
본 발명은 전력 관리 시스템에 관한 것이며, 보다 구체적으로 기술하면 구성가능한 전력 관리 시스템에 관한 것이다.
전력관리 시스템들은 전자 시스템에 있어서 전력을 관리하고 제어하는 기능을 수행한다. 집적회로(IC) 칩들과 함께 사용하기 위한 종래의 전력 관리 시스템들은 전력 관리 시스템들이 구성될 수 있는 능력에 있어서 제한되어 왔다.
기존의 개인용 컴퓨터 시스템을 예를 들면, CMOS 셋업(또는 BIOS 셋업)이나 OS상에서 환경설정을 통하여 주로 각 주변기기나 시스템이 일정시간 동안 사용되지 않는 경우 대기상태로 만들도록 구성하여 전력소모를 줄이는 등의 방법이 주로 사용되고 있다.
본원 발명에서는 종래의 전력 관리 시스템들이 구성될 수 있는 능력에 있어서 제한되어 왔던 단점을 개선하여, 코어프로세서에서의 전력소비를 제어하기 위한 프로세서/시스템 클럭 주파수변경, 유휴(idle)모드에서의 내부 클럭 디스에이블, 수정발진기 또는 캔 발진기의 사용에 의한 디스에이블, 주변기기들에 대한 제어 등의 방법을 이용하여 절전을 수행할 수 있는 전력관리시스템의 구현에 그 기술적 과제가 있다.
도 1a와 1b는 본 발명에 따른 전력 관리 시스템을 예시하는 블럭 다이어그램이다.
도 2 는 도 1a와 1b에 도시된 전력 관리 시스템을 합체한 시스템을 예시하는 블럭 다이어그램이다.
도 3a와 3b는 도 1a와 1b에 도시된 구성 유니트를 예시하는 개략적인 다이어그램이다.
도 4 는 도 1a와 1b에 도시된 외부 발진기 인터페이스를 예시하는 개략적인 다이어그램이다.
도 5a 는 도 1a와 1b에 도시된 양호 전력 정량화 블럭을 예시하는 개략적인 다이어그램이다.
도 5b 는 도 5a 에 도시된 양호 전력 정량화 회로의 동작을 예시하는 스테이트 다이어그램이다.
도 6 은 도 1a와 1b에 도시된 패드 클럭 및 자체 테스트 블럭을 예시하는 개략적인 다이어그램이다.
도 7a 및 도 7b 는 도1a와 1b에 도시된 클럭 인에이블 블럭을 예시하는 개략적인 다이어그램이다.
도 8 및 도 9 는 도 1a와 1b에 도시된 전력 레벨 검출 블럭을 예시하는 개략적인 다이어그램이다.
도 10 은 도 1a와 1b에 도시된 내부 소스 클럭 발생 블럭을 예시하는 개략적인 다이어그램이다.
도 11 은 도 1a와 1b에 도시된 절전 모드 변경 검출 블럭을 예시하는 개략적인 다이어그램이다.
본 발명은 전력 관리 시스템에 사용하기 위한 발진기 인터페이스를 제공한다. 인터페이스 회로는 발진 소스로서 사용되는 외부 발진기와 인터페이스한다. 클럭 안정화 필터는, 피드 백 루프의 인에이블에 이어 전력 관리 시스템이 시동되는 동안에 스퓨리어스(spurious) 수정 발진 주파수들을 선별(mask)해 낸다. 상기 클럭 안정화 필터는, 필터링 이후 상승 천이 부분에서 발진들이 개시되게 하도록 제공하는 회로를 지닌다. 바이패스 회로는, 외부 발진기가 수정 발진기일 때 상기 클럭 안정화 필터를 인에이블시키고 외부 발진기가 캔(can) 발진기일 때 상기 클럭 안정화 필터를 바이패스시킨다. 마스킹(masking) 회로는 전력 관리 시스템의 잔여 부분으로 부터 발생되는 발진들을 마스킹한다. 상기 마스킹 회로는, 발진들의 하강 천이 부분 후에 클럭 마스킹 동작을 디스에이블시키고 발진들의 상승 천이 부분에서 백업 (back up)하기 시작하는 회로를 지닌다.
또한, 본 발명은 전력 관리 시스템에 사용하기 위한 전력 리사이클(recycle) 회로를 제공한다. 한 입력은 한 클럭 신호를 수신한다. 검출 회로는, 클럭 신호가 수신될 때 및 클럭 신호가 수신되지 않을 때 최소의 디스에이블 펄스를 감지한다.전력 리사이클 회로는 상기 최소의 디스에이블 펄스에 응답하여 전력 리사이클 신호를 발생시킨다. 상태 기계(state machine)는 적어도 2 개의 클럭 사이클들에 대하여 상기 전력 리사이클 신호를 유지한다.
또한, 본 발명은 전력 관리 시스템에 사용하기 위한 패드 클럭 및 자체 테스트 회로를 제공한다. 한 입력은 한 발진기 클럭을 수신한다. 클럭 발생 회로는, 상기 발진기 클럭의 절반 주파수와 실질적으로 동일한 주파수를 갖는 제 1 의 패드 클럭, 상기 발진기 클럭의 프로그램가능한 일부 주파수와 동일하게 되는 주파수를 갖는 제 2 의 패드 클럭, 및 로우(low) 신호를 출력시킨다. 상기 클럭 발생 회로는, 상기 제 2 의 패드 클럭이 발생되는 제 1 의 동작 모드와 상기 전력 관리 시스템의 내부 신호들이 관측될 수 있고 클럭 출력이 공지된 레벨로 되게 하는 제 2 의 동작 모드를 지닌다.
또한, 본 발명은 전력 관리 시스템에 사용하기 위한 클럭 인에이블 회로를 제공한다. 클럭 분기(clock branch) 발생기는 상기 전력 관리 시스템의 내부에 있는 순차(sequential) 디바이스를 구동시키도록 제 1 의 클럭 신호를 발생시킨다. 클럭 인에이블/디스에이블 회로는, 내부 소스 클럭 상의 하강 천이 부분 다음에 상기 제 1 의 클럭 신호를 디스에이블시키고, 디스에이블 동작 동안 상기 제 1 의 클럭을 로우 레벨로 유지시키며, 내부 소스 클럭의 하강 천이 부분 다음에 상기 제 1 의 클럭 신호를 다시 인에이블시키고, 그 후에는 내부 소스 클럭의 다음 상승 천이 부분에서 상기 제 1 의 클럭 신호의 최초의 상승을 개시한다. 상기 클럭 인에이블/디스에이블 회로는, 외부 CPU 가 한 버스 사이클을 활성적으로 실행하고 있는 경우에 외부 CPU 코어 클럭을 중단시키지 못한다.
또한, 본 발명은 전력 관리 시스템에 사용하기 위한 전력 레벨 검출 회로를 제공한다. 아날로그 전압 레벨 검출기 인터페이스는 글로벌 구성을 위해 사용되는 출력으로서 디지털 방식으로 인코딩된 전압 레벨을 제공하기 위한 프로그램가능한 오버라이드(override) 기능을 지닌다. 한 입력은, 판독 스트로브 및 외부 전압 레벨 검출기의 DC-전류원을 턴온시키도록 아날로그 인에이블 신호를 수신한다. 전압-레벨 검출기 입력은 샘플링된다.
또한, 본 발명은 전력 관리 시스템에 사용하기 위한 내부 소스 클럭 발생 회로를 제공한다. 1 의 계수에 대한 동기적인 로드 및 비동기적인 클리어 기능을 갖는 동기 카운터는 복수 개의 계수 출력 신호들을 지닌다. 두 개의 출력들을 갖는 제 1 의 멀티플렉서는 상기 동기 카운터에 연결되어 복수 개의 계수 출력 신호들을 수신한다. 하나의 출력을 갖는 제 2 의 멀티플렉서는 상기 제 1 의 멀티플렉서에 연결된다. 플립-플롭은 상기 제 2 의 멀티플렉서의 출력에 연결되고, 외부 발진기 클럭에 기준화되는 클럭은 상기 플립-플롭의 출력을 샘플링한다.
또한, 본 발명은, 내부 소스 클럭, 상기 내부 소스 클럭에 연결된 제 1 뱅크의 플립-플롭들, 및 상기 내부 소스 클럭에 연결된 제 2 뱅크의 플립-플롭들을 포함하는 전력 관리 시스템에 사용하기 위한 절전 모드 변경 검출 회로를 제공한다. 비교기는, 상기 제 1 및 제 2 뱅크들의 플립-플롭들을 비교하여 상기 제 1 및 제 2 뱅크들의 플립 플롭들의 저장 값들 사이의 차가 존재하는 경우에 동일 신호를 발생시킨다. 변경 표시기는 상기 제 1 및 제 2 뱅크들의 플립-플롭들 중 하나의 뱅크의 플립 플롭들에서 절전 모드가 활성화되는 경우에 변경 표시기가 활성화된다. 상기 변경 표시기는 시스템 클럭의 하강 천이 부분으로 기준화되는 클럭으로 샘플링되며, 동기적인 로드 1 펄스는 내부적으로 정량화된 기준의 다음 상승 천이 부분이 외부 발진기 클럭일 때까지 발생된다.
본 발명의 특징들 및 이점들은 본 발명의 원리들이 이용되고 있는 예시적인 실시예를 보여주는 이하 본 발명의 실시예에 대한 상세한 설명 및 첨부 도면들을 참조하면 보다 양호하게 이해될 것이다.
(실시예)
도 1 을 참조하면, 도 1 에는 본 발명에 따른 전력 관리 시스템(30)이 예시되어 있다. 도 2 를 참조하면, 상기 전력 관리 시스템(30)은 시스템(32)에서 구현되는 것이 이상적이다. 시스템(32)은 미국 캘리포니아에 소재하는 National Semiconductor Corporation 에 의해 만들어진 "Elentari Optimized 32-bit 486- class Controller With On-chip Peripherals for Embeded Systems" 이라는 제목하의 데이터 시트에 기재되어 있으며, 그의 사본이 부록 A 으로서 본원 명세서에 첨부되어 있으며 본원 명세서에 참고가 된다. 시스템(32)은, CPU(34), DMA 제어기(36) , DRAM 메모리 제어기(38), PCMCIA 제어기(40), 버스 인터페이스 유니트(Bus Interface Unit;BIU;42), ECP 병렬 포트(44), LCD 제어기(46)와 아울러, 기타 구성 요소들을 포함한다. 비록 상기 전력 관리 시스템(30)은 시스템(32)에 합체되는 것이 이상적이지만, 그러한 합체는 본 발명의 필수 요건이 아니며 본 발명의 교시들은 소형의 (또는 대형의) 독립형 용도들에 적용될 수 있다는 점을 충분히이해하여야 한다. 또한 본원 명세서에 참고가 되는 "Elentari Core Interal Bus Space" 라는 제목하의 문헌의 사본이 부록 B 로서 본원 명세서에 또한 첨부되어 있다. 마지막으로, 또한 본원 명세서에 참고가 되는 "Internal Peripheral Bus Signals" 라는 제목하의 문헌의 사본이 부록 C 로서 본원 명세서에 또한 첨부되어 있다.
상기 전력 관리 시스템(30)은, 다양한 시스템 조건들에서 종합적인 절전을 달성하도록 결합될 수 있는 다수의 절전 메카니즘들을 포함한다. 먼저, 코어 프로세서(34)의 전력 소비는 프로세서/시스템 클럭 주파수를 변경시킴으로써 제어될 수 있다. 내부 CPU 클럭은 4, 8, 16, 32 또는 64 로 분할될 수 있다. 그 이외에도,유휴(idle) 모드에서는, 내부 프로세서 클럭이 디스에이블될 것이다. 마지막으로, 만약 수정 발진기 회로 또는 외부 발진기가 사용되고 있다면, 사용되고 있는 것이 디스에이블될 수 있다. 최대의 절전을 위하여는,모든 내부 클럭들이 디스에이블될 수 있다(실시간 클럭 발진기 조차도).
어떤 주변기기들, 특히 타이머(48)와 PCMCIA 인터페이스(40)는 고정 주파수(외부 발진기/2)와 CPU 클럭 사이로 스위칭될 수 있다. CPU 클럭이 분할되는 경우, 이는 전력 소비를 감소시킬 수 있다. 기타 온-보드(on-board) 주변기기들에 대한 클럭들이 개별적으로나 또는 전체적으로 제어될 수 있다는 점에 유념하기 바란다. 전력 관리 제어 레지스터들(하기에 기술됨)내에 비트들을 설정함으로써, DMA 제어기(36), ECP 포트(44), 3 선식 인터페이스(50), 타이머(48), LCD 제어기(46), DRAM 제어기(38), PCMCIA 제어기(40) 및 UART(52)에 대한 내부 클럭들이 디스에이블될 수 있다. 그외에도, 상기 전력 관리 시스템(30)은 시스템(32) 내에서 CMOS 레벨 I/O 또는 TTL 레벨 I/O 설정치들을 사용하여 프로그램될 수 있다. 마지막으로, 외부 SYSCLK 는 전력 관리 제어 레지스터내의 한 비트를 통해 디스에이블될 수 있다.
상기 전력 관리 시스템(30)은 감소하는 전력 소비 순서로(다시 말하면, 총 전력에서 최소한의 전력으로) 본원 명세서에 기재되어 있는 여러 동작 모드들을 포함한다. 정상 모드에서는, 모든 클럭들은, 타이머, PCMCIA, SYSCLK 가 cpu_dock 또는 외부 OSC/2 에 접속되고, UART, DRAM 리프레시(refresh) 로직, 및 LCD 제어기가 OSC dock 에 접속되며, 그리고 RTC 가 RTC_osc 에 접속되면서, 최대 속도로 된다. 절전 모드에서는, 첫째, CPU 클럭은, 타이머, PCMCIA, SYSCLK 가 외부 OSC/2 에 접속되고, UART, DRAM 로직, 및 LCD 제어기가 OSC 에 접속되며, 그리고 RTC 가 RTC_osc 에 접속되면서, 4, 8, 16, 32 또는 64 로 분할된다. 둘째, CPU 클럭은, 타이머, PCMCIA, SYSCLK 가 cpu_clk 에 접속되고, UART, DRAM 로직, LCD 제어기가 OSC 에 접속되며, 그리고 RTC 가 RTC_osc 에 접속되면서 4, 8, 16, 32 또는 64 로 분할된다. 주변기기의 전력 강하(power down) 모드에서는, 각각의 주변기기들은 디스에이블될 수 있다. 유휴(idle) 모드에서는, CPU 클럭은, 모든 주변기기들이 영향을 받지 않으며, 그리고 RTC 가 RTC_osc 에 접속되면서 디스에이블된다. 수정 발진기 회로 디스에이블/전력 강하 모드에서는, 첫째, 만약 수정 발진기 회로가 시스템 (32)을 구동시키는 데 사용되고 있다면, 이러한 모드는 상기 발진기 회로를 디스에이블시킬 것이다(주: 다시 턴온된 후에 외부 수정 발진기가 안정화되는 데에는 대략 1 msec 가 소요될 것이다). 둘째, 만약 외부 발진기가 사용되고 있다면, 전력 강하 모드는 RTC_osc 를 제외한 모든 시스템(32)의 클럭들을 디스에이블시킬 것이다(주: 이는, 어떠한 안정화 지연도 없는 경우에, 회복을 통해 더욱 빨라진다). RTC 발진기는 비록 전력 강하 모드 동안이라도 항상 인에이블되는 데, 이는 원한다면 디스에이블될 수 있다는 점에 유념하여야 한다.
다음은, 어떤 주변기기들이 어느 클럭들에 접속되는 지 그리고 그러한 클럭들이 어떠한 방식으로 디스에이블/인에이블될 수 있는 지를 나타낸다. CPU(34)의 경우에는, 1) cpu_clk 를 사용하고(최대 속도 클럭 = OSC_CLK/2); 2) cpu_clk 가 4, 8, 16, 32 또는 64 로 분할될 수 있으며; 3) 유휴 모드에서, 클럭이 디스에이블된다. 타이머(48), PCMCIA(40), SYSCLK 의 경우에는, 1) cpu_clk를 사용하고(최대 속도 또는 4, 8, 16, 32 또는 64 로 분할됨); 2) 외부 OSC_CLK/2 를 사용할 수 있으며 (cpu_clk 가 분할되는 경우); 3) 개별적으로 디스에이블될 수 있다. UART(52), DRAM 리프레시 로직, LCD 제어기(46)의 경우에는, 1) OSC 에 접속되고; 2) 개별적으로 디스에이블될 수 있다. ECP(44)와 3 선식 직렬 인터페이스(50)의 경우에는, 1) OSC_ CLK/2 에 접속되며; 2) 개별적으로 디스에이블될 수 있다. DMA 제어기(36)와 버스 인터페이스 유니트(42)의 경우에는, 1) cpu_clk 를 사용한다(최대 속도 또는 분할됨). DRAM 제어기(38)의 경우에는, 1) DRAM 리프레시 사이클들에 대하여 OSC_CLK를 사용하여야 하고; 2) 순서기가 cpu_clk 또는 2*cpu_clk 중 어느 하나를 선택가능하게 사용할 수 있으며; 3) 상태 기계 로직의 경우, cpu_clk 를 사용하여야 한다. 실시간 클럭의 경우에는, 전형적으로는 항상 인에이블되는RTC_osc 를 사용하지만, 이는 RTC 인터페이스를 통해 디스에이블될 수 있다. 글로벌 주변기기 클럭 디스에이블/인에이블의 경우에는, DMA 제어기, ECP, 3 선식 인터페이스, 및 UART 를 제어한다.
상기 전력 관리 시스템(30)은 몇가지 전력 관리 모드들을 포함한다. 절전 특징들은 다음과 같은 사항을 포함한다. 유휴 모드에서는, CPU(34)에 대한 내부 클럭은 디스에이블될 것이다. 인에이블된 모든 주변기기 블럭들은 계속 동작할 것이다. 어느 한 인터럽트나 리셋이라도 CPU(34)에 대한 내부 클럭을 다시 인에이블시킬 것이다. CPU(34)가 유휴 모드에 있는 경우, 명령 캐시가 스누프(snoop) 동작을 이행할 수 없다는 점에 유념하여야 한다. 대개, 상기 캐시는 캐시 어드레스가 갱신되어 있는 지를 알아보도록 어드레스들에 대한 스누프 동작을 이행할 것이다. 만약 캐시 어드레스가 갱신되어 있다면, 이는 상기 캐시를 플러시(flush)한다. 그러므로, 사용자는 CPU(34)가 유휴 상태일 때 적절한 조치를 취할 수 있게 된다. 또한, CPU(34)가 유휴 모드에 있는 경우에는, DMA 가 메모리와 주변기기들 사이로 상호접속하는 동안 BIU(42)가 상기 CPU(34)를 모방하도록 설계된다. DRQ 에 응답하여 요구되는 DACK, HOLD 및 HOLDA 신호들을 발생시킴으로써, BIU(42)는 메모리로부터 LCD 제어기(46)로의 스크린 갱신들과 같은 그러한 전환들 동안 CPU(34)를 다시 활성화시킬 필요성을 없앤다. 이는 기본적인 시스템 기능들을 유지하면서 전력을 보존하는 데에 있어서 설계자에게 추가된 유연성을 제공한다.
절전 모드는 내부 CPU 클럭을 4, 8, 16, 32 또는 64 로 분할함으로써 내부 CPU(34)/시스템 클럭의 주파수를 감소시킨다(더 이상의 정보를 위해 전력 관리 레지스터 1 을 참조하기 바람). UART(52), DRAM 리프레시 로직, LCD 제어기(46) 및 RTC 에 대한 내부 클럭들은 이러한 모드에서 영향을 받지 않을 것이다. 타이머, PCMCIA 및 SYSCLK 모두는 외부 발진기/2 인 고정 주파수와 cpu_clk 사이로의 선택가능한 클럭 소스들을 갖는다. cpu_clk 소스가 선택되는 경우에만 이들 클럭들이 절전 모드에 영향을 받을 것이다.
수정 발진기 회로 디스에이블 기능은 수정 발진기 회로의 피드백 출력을 디스에이블시킨다(다시 말하면, 강제로 OSCX2 가 로우 상태로 되게 한다). 대개, 상기 피드백 출력은 수정 발진기 회로로 부터 개시, 안정화, 및 유지하도록 고-이득 피드백을 외부 수정 발진기 회로에 제공한다. 상기 피드백 출력이 다시 인에이블된 후에는, 외부 수정 발진기 회로가 개시 및 안정화하는 데에는 약 1 msec 의 시간이 걸린다. 온-칩의 경우에는, 개시 및 안정화 발진들 중 어떠한 것도 상기 칩의 나머지 부분내로 통과하지 않게 되는 것을 보장하도록 저역 필터 및 카운터가 있다. 만약 외부 TTL 또는 CMOS 발진기가 사용된다면, 상기 피드백 출력은 절전하도록 디스에이블될 수 있다. 또한, 상기 저역 필터 및 카운터는 전력 관리 구성 레지스터 4 의 비트 7 를 설정함으로써 바이패스될 수 있다. 이와 같은 후자의 조치는 외부 TTL 또는 CMOS 발진기가 사용되는 경우에 유용할 수 있다.
전력 강하 모드에서는, RTC 발진기를 제외한 내부 시스템(32)의 클럭들 모두가 디스에이블된다. 만약 수정 발진기 회로가 CPU 클럭을 발생하는 데 사용되는 경우에, CPU 발진기 회로 디스에이블 특징은 이러한 모드 대신에 클럭을 턴오프시키는 데 사용될 수 있다. 만약 외부 발진기가 CPUX1 을 구동시킨다면, 이러한 모드는시스템(32)의 내부 클럭들을 턴-오프시키는 데 사용되어야 할 것이다. 적합한 순서로 전력이 LCD 디스플레이 장치에 인가되고 LCD 디스플레이 장치로 부터 제거되는 것이 중요한 데, 그러하지 않으면 손상이 초래될 수 있다. LCD 패널에 대한 손상을 방지하기 위해, LCD 제어기의 클럭이 디스에이블되기 전에 LCD 디스플레이에 공급되는 외부 DC 전력(VEE)이 디스에이블되어야 한다.
전력 상승(power-up)는 다음과 같다: 1) LCD 제어 레지스터들을 구성하고; 2) 디스플레이 장치에 VDD(5V 또는 3V)를 인가하며; 3) 전력 관리 레지스터들로 부터 LCD 클럭을 인에이블시키고 - 이는 VDD 인가 시간의 20 msec 이내에서 이행되어야 함; 4) LCD 제어기를 인에이블시키며; 5) LCD 클럭을 인가한 후 최대 20 msec 이내에 VEE(22V/-26V)를 디스플레이 장치에 인가한다. 전력 강하 순서는 다음과 같다: 1) 디스플레이 장치로 부터 VEE 를 제거하고; 2) LCD 제어기를 디스에이블시키며; 3) VEE 제거 시간의 20 msec 이내에서, LCD 클럭을 디스에이블시키며; 4) LCD 클럭 제거 시간의 20 msec 이내에서, VDD 를 디스플레이 장치로 부터 제거한다. LCD 클럭은 LCD 가 인에이블되는 때에는 결코 디스에이블되어서는 않된다.
여러 내부 주변기기들에 대한 내부 클럭들이 전력 관리 레지스터들 2 및 3(하기에 기술됨)의 비트들을 통해 개별적으로 인에이블/디스에이블될 수 있다. 주변기기의 내부 클럭은 단지 만약 내부 주변기기가 사용되어선 안되는 경우에만 디스에이블되어야 한다.
주변기기 클럭들의 글로벌 인에이블/디스에이블에 대하여는, 전원 관리 레지스터 2 의 비트 7 가 1 로 설정되는 경우, DMA 제어기(36), ECP(44), 3 선식인터페이스(50), 및 UART 로직(52)에 대한 내부 클럭들은 모두 디스에이블될 것이다. 그러한 비트가 0 일 경우에, 개별적인 주변기기 클럭 인에이블/디스에이블 비트들은 개별적인 주변 기기 클럭들이 이네이블되는 지 또는 그러하지 않은 지를 결정할 것이다. DRAM(38), LCD 제어기(46), PCMCIA(40), BIU(42) 및 타이머(48)는 글로벌 클럭 인에이블/디스에이블에 의해 영향을 받지 않는다.
시스템(32) I/O 는 전력 공급 레벨을 구성가능하게 한다. 전력 관리 시스템 (30)은 I/O 공급 레벨 구성을 위해 전압 감지 및 설정을 제어한다. 전력 관리 시스템(30)은 펌웨어(firmware)를 통한 동작 전압(전력 관리 레지스터 4 의 비트 5)을 설정할 수 있는 능력을 지닌다.
상기에 언급한 바와 같이, 전력 관리 시스템(30)은 여러 개의 전력 관리 구성 레지스터들을 포함한다. 구성 레지스터 유니트(CRU;54)는 전력 관리 시스템 (30)의 동작을 제어하기 위한 구성 레지스터들을 포함한다. CRU(54)는 또한 구성 레지스터들의 판독 및 기록을 위한 주변기기 버스 인터페이스를 포함한다.
도 3 을 참조하면, 전력 관리 레지스터 1 (56)은 판독/기록 레지스터이고 EF90h 의 I/O 맵 어드레스를 갖는다. 비트 할당들은 다음과 같다. 비트 7 이 예약된다. 비트 6 은 유휴 모드 선택 비트(IDLE)이다. "1" 은 칩을 유휴 모드 (cpu_clk 가 디스에이블됨)로 설정한다. 모든 리셋들과 인터럽트들은 이러한 비트가 "0" 이 되게 한다. 비트 6 은 발진기 디스에이블 비트(COSCD-CPU; 수정 발진기와 함께 사용됨)이다. "1" 은 CPU 발진기를 디스에이블시킨다. 모든 리셋과 인터럽트는 상기 비트가 "0"이 되게 한다. 비트 4 는 전력 강하 모드 선택 비트(PDM; 외부 OSC와함께 사용됨)이다. "1" 은 칩을 전력 강하 모드로 설정한다. 모든 리셋들과 인터럽트들은 이러한 비트가 "0" 이 되게 한다. 비트 3 은 절전 모드 선택 비트(PSVM; cpu_clk 분할)이다. "1" 은 칩을 절전 모드로 설정한다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 2-0 은 절전 모드 클럭 분할 비트들(SVB [2:0])이다. 모든 리셋들은 이들 비트들이 "0" 이 되게 한다. 표 1은 이들 비트들의 작용을 설명하고 있다.
SVB[2] | SVB[1] | SVB[0] | 1/ 로의 분할 |
0000111 | 0011001 | 010101X | 148163264예약됨 |
전력 관리 레지스터 2(58)는 판독/기록 레지스터이고 EF91h의 I/O 맵 어드레스를 갖는다. 비트 할당들은 다음과 같다. 비트 7 은 글로벌 주변기기 클럭 디스에이블 선택 비트(GDIS)이다. "1" 은 글로벌 주변기기 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 6 은 ECP 클럭 디스에이블 선택 비트(ECP)이다. "1" 은 ECP 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 5 는 LCD 클럭 디스에이블 선택 비트(LCD)이다. "1" 은 LCD 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게한다. LCD 제어기(46)는 글로벌 클럭 이네이블/디스에이블 작용(GDIS, 비트 7)에 영향을 받지 않는다. 비트 4 는 DMA 클럭 디스에이블 선택 비트(DMA)이다. "1" 은 DMA 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 3 은 타이머 블럭 클럭 디스에이블 비트(TIMR)이다. "1" 은 타이머 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 타이머는 글로벌 클럭 이네이블/디스에이블 작용(GDIS, 비트 7)에 영향을 받지 않는다. 비트 2 는 3-선식 블럭 클럭 디스에이블 선택 비트(TWIR)이다. "1" 은 3-선식 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 1 은 DRAM 블럭 클럭 디스에이블 선택 비트(DRAM)이다. "1" 은 DRAM 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. DRAM 제어기(38)는 글로벌 클럭 이네이블/디스에이블 작용(GRIS, 비트 7)에 영향을 받지 않는다. 비트 0 은 UART 블럭 클럭 디스에이블 비트(UART)이다. "1" 은 UART 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다.
전력 관리 레지스터 3(60)은 판독/기록 레지스터이고 EF92h 의 I/O 맵 어드레스를 갖는다. 비트 할당들은 다음과 같다. 비트 7 이 예약된다. 비트 6 은 시스템 버스와 DRAM 인터페이스 I/O 를 위한 외부 드라이버 구성 비트(DRVCON)이다. 이러한 비트만이 인터페이스 SETV 비트가 "1" 로 설정될 때 작용한다. "1" 은 CMOS 레벨 출력 전압들/구동을 보장한다. "0" 은 TTL 레벨 출력 전압/구동(저 잡음 I/O 구성)을 보장한다. 비트 5 는 PCMCIA 클럭 기준 선택 비트(PCS)이다. "1" 은 (절전 모드에 영향을 받는) Cpu_clk 클럭 기준에 해당하고 "0" 은 (절전 모드에 영향을받지 않는) 표준 클럭 기준이다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 4 는 PCMCIA 블럭 클럭 디스에이블 선택 비트(PCMCIA)이다. "1" 은 PCMCIA 클럭을 디스에이블시킨다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 3 은 타이머 클럭 기준 선택 비트(TCS)이다. "1" 은 (절전 모드에 영향을 받는) Cpu_clk 클럭 기준에 해당하고 "0" 은 (절전 모드에 영향을 받지 않는) 표준 클럭 기준이다. 모든 리셋들은 이러한 비트가 "0" 이 되게 한다. 비트 2 는 SYSCLK 클럭 디스에이블 선택 비트(SYSCLK)이다. "1" 은 SYSCLK 클럭을 디스에이블시킨다. 오직 PWRGOOD 리셋만이 이러한 비트가 "0" 이 되게 한다. 비트 1 은 SYSCLK 기준 선택 비트(SCS)이다. "1" 은 (절전 모드에 영향을 받는) Cpu_clk 클럭 기준에 해당하고, "0" 은 (절전 모드에 영향을 받지 않는) 표준 클럭 기준에 해당한다. 오직 PWRGOOD 리셋만이 이러한 비트가 "0" 이 되게 한다. 비트 0 은 DRAM 시퀀서 클럭 주파수 모드 비트(SEQU)이다. "1" 은 Cpu_clk 클럭 기준과 동일한 주파수를 설정하고, "0" 은 Cpu_clk 클럭 기준의 주파수를 두 배가 되게 한다. 오직 PWRGOOD 리셋만이 이러한 비트를 "0" 이 되게 한다.
전력 관리 레지스터 4(62)는 판독/기록 레지스터이고 EF93h 의 I/O 맵 어드레스를 갖는다. 비트 할당들은 다음과 같다. 비트 7 은 외부 클럭 소스 디스크립션 (description) 비트(CAN_OSC)이다. "1" 은 CMOS나 TTL 발진기에 해당하고, "0" 은 수정 발진기에 해당한다. 오직 PWRGOOD 리셋만이 이러한 비트가 "0" 이 되게 한다. 비트 6 은 예약된다. 비트 5 는 동작 전압 비트(SETV)이다. "1"은 5V 동작 전압을 설정하고, "0" 은 3.3V 동작 전압(디폴트)를 설정한다. 오직 PWRGOOD 리셋만이 이러한 비트가 "0" 이 되게 한다. 비트 4-0 은 예약된다.
전력 관리 시스템(30)은 7 개의 다른 주요 파티션들을 포함한다. 도 4 를 참조하면, 외부 발진기 인터페이스(EOI;64)는 외부 발진기와 접속하는 회로를 포함한다. 상기 외부 발진기는 수정이거나 캔 발진기일 수 있다. 상기 회로는 외부 수정 발진기에 대한 아날로그 인터페이스의 피드백 루프를 제어하는 기능을 지닌다. 그러한 피드백 루프가 이네이블되면, 외부 수정 발진기는 발진하게 되고, 상기 피드백 루프가 디스에이블되면, 외부 수정 발진기는 발진할 수 없다. 만약 캔 발진기가 사용되면, 피드백 제어는 외부 발진기의 동작에 영향을 주지 않고, 따라서 상기 피드백 루프가 이네이블되는 지의 여부에 상관없이 외부 인터페이스 회로에 발진이 전달되게 한다. 피드백 디스에이블 동작은 전력 강하 및 백-업, 워치도그 리셋의 송출(워치도그 타이머는 실시간 클럭으로 부터 착신되는 개별 클럭에 의해 구동됨), 및 마스크 가능 및 마스크 불가능 인터럽트와 같은 방법들 중 어느 한 방법에 의해 이네이블 상태로 리셋될 수 있다. 상기 피드백 루프는 구성 레지스터 1(56)내의 COSCD 비트 중 하나를 "1" 로 프로그래밍시킴으로써 이네이블된다. 클럭이 하강 에지(발진기 디스에이블 모드)이후에 디스에이블되는 것을 보장하는 회로가 사용된다.
또한, 상기 EOI(64)는 상기 피드백 루프의 이네이블 동작 다음으로 시동중에 스퓨리어스 수정 주파수를 차폐하기 위한 클럭 안정화 필터를 포함한다. 상기 필터는 수정 발진기들이 여러 발진의 소스일 때 사용된다. 그렇지 않고, 외부 캔 발진기가 사용(클럭 소스로서 프로그래밍)될 때, 상기 필터는 바이패스된다. 이와 같은바이패스 작용은 구성 레지스터 4(62)내의 CAN_OSC 비트를 "1" 로 프로그래밍 함으로써 제어된다. 필터링 이후에는 어떠한 논리 생성형 스퓨리어스 글리치들도 없이 상승 천이로 부터 개시하는 클럭이 발생되는 것을 보장하는 회로가 사용된다.
상기 EOI(64)는 (상기에 기술한 기능과는 별개로) 나머지 칩뿐만 아니라 나머지 전력 관리 블럭으로 부터의 착신 클럭을 차폐시키는 회로를 포함한다. 상기 회로는 외부 주파수가 일부 입력되게 하지만 상기 EOI(54)내에 고립된 채로 머무르게 한다. 상기 클럭 차폐 작용은 구성 레지스터 1(56)내의 PDM 비트 중 하나를 "1" 로 프로그래밍함으로써 이네이블된다. 일반적인 클럭 차폐 작용은 전력 강하 및 백-업, 워치도그 리셋의 송출(워치도그 타이머는 실시간 클럭으로 부터 발생된 개별 클럭에 의해 구동됨), 및 마스크 가능 또는 마스크 불가능 인터럽트와 같은 방법들 중 어느 한 방법에 의해 이네이블 상태로 리셋될 수 있다. 하강 에지 후에는, 어떠한 논리 생성형 스퓨리어스 글리치도 없이 상승 천이로 부터 백업 방식으로 개시(전력 강하 모드)하는 클럭 차폐 작용이 디스에이블되는 것을 보장하는 회로가 사용된다.
도 5A 및 도 5B 를 참조하면, 양호전력 정량화(Powergood Qualification; PQ) 블럭(66)은 최소의 PWRGOOD 디스에이블 펄스를 감지하기 위한 검출 메카니즘을 포함한다. 그러한 검출기는 클럭의 존재 여부에 관계없이 PWRGOOD 디스에이블 펄스를 검출한다. PWRGOOD 디스에이블 신호가 발생하면, 전력 리사이클 신호가 즉시 생성되어 유지된다. 상기 PQ 블럭은 전력 리사이클 표시가 적어도 2 회의 클럭 사이클 동안 유지되는 것을 보장하는 상태 기계(state machine)를 포함한다. 이와같은 최단의 지속 시간은, 예를 들어 전력 상승 리셋을 인가함에 있어서와 같이, 다른 설계 블럭들에서 전력 리사이클이 처리될 수 있다는 것을 확실하게 하기에 충분하다. 신호(powergood_int)는 인가될 때 상태 기계가 다시 상태 00 으로 되게 하는 비동기 리셋이다.
도 6 을 참조하면, 패드 클럭 및 자체 테스트(PCST) 블럭(68)은 외부로의 출력 버퍼인 Pad_clk 의 제어 기능을 제공한다. 정상 동작시, PCST 블럭은, 타입 1) 항상 외주 발진기 주파수의 절반인 주파수를 갖는 클럭; 타입 2) "일반적으로" 외부 발진기 주파수의 절반이지만 절전 모드에 있을 때 이러한 주파수의 프로그램가능한 부분과 같게 되는 주파수를 갖는 클럭; 또는 타입 3) 저 레벨로의 디스에이블됨과 같은 3 가지의 구성가능한 조건들 중 하나를 제공한다. 상기 Pad_clk 은 CEB 에서 사용된 방법과 유사한 글리칭 없이 이전의 모드들의 상태로 디스에이블되게 할 수도 있고 그러하지 않게 할 수도 있다. PCST 는 인-서킷 에뮬레이터 모드와 테스트 모드인 두가지의 비정상 동작 모드들을 지닌다. 활성 상태인 Icemode 신호에 의해 결정되는 인-서킷 에뮬레이터 모드 동작중에는, Pad_clk 의 출력은 내장형 CPU 용으로 생성된 클럭과 거의 동상이도록 설계된다. 활성 상태인 테스트 신호에 의해 결정되는 테스트 모드에서, PCST 는 전력 관리 블럭의 내부 상태를 관찰할 수 있게 하고 Pad_clk 포트상의 논리 레벨들이 알려지도록 구성된다. 테스트 모드에 있고 Test_lvl_en 신호가 인가되지 않을 때, 클럭 브랜치들 및 내부 소스 클럭들은 외부적으로 Pad_clk 에 선택가능하게 믹싱된다. 구동되지 않는 클럭의 선택은 구성 레지스터 4(62)의 하위 니블의 프로그래밍에 의해 제어된다. Test_lvl_en 신호가 활성 상태이면, Pad_clk 의 논리 레벨은 Test_hi_lowz 의 논리 레벨과 같다.
도 7A 및 도 7B 를 참조하면, 클럭 이네이블 블럭(CEB;70)은 전력 관리 블럭 구동용 내부 순차 장치들로 부터 착신되는 클럭들 각각에 대한 클럭 브랜치 발생기들을 포함한다. 클럭 이네이블/디스에이블 회로는 글리치가 없게 된다. 즉, 클럭들은, 내부 소스 클럭들상의 한 하강 에지 이후에 디스에이블되고, 디스에이블 동작 동안에는 로우 레벨로 유지되며, 소스 클럭의 하강 에지 이후에 다시 이네이블되고(소스 클럭의 로우 부분 동안에는 이네이블 동작됨), 그리고 다음으로는, 어떠한 논리 생성형 스퓨리어스 글리치들도 없이, 내부 소스 클럭의 다음 상승 전이로써 최초의 상승을 개시한다. 유휴 모드가 가해지는 경우에는 특정한 시스템-레벨이 고려된다. 유휴(idle) 상태는 클럭이 내장형 CPU(34)로 진입하지 못하게 하는 구성가능한 중단 상태이다. 주요하게 고려할 사항은 내장형 CPU(34)가 버스 사이클을 활성적으로 이행하고 있을 때 Cpu_core_clk 를 중단시키지 않는 것이다. 상기 내장형 CPU(34)를 중단시키는 데 수반되는 프로세스는 시스템 제어 로직에 Idlreq 를 제공하고 상기 시스템 제어 로직이 글리치가 없는 디스에이블 신호를 발생시키도록 CEB (70)에 의해 샘플링되는 Idlack 를 반송시키는 것이다. 마찬가지 방식으로, 시스템 제어 로직에 의해, 유휴 상태는 Idfreq 를 차단하고 차단된 Idlack 을 회신함으로써 디스에이블된다. 클럭은 글리치가 없이 재개될 것이다(유휴 모드). CEB(70)에 대한 소스 클럭들은 타입 1, 타입 2 및 타입 2 의 2x 주파수 버전이다. 대부분의 클럭들은 이와 같은 소스 클럭들 중 하나 또는 나머지 소스 클럭들로부터 발생되지만, Timer_clk 및 Pcmcia_clk 는 타입 1 또는 타입 2 클럭들 중 어느 하나를갖도록 구성될 수 있다(글로벌 및 개별 주변기기 디스에이블 모드).
도 8 을 참조하면, 전력 레벨 검출부(PLD;72)는 프로그램가능한 오버라이드 (override) 기능을 갖는 아날로그 전압-레벨 검출기 인터페이스로서 역할을 한다. 전력 레벨 검출부(72)는 글로벌 구성용으로 사용되는 출력으로서 디지털 방식으로 부호화된 전압 레벨을 제공한다. 구성 레지스터 3(60)으로 부터의 아날로그 이네이블 신호(D3VEN)는 외부 전압-레벨 검출기 및 판독 스트로브의 DC-전류 소스들을 턴온시키도록 이용될 수 있다. 또한, 구성 레지스터 3(60)으로 부터의 CHK3V 는 전압-레벨 검출기 입력(Pup3V)을 샘플링하는 데 이용될 수 있다. 검출기 입력이 샘플링되어진 후에는, CHK3V 및 D3VEN 모두가 차단될 수 있다. CHK3V 전에 D3VEN을 가하고 역순으로 차단하여 Pup3v 의 올바른 동작 상태를 포획하는 것이 중요하다. 하드 리셋 후에 PLD(72)의 디폴트 출력은 포트 3 상에서 1이다. 아날로그 인터페이스 기능들이 바이패스됨으로써, 구성 레지스터 3(60)으로 부터 직접 입력된 SETV 에 의한 구성 제어하에서 출력 신호(THREE)가 구동될 수 있다.
도 9 를 참조하면, 많은 시스템(32) I/O 들은 전력 공급 레벨이 구성가능하다. 상기에서 설명한 바와 같이, 전력 관리 시스템(30)은 I/O 들에 대한 전압 감지 및 설정을 제어한다. 상기 전력 관리 시스템(30)은 펌웨어(firmware) 및 전압- 레벨 감지를 통하여 동작 전압 구성 레벨을 설정할 수 있는 능력을 지닌다. 아날로그 전압 감지 회로에 대한 인터페이스는 전력 관리 블럭내에 포함되고 구성 레지스터 4(62)의 비트들 4 및 6 에 의해 제어된다. 비트 4 는 전압 검출기를 이네이블시킨다. 아날로그 회로가 일반적으로 활성 상태에 있는 동안 DC 전류를 소모시키기 때문에, 이네이블 스위치는 전류를 온 상태 또는 오프 상태로 절환시키는 데 사용된다. 따라서, 상기 회로는 단지 전압 검출이 필요한 때에만 이네이블되어 전력 소비를 감소시키게 된다. 비트 6 은 전압 검출기의 레벨을 지속 및 유지시키는 데 사용된다. 이러한 실시예에서, 전압 검출기는 3.3 V 또는 5 V 중 어느 한 공급 레벨을 검출하는 데 필요하다. 그러므로, 1-비트 A/D 가 사용되고, 지속된 출력 구성 레벨이 로직 1 또는 0 중 어느 하나이다. 그러나, 전압-레벨 검출의 보다 미세한 레벨들이 요구되는 경우에는 더 높은 차원의 A/D 들이 사용될 수 있다. 전력 구성 레벨은 구성 레지스터 4(62)의 비트 5 에 저장된다. 그러한 레벨은 펌웨어에 의해 오버라이드될 수 있다. 이러한 인터페이스 전압 검출 스킴은 예를 들면 4.0 V의 타겟 검출 트립 포인트 이상 및 그 미만의 전압들을 식별하는 데 한정되어 왔다. 그러므로, 이 같은 특정한 용도는 5.0V(±10%) 그 다음에는 3.3 V(± 10%)에서의 다른 구성 레벨을 갖게 된다.
도 10 을 참조하면, 내부 소스 클럭 발생(ISCG) 블럭(74)은 내부 소스 클럭들을 발생시킨다. 상기 내부 소스 클럭 발생 블럭(74)은 1 의 계수에 대한 동기 로드 및 비동기 클리어 기능을 갖는 7-비트 동기 카운터를 포함한다. 상기 블럭은 타입 2 및 타입 2 내부 소스 클럭들의 2x 주파수 버전을 발생시킨다. 정상 동작(즉, NOT 절전 모드)시, 타입 2 클럭은 2-입력 멀티플렉스(mux) 구동(pre_cpu_clk)을 통해 osc_qualified(즉, 2 분할 함수)라 불리우는 외부 발진기 클럭에 기준되는 클럭에 의해 샘플링되는 cpu_clk_z-발생용 플립 플롭의 D-입력내로 복귀되는 cpu_ clk_z 소스 클럭 출력의 피드백에 의해 발생되며; 그리고 정상 모드시 2x 타입 2 클럭은본질적으로 osc_qualified 의 버퍼링 및 멀티플렉싱된 버전이다. 절전 모드시에는, 동기 카운터를 통하여 두 개의 분리된 2 분할 최종 클럭 발생기를 시동시킴으로써 1x 및 2x 타입 2 클럭들이 발생된다. 예를 들면, 4-분할 클럭의 분할시, 2x 클럭은 카운터의 YO(즉, osc_qualified의 a/2)로 부터 4-분할된 2x 클럭을 초래시키는 최종의 2-분할 클럭 발생기를 통하여 발생하게 된다. 마찬가지로, 1x 클럭은 카운터의 Y1로 부터 발생하게 된다. 카운터의 Y1 은 "정상" cpu_clk 의 2-분할과 동일한 osc_qulified 의 4-분할이다. 상기 정상 cpu_clk는 1x 클럭 기준 주파수이다. 바꾸어 말하면, 카운터의 Y1 은 4-분할된 1x 클럭을 초래시키는 최종의 2-분할 클럭 발생기를 통과한다. 8-분할 모드시, 카운터 포트들(Y1,Y2)이 그러한 방식으로 64-분할에 이르기까지 각각 사용된다. 절전 모드로나 절전 모드로 부터, 또는 절전 모드의 범위내로 전이하는 경우, 그러한 전이에는 글리치가 없게 설계된다. 모든 주파수 변경은 cpu_clk 상의 하강 에지 직후에 PSVMCD 에 의해 발생되는 활성 load_1 입력 펄스의 최초의 osc_qualified 상승 에지 샘플 이후에 나타난다. svb_d1_5_sync 및 psvm_d1_5_sync 입력들의 새로운 값들은 osc_qualified 의 동일한 상승 에지상에서 발생된다. 이러한 프로세스는 2x 클럭의 전체 주기 수가 항상 클럭 분할의 변경량보다 2 배의 1x 클럭만큼 많도록 행해진다. 이는 시스템의 정확한 동작에 필요한 주요 특징이다. 1x 및 2x 타입 2 클럭 모두가 로우 레벨인 경우 클럭 분할의 변경이 생긴다는 점에 유념하기 바란다. 또한, 1 이 주파수 변경시 동기 카운터에서 동기적으로 로딩된다는 점에도 유념하기 바란다. 이는, 또한 정확한 시스템 동작에 주요한 클럭 분할 변경을 통해 1x 및 2x 타입 클럭 위상 관계를 동일하게 유지시킨다(절전 모드).
도 11 을 참조하면, 절전 모드 변경 검출(PSVMCD) 블럭(76)은 절전 모드 제어 구성 레지스터들(SVB[2:0],PSVM)에서의 변경을 샘플링하는 데 사용된다. 타입 2 의 내부 소스 클럭의 양측 에지들이 샘플링되는 2 개의 플립-플롭 뱅크가 비교된다(즉, 클럭들(cpu_clk 및 cpu_clk_z). 상기 2 개의 플립-플롭 뱅크 간에 차이가 있는 경우, equality_z 라고 불리우는 중간 표시기가 가해진다. 그러한 샘플링 뱅크 중 어느 하나, 즉 psvm_d1_5 나 psvm_d1, 또는 그러한 모든 샘플링 뱅크에서 절전 모드가 가해지면, psvm_change 표시기가 가해진다. 이러한 표시는 그후, 시스템 클럭의 하강 에지에 기준이 되는 cpu_clk_z 에 의해 샘플링되어, 시스템 클럭 주파수의 적어도 2 배가 되는 내부 발진기 클럭, 즉 osc_qualified 에 대한 내부적으로 정량화된 기준의 다음 상승 에지 까지 load_1 로서 언급되는 동기 펄스를 발생시킨다. 따라서, 요약하면, load_1 펄스는 시스템 클럭의 하강 에지 이후에 PSVMCD(76)에 의해 발생되고 다시 load_1 펄스는 다음 시스템 클럭의 상승 에지 이전에는 차단된다. PSVMCD(76)는, 현재 시스템 클럭의 주기의 특정 시점에서 load_1 펄스를 발생시켜 이를 ISCG 내로 구동시키고, ISCG 에서 설명한 바와 같이, cpu_clk 상의 하강 에지 직후에 오게 되는 osc_ qualified 의 최초 상승 에지 이후에 나오는 load_1 펄스의 하강 에지(차단 에지)로써 변하여 유효화되는 동기된 절전 모드 제어 신호들, 즉 svb_d1_5_sync 및 psvm_d1_5_sync 를 제공하는 데 사용된다(이에 대한 한가지 예외의 경우는 SVB[2:0] 버스가 변하는 과정에 있고 PSVM 이 차단되는 경우이다). 이러한 프로세스는 클럭 분할 레벨을 변경시키는 중일 때ISCG 에서 발생되는 클럭 글리치들이 존재하지 않게 한다.
본원에 기술된 본 발명의 실시예는 이하 함께 계류중에 있으며 각각의 명세가 본원에 참고가 되는 일반 양도된 특허출원들, 즉 발명의 명칭이 "DISPLAY CON-TROLLER CAPABLE OF ACCESSING AN EXTERNAL MEMORY FOR GRAY SCALE MODULATION DATA" 인 미합중국 특허 출원 제 08/451,319호( 대리인 서류 번호 제 NSC1-62700 호, 현재 포기됨); 발명의 명칭이 "SERIAL INTERFACE CAPABLE OF OPERATING IN TWO DIFFERENT SERIAL DATA TRANSFER MODES" 인 미합중국 특허 출원 제 08/451,965호(대리인 서류 번호 제 NSC1-62800 호, 현재 미국 특허번호 5,696,944호); 발명의 명칭이 "HIGH PERFORMANCE MULTIFUNCTION DIRECT MEMORY ACCESS(DMA) CONTROLLER" 인 미합중국 특허 출원 제 08/453,076호(대리인 서류 번호 제 NSC1-62900 호, 현재 포기됨); 발명의 명칭이 "OPEN DRAIN MULTI-SOURCE CLOCK GENERATOR HAVING MINIMUM PULSE WIDTH" 인 미합중국 특허 출원 제 08/452,001호(대리인 서류 번호 제 NSC1-63000 호,현재 포기됨); 발명의 명칭이 "INTEGRATED CIRCUIT WITH MULTIPLE FUNCTIONS SHARING MULTIPLE INTERNAL SIGNAL BUSES ACCORDING TO DISTRIBUTED BUS ACCESS AND CONTROL ARBITRATION" 인 미합중국 특허 출원 제 08/451,503호(대리인 서류번호 제 NSC1-63100 호, 현재 포기됨); 발명의 명칭이 "EXECUTION UNIT ARCHITECTURE TO SUPPORT ⅹ86 INSTRUCTION SET AND ⅹ86 SEGMENTED ADDRESSING" 인 미합중국 특허 출원 제 08/451,924호(대리인 서류 번호 제 NSC1-63300 호, 현재 미국특허번호 5,655,139호); 발명의 명칭이 "BARREL SHIFTER" 인 미합중국 특허 출원 제 08/451,444호(대리인 서류 번호 제 NSC1-63400 호, 현재 미국특허번호5,562,718호); 발명의 명칭이 "BIT SEARCHING THROUGH 8, 16, OR 32-BIT OPERANDS USING A 32-BIT DATA PATH" 인 미합중국 특허 출원 제 08/451,204호(대리인 서류 번호 제 NSC1-63500 호, 현재 계류중); 발명의 명칭이 "DOUBLE PRECISION (64-BIT) SHIFT OPERATIONS USING A 32-BIT DATA PATH" 인 미합중국 특허 출원 제 08/451,195호(대리인 서류 번호 제 NSC1 - 63600 호, 현재 미국특허번호 5,687,102호) ; 발명의 명칭이 "METHOD FOR PERFORMING SIGNED DIVISION" 인 미합중국 특허 출원 제 08/451,571호(대리인 서류 번호 제 NSC1-63700 호, 현재 계류중); 발명의 명칭이 "METHOD FOR PERFORMING ROTATE THROUGH CARRY USING A 32-BIT BARREL SHIFTER AND COUNTER" 인 미합중국 특허 출원 제 08/452,162호(대리인 서류 번호 제 NSC1-63800 호, 현재 미국특허번호 5,682,338호); 발명의 명칭이 "AREA AND TIME EFFICIENT FIELD EXTRACTION CIRCUIT" 인 미합중국 특허 출원 제 08/451,434호(대리인 서류 번호 제 NSC1-63900 호, 현재 계류중); 발명의 명칭이 "NON-ARITHMETICAL CIRCULAR BUFFER CELL AVAILABILITY STATUS INDICATOR CIRCUIT" 인 미합중국 특허 출원 제 08/451,535호(대리인 서류 번호 제 NSC1-64000 호, 현재 미국특허번호 5,617,543호); 발명의 명칭이 "TAGGED PREFETCH AND INSTRUCTION DECODER FOR VARIABLE LENGTH INSTRUCTION SET AND METHOD OF OPERATION" 인 미합중국 특허 출원 제 08/445,563호( 대리인 서류 번호 제 NSC1-64100 호, 현재 계류중); 발명의 명칭이 "PARTITIONED DECODER CIRCUIT FOR LOW POWER OPERATION" 인 미합중국 특허 출원 제 08/450,153호(대리인 서류 번호 제 NSC1- 64200 호, 현재 미국특허번호 5,546,353호); 발명의 명칭이 "CIRCUIT FOR DESIGNATING INSTRUCTIONPOINTERS FOR USE BY A PROCESSOR DECODER" 인 미합중국 특허 출원 제 08/451,495호(대리인 서류 번호 제 NSC1-64300 호, 현재 미국특허번호 5,649,146호); 발명의 명칭이 "CIRCUIT FOR GENERATING A DEMAND-BASED GATED CLOCK" 인 미합중국 특허 출원 제 08/451,219호(대리인 서류 번호 제 NSC1- 64500 호, 현재 미국특허번호 5,598,112호); 발명의 명칭이 "INCREMENTOR/DECREMENTOR" 인 미합중국 특허 출원 제 08/451,214호(대리인 서류 번호 제 NSC1-64700 호, 현재 미국특허번호 5,583,453호); 발명의 명칭이 "A PIPELINED MICROPROCESSOR THAT PIPELINES MEMORY REQUESTS TO AN EXTERNAL MEMORY" 인 미합중국 특허 출원 제 08/451,150호(대리인 서류 번호 제 NSC1-64800 호, 현재 계류중); 발명의 명칭이 "CODE BREAKPOINT DECODER" 인 미합중국 특허 출원 제 08/451,198호(대리인 서류 번호 제 NSC1-64900 호, 현재 미국특허번호 5,717,909호); 발명의 명칭이 "TWO TIER PREFETCH BUFFER STRUCTURE AND METHOD WITH BYPASS" 인 미합중국 특허 출원 제 08/445,569호(대리인 서류 번호 제 NSC1-65000 호, 현재 미국특허번호 5,680,564호); 발명의 명칭이 "INSTRUCTION LIMIT CHECK FOR MICROPROCESSOR" 인 미합중국 특허 출원 제 08/445,564호(대리인 서류 번호 제 NSC1-65100 호, 현재 포기됨); 발명의 명칭이 "A PIPELINED MICROPROCESSOR THAT MAKES MEMORY REQUESTS TO A CACHE MEMORY AND AN EXTERNAL MEMORY CONTROLLER DURING THE SAME CLOCK CYCLE" 인 미합중국 특허 출원 제 08/452,306(대리인 서류 번호 제 NSC1-65200 호, 현재 포기됨); 발명의 명칭이 " APPARATUS AND METHOD FOR EFFICIENT COMPUTATION OF A 486TM MICROPROCESSOR COMPATIBLE POP INSTRUCTION" 인 미합중국 특허 출원 제08/452,080호(대리인 서류 번호 제 NSC1-65700 호, 현재 포기됨); 발명의 명칭이 "APPARATUS AND METHOD FOR EFFICIENTLY DETERMINING ADDRESSES FOR MISALIGNED DATA STORED IN MEMORY" 인 미합중국 특허출원 제 08/450,154호(대리인 서류 번호 제 NSC1-65800 호, 현재 포기됨); 발명의 명칭이 "METHOD OF IMPLEMENTING FAST 486TM MICROPROCESSOR COMPATIBLE STORING OPERATION" 인 미합중국 특허 출원 제 08/451,742호(대리인 서류 번호 제 NSC1-65900 호, 현재 미국특허번호 5,692,146호); 발명의 명칭이 " A PIPELINED MICROPROCESSOR THAT PREVENTS THE CACHE FROM BEING READ WHEN THE CONTENTS OF THE CACHE ARE INVALID" 인 미합중국 특허 출원 제 08/452,659호(대리인 서류 번호 제 NSC1-66000 호, 현재 미국특허번호 5,659,712호); 발명의 명칭이 "DRAM CONTROLLER THAT REDUCES THE TIME REQUIRED TO PROCESS MEMORY REQUESTS" 인 미합중국 특허 출원 제 08/451,507호(대리인 서류 번호 제 NSC1-66300 호, 현재 포기됨); 발명의 명칭이 "INTEGRATED PRIMARY BUS AND SECONDARY BUS CONTROLLER WITH REDUCED PIN COUNT" 인 미합중국 특허 출원 제 08/451,420호(대리인 서류 번호 제 NSC1-66400 호, 현재 포기됨); 발명의 명칭이 "SUPPLY AND INTERFACE CONFIGURABLE INPUT/OUTPUT BUFFER" 인 미합중국 특허 출원 제 08/452,365호(대리인 서류 번호 제 NSC1-66500 호, 현재 미국특허번호 5,612,637호); 발명의 명칭이 "CLOCK GENERATION CIRCUIT FOR A DISPLAY CONTROLLER HAVING A FINE TUNEABLE FRAME RATE" 인 미합중국 특허 출원 제 08/451,744호(대리인 서류 번호 제 NSC1-66600 호, 현재 계류중); 발명의 명칭이 "CONFIGURABLE POWER MANAGEMENT SCHEME" 인 미합중국 특허 출원 제 08/451,206호(대리인 서류 번호 제 NSC1-66700 호, 현재 계류중); 발명의 명칭이 "BIDIRECTIONAL PARALLEL SIGNAL INTERFACE" 인 미합중국 특허 출원 제 08/452,350호(대리인 서류 번호 제 NSC1-67000 호, 현재 미국특허번호 5,710,939호); 발명의 명칭이 "LIQUID CRYSTAL DISPLAY(LCD) PROTECTION CIRCUIT" 인 미합중국 특허 출원 제 08/452,094호(대리인 서류 번호 제 NSC1-67100 호, 현재 미국특허번호 5,731,812호); 발명의 명칭이 "DISPLAY CONTROLLER CAPABLE OF ACCESSING GRAPHICS DATA FROM A SHARED SYSTEM MEMORY" 인 미합중국 특허 출원 제 08/450,156호(대리인 서류 번호 제 NSC1-67500 호, 현재 계류중); 발명의 명칭이 "INTEGRATED CIRCUIT WITH TEST SIGNAL BUSES AND TEST CONTROL CIRCUITS" 인 미합중국 특허 출원 제 08/450,726호(대리인 서류 번호 제 NSC1-67600 호, 현재 미국특허번호 5,541,935호); 발명의 명칭이 "DECODE BLOCK TEST METHOD AND APPARATUS" 인 미합중국 특허 출원 제 08/445,568호(대리인 서류 번호 제 NSC1-68000 호, 현재 미국특허번호 5,699,506호); 에 기재되어 있는 다수의 추가적인 기능들 및 특징들을 포함하는 집적 회로에서 구현되었다.
본원 발명에서 기술된 코어프로세서에서의 전력소비를 제어하기 위한 프로세서/시스템 클럭 주파수변경, 유휴(idle)모드에서의 내부 클럭 디스에이블, 수정발진기 또는 캔 발진기의 사용에 의한 디스에이블, 주변기기들에 대한 제어 등의 방법을 사용하여 전력관리 시스템에 있어서 효율적으로 절전을 수행할 수 있게 되는 효과가 있다.
본원에 기술된 발명의 실시예들에 대한 여러 변형예들이 본 발명을 실시하는데 사용될 수 있다는 점을 이해하여야 한다. 첨부된 청구의 범위가 본 발명을 한정하고 이들 청구항들의 범위에 속하는 구조들 및 방법들과 그들의 등가물들이 본 발명에 포함되도록 의도된 것이다.
Claims (7)
- 전력 관리 시스템에 시스템 클럭 신호를 제공하기 위해서 사용되는 스위칭가능한 내부 소스 클럭 발생 회로로서,출력에서 계수 출력 클럭 신호를 제공하도록 구성된, 동기적인 로드 입력 및 비동기적인 클리어 입력을 가지는 동기 카운터회로;제1 입력과 제 2입력을 가지는 멀티플렉서 회로;입력과 출력을 가지는 플립플롭회로로서, 입력이 상기 멀티플렉서 회로의 출력에 연결되고, 출력이, 외부 발진기 클럭을 기준으로 하는 기준 클럭 신호에 대응하여 샘플링되고 시스템 클럭으로 제공되는 플립플롭 회로;로 구성된 스위칭가능한 내부 소스 클럭 발생회로에서,상기 멀티플렉서회로의 제1 입력은 상기 계수 출력 클럭 신호를 수신하기 위해서 연결되고, 상기 멀티플렉서회로의 제2 입력은 상기 플립플롭 회로의 출력에 연결되어 있으며,상기 멀티플렉서 회로는, 선택 제어 신호의 상태에 대응하고 상기 멀티플렉서 회로의 출력에 제공하기 위해서, 상기 시스템 클럭 신호가 제 1 주파수를 가지도록 상기 플립플롭 회로의 출력 중 하나를 선택하고 상기 시스템 클럭 신호가 제 2 주파수를 가지도록 상기 계수 출력 클럭 신호를 선택하는 선택 회로를 포함하는 것을 특징으로 하는 스위칭가능한 내부 소스 클럭 발생 회로.
- 제 1항에 있어서,선택 제어 신호를 발생시키는 선택 제어 신호 발생회로로서,상기 선택 제어 신호의 상태를, 상기 시스템 클럭 신호의 주기의 총 갯수가 정확하게 상기 기준 클럭 신호의 임의의 갯수의 클럭 주기에 대해서 상기 기준 클럭 신호의 주기의 총 갯수의 2배가 되도록, 변화시키는 선택 제어 신호 발생 회로를 추가적으로 포함하는 스위칭가능한 내부 소스 클럭 발생 회로.
- 제 1항에 있어서,상기 선택 회로가 상기 멀티플렉서의 출력에 제공되도록 상기 플립플롭 회로의 출력을 선택할 때, 상기 플립플롭 회로의 출력에서의 신호의 주파수가 외부 발진기 클럭의 주파수의 1/2이고,상기 선택 회로가 상기 멀티플렉서의 출력에 제공되도록 상기 계수 출력 클럭 신호를 선택할 때, 상기 플립플롭 회로의 출력에서의 신호의 주파수가 외부 발진기의 주파수의 1/2x이고, x > 1인 것을 특징으로 하는 스위칭가능한 내부 소스 클럭 발생 회로.
- 제 1항에 있어서,상기 동기 카운터 회로의 출력을 제 1출력, 상기 동기 카운터 회로에서 제공되는 상기 계수 출력 클럭 신호를 제 1 계수 출력 클럭 신호, 상기 멀티플렉서 회로를 제 1멀티플렉서 회로이고;상기 동기 카운터 회로는 제 2 출력에서, 제 1 계수 출력 클럭 신호의 주파수보다 높은 주파수를 가지는 제 2 계수 출력 클럭 신호를 제공하도록 추가적으로 구성되고;상기 스위칭가능한 내부 소스 클럭 발생 회로는,상기 제1 및 제2 계수 출력 클럭 신호를 수신하고,선택적으로 상기 제1 및 제2 계수 출력 클럭 신호중 하나를 상기 제2 멀티플렉서 회로의 출력으로부터 상기 제1 멀티플렉서 회로의 상기 제1 입력으로 제공하는 제 2 멀티플렉서 회로를 추가적으로 포함하는 스위칭가능한 내부 소스 클럭 발생 회로.
- 제 4항에 있어서,상기 제2 멀티플렉서 회로는 절전 모드 변경 검출 신호의 상태에 대응하여 상기 제1 및 제2 계수 출력 클럭 신호중 하나를 제공하도록 선택하는 것을 특징으로 하는 스위칭가능한 내부 소스 클럭 발생 회로.
- 제 5항에 있어서,상기 기준 클럭 신호와 상기 시스템 클럭 신호의 미리 정해진 상태에 대응하여 상기 절전 모드 변경 검출 신호의 상태를 결정하고, 상기 절전 모드 변경 검출신호의 표시를 상기 제2 멀티플렉서에 제공하는 절전 모드 변경 검출 회로를 추가적으로 포함하는 스위칭가능한 내부 소스 클럭 발생 회로.
- 제 6항에 있어서,상기 미리 정해진 상태는 상기 기준 클럭 신호와 상기 시스템 클럭 신호가 동일한 상태를 가지는 것을 특징으로 하는 스위칭가능한 내부 소스 클럭 발생 회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/451,206 US5805923A (en) | 1995-05-26 | 1995-05-26 | Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used |
US08/451,206 | 1995-05-26 | ||
KR1019970700556A KR100399662B1 (ko) | 1995-05-26 | 1996-05-23 | 크리스탈발진기또는캔발진기의사용에따라인에이블또는바이패스가능한클럭안정화필터를가지는구성가능한전력관리시스템 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970700556A Division KR100399662B1 (ko) | 1995-05-26 | 1996-05-23 | 크리스탈발진기또는캔발진기의사용에따라인에이블또는바이패스가능한클럭안정화필터를가지는구성가능한전력관리시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030097636A true KR20030097636A (ko) | 2003-12-31 |
KR100430768B1 KR100430768B1 (ko) | 2004-05-10 |
Family
ID=23791238
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027017849A KR20030097635A (ko) | 1995-05-26 | 1996-05-23 | 전자회로의 동작을 선택적으로 구성하기 위해서 디지털전력 레벨 신호를 사용하는 프로그램가능한 구성 회로를포함하는 전력 관리 시스템 |
KR1020027017844A KR20030097634A (ko) | 1995-05-26 | 1996-05-23 | 양호전력 배치 신호를 정량화하는 전력 관리 회로 |
KR10-2002-7017852A KR100430769B1 (ko) | 1995-05-26 | 1996-05-23 | 클럭 주파수 변환 회로 |
KR10-2002-7017851A KR100430768B1 (ko) | 1995-05-26 | 1996-05-23 | 전력 관리 구조에 사용하기 위한 내부 소스 클럭 발생 회로 |
KR1019970700556A KR100399662B1 (ko) | 1995-05-26 | 1996-05-23 | 크리스탈발진기또는캔발진기의사용에따라인에이블또는바이패스가능한클럭안정화필터를가지는구성가능한전력관리시스템 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027017849A KR20030097635A (ko) | 1995-05-26 | 1996-05-23 | 전자회로의 동작을 선택적으로 구성하기 위해서 디지털전력 레벨 신호를 사용하는 프로그램가능한 구성 회로를포함하는 전력 관리 시스템 |
KR1020027017844A KR20030097634A (ko) | 1995-05-26 | 1996-05-23 | 양호전력 배치 신호를 정량화하는 전력 관리 회로 |
KR10-2002-7017852A KR100430769B1 (ko) | 1995-05-26 | 1996-05-23 | 클럭 주파수 변환 회로 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970700556A KR100399662B1 (ko) | 1995-05-26 | 1996-05-23 | 크리스탈발진기또는캔발진기의사용에따라인에이블또는바이패스가능한클럭안정화필터를가지는구성가능한전력관리시스템 |
Country Status (5)
Country | Link |
---|---|
US (7) | US5805923A (ko) |
EP (1) | EP0772911B1 (ko) |
KR (5) | KR20030097635A (ko) |
DE (1) | DE69629780T2 (ko) |
WO (1) | WO1996037960A2 (ko) |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805923A (en) * | 1995-05-26 | 1998-09-08 | Sony Corporation | Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used |
US6148390A (en) * | 1996-06-12 | 2000-11-14 | Quicklogic Corporation | Techniques and circuits for high yield improvements in programmable devices using redundant logic |
US5996078A (en) * | 1997-01-17 | 1999-11-30 | Dell Usa, L.P. | Method and apparatus for preventing inadvertent power management time-outs |
KR100245202B1 (ko) * | 1997-03-07 | 2000-02-15 | 윤종용 | 컴퓨터 시스템의 전원차단 제어장치 및 그 제어방법 |
US6151681A (en) * | 1997-06-25 | 2000-11-21 | Texas Instruments Incorporated | Dynamic device power management |
US5987615A (en) * | 1997-12-22 | 1999-11-16 | Stmicroelectronics, Inc. | Programmable load transient compensator for reducing the transient response time to a load capable of operating at multiple power consumption levels |
US6043692A (en) * | 1998-07-13 | 2000-03-28 | Xilinx, Inc. | Circuit and method for generating clock signals with an incrementally reduced effective frequency |
US6078209A (en) * | 1998-07-13 | 2000-06-20 | Xilinx, Inc. | System and method for controlled performance degradation in electronic circuits |
US6154046A (en) * | 1999-01-05 | 2000-11-28 | Lucent Technologies Inc. | Preconditioning input signals of logic gates for glitch-free output signal |
US6218864B1 (en) * | 1999-08-10 | 2001-04-17 | Xilinx, Inc. | Structure and method for generating a clock enable signal in a PLD |
JP2001147821A (ja) * | 1999-09-10 | 2001-05-29 | Toshiba Corp | プロセッサ |
US6601189B1 (en) * | 1999-10-01 | 2003-07-29 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6629265B1 (en) * | 2000-04-18 | 2003-09-30 | Cypress Semiconductor Corp. | Reset scheme for microcontrollers |
US6748461B2 (en) * | 2001-03-15 | 2004-06-08 | Microsoft Corporation | System and method for accessing a CMOS device in a configuration and power management system |
US6720673B2 (en) * | 2001-04-11 | 2004-04-13 | International Business Machines Corporation | Voltage island fencing |
WO2003014902A1 (en) * | 2001-08-10 | 2003-02-20 | Shakti Systems, Inc. | Distributed power supply architecture |
US20030079152A1 (en) * | 2001-08-14 | 2003-04-24 | Triece Joseph W. | Microprocessor with multiple low power modes and emulation apparatus for said microprocessor |
KR100418703B1 (ko) * | 2001-08-29 | 2004-02-11 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
US6791298B2 (en) * | 2001-11-05 | 2004-09-14 | Shakti Systems, Inc. | Monolithic battery charging device |
US6819088B2 (en) * | 2001-11-05 | 2004-11-16 | Krishna Shenai | DC-DC converter with resonant gate drive |
GB0126887D0 (en) * | 2001-11-08 | 2002-01-02 | Univ London | Method for producing and identifying soluble protein domains |
US6898543B2 (en) * | 2002-07-23 | 2005-05-24 | Adc Dsl Systems, Inc. | In-system testing of an oscillator |
US7774627B2 (en) * | 2002-10-03 | 2010-08-10 | Via Technologies, Inc. | Microprocessor capable of dynamically increasing its performance in response to varying operating temperature |
US7814350B2 (en) * | 2002-10-03 | 2010-10-12 | Via Technologies, Inc. | Microprocessor with improved thermal monitoring and protection mechanism |
US7770042B2 (en) * | 2002-10-03 | 2010-08-03 | Via Technologies, Inc. | Microprocessor with improved performance during P-state transitions |
US7698583B2 (en) | 2002-10-03 | 2010-04-13 | Via Technologies, Inc. | Microprocessor capable of dynamically reducing its power consumption in response to varying operating temperature |
US7290156B2 (en) * | 2003-12-17 | 2007-10-30 | Via Technologies, Inc. | Frequency-voltage mechanism for microprocessor power management |
US7302599B2 (en) * | 2004-02-12 | 2007-11-27 | Via Technologies, Inc. | Instantaneous frequency-based microprocessor power management |
KR100562496B1 (ko) * | 2002-12-16 | 2006-03-21 | 삼성전자주식회사 | 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 |
US6891399B2 (en) * | 2003-03-13 | 2005-05-10 | International Business Machines Corporation | Variable pulse width and pulse separation clock generator |
EP1494123A1 (en) * | 2003-07-04 | 2005-01-05 | Hewlett-Packard Development Company, L.P. | Computer systems |
JP2005049970A (ja) * | 2003-07-30 | 2005-02-24 | Renesas Technology Corp | 半導体集積回路 |
US20050049330A1 (en) * | 2003-08-27 | 2005-03-03 | Mcfaddin Douglas C. | Microfine relatively high molecular weight polyethylene powders |
US7334418B2 (en) * | 2004-02-12 | 2008-02-26 | Via Technologies, Inc. | Method and apparatus for microprocessor temperature control |
US8095813B2 (en) * | 2004-03-22 | 2012-01-10 | Integrated Device Technology, Inc | Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management |
US7343504B2 (en) * | 2004-06-30 | 2008-03-11 | Silicon Labs Cp, Inc. | Micro controller unit (MCU) with RTC |
US7627770B2 (en) * | 2005-04-14 | 2009-12-01 | Mips Technologies, Inc. | Apparatus and method for automatic low power mode invocation in a multi-threaded processor |
US7600135B2 (en) * | 2005-04-14 | 2009-10-06 | Mips Technologies, Inc. | Apparatus and method for software specified power management performance using low power virtual threads |
US7380146B2 (en) * | 2005-04-22 | 2008-05-27 | Hewlett-Packard Development Company, L.P. | Power management system |
US7536597B2 (en) * | 2005-04-27 | 2009-05-19 | Texas Instruments Incorporated | Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores |
US7558984B2 (en) * | 2005-04-27 | 2009-07-07 | Texas Instruments Incorporated | Apparatus and method for test and debug of a processor/core having advanced power management |
US7676698B2 (en) * | 2005-04-27 | 2010-03-09 | Texas Instruments Incorporated | Apparatus and method for coupling a plurality of test access ports to external test and debug facility |
US7225100B2 (en) * | 2005-07-05 | 2007-05-29 | Via Technologies, Inc. | Apparatus and method for dynamic configuration of temperature profile in an integrated circuit |
KR101163663B1 (ko) * | 2005-09-22 | 2012-07-09 | 삼성전자주식회사 | 절전모드시 시스템클럭을 생성하는 리얼타임클럭 및 그시스템클럭 생성방법 |
KR101178066B1 (ko) * | 2005-10-11 | 2012-09-03 | 엘지디스플레이 주식회사 | 액정표시장치 구동방법 |
JP4991138B2 (ja) * | 2005-10-20 | 2012-08-01 | 株式会社ジャパンディスプレイセントラル | アクティブマトリックス型表示装置の駆動方法及び駆動装置 |
US20070162643A1 (en) * | 2005-12-19 | 2007-07-12 | Ivo Tousek | Fixed offset scatter/gather dma controller and method thereof |
WO2008114202A2 (en) * | 2007-03-22 | 2008-09-25 | Koninklijke Philips Electronics N. V. | Method for operating a data processing device, a data processing device and a data processing system |
US7984312B2 (en) * | 2007-12-14 | 2011-07-19 | International Business Machines Corporation | System and method for interchangeably powering single or multiple motherboards |
EP2269372A4 (en) * | 2008-04-23 | 2011-05-11 | Hewlett Packard Development Co | METHOD AND SYSTEM FOR FORCING ONE OR MORE ENERGY STATES ON A DISPLAY DEVICE |
EP2139113A1 (en) | 2008-06-23 | 2009-12-30 | Dialog Semiconductor GmbH | Glitch-free clock suspend and resume circuit |
DE102008034109B4 (de) * | 2008-07-21 | 2016-10-13 | Dspace Digital Signal Processing And Control Engineering Gmbh | Schaltung zur Nachbildung einer elektrischen Last |
CN102129286B (zh) * | 2010-01-15 | 2013-04-24 | 炬力集成电路设计有限公司 | 实时时钟电路及包含实时时钟电路的芯片和数码设备 |
JP2012125063A (ja) * | 2010-12-08 | 2012-06-28 | Sony Corp | 電力マネジメントシステム |
US8924765B2 (en) * | 2011-07-03 | 2014-12-30 | Ambiq Micro, Inc. | Method and apparatus for low jitter distributed clock calibration |
CN102306034B (zh) * | 2011-08-23 | 2014-02-05 | 北京亚科鸿禹电子有限公司 | 一种fpga 原型验证时钟装置 |
TWI470416B (zh) * | 2012-08-31 | 2015-01-21 | Wistron Corp | 電源切換系統及其方法 |
JP6358840B2 (ja) * | 2014-04-24 | 2018-07-18 | シャープ株式会社 | 電動粉挽き機 |
KR101623887B1 (ko) | 2014-06-25 | 2016-05-24 | 한국전기연구원 | 대기전력 저감모드를 가지는 클록생성회로 및 이를 이용한 플라이백 컨버터 |
US9703313B2 (en) | 2014-10-20 | 2017-07-11 | Ambiq Micro, Inc. | Peripheral clock management |
US10429881B2 (en) | 2016-01-25 | 2019-10-01 | Samsung Electronics Co., Ltd. | Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device |
US10209734B2 (en) * | 2016-01-25 | 2019-02-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system, and method of operating the semiconductor device |
DE102017110821A1 (de) | 2016-01-25 | 2018-07-26 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung |
KR102467172B1 (ko) | 2016-01-25 | 2022-11-14 | 삼성전자주식회사 | 반도체 장치 |
US10296066B2 (en) | 2016-01-25 | 2019-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system, and method of operating the semiconductor device |
US10303203B2 (en) | 2016-01-25 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system and method for operating semiconductor device |
US10248155B2 (en) | 2016-01-25 | 2019-04-02 | Samsung Electronics Co., Ltd. | Semiconductor device including clock generating circuit and channel management circuit |
CN111290476B (zh) * | 2020-03-11 | 2021-08-24 | 苏州浪潮智能科技有限公司 | 一种兼容单时钟源和多时钟源服务器的拓扑装置和时钟板 |
US11442494B2 (en) | 2020-06-08 | 2022-09-13 | Analog Devices, Inc. | Apparatus and methods for controlling a clock signal |
US20230031295A1 (en) * | 2021-07-30 | 2023-02-02 | Advanced Micro Devices, Inc. | Reduced power clock generator for low power devices |
WO2023150298A2 (en) * | 2022-02-03 | 2023-08-10 | Nortech Systems, Inc. | Monitoring technology for active optical components |
CN117439599A (zh) * | 2022-07-13 | 2024-01-23 | 恩智浦有限公司 | 振荡器控制系统 |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4479096A (en) * | 1981-07-20 | 1984-10-23 | Rockwell International Corporation | Voltage variable crystal controlled oscillator |
JPS62151024A (ja) * | 1985-12-25 | 1987-07-06 | Nec Corp | 集積回路装置 |
US4860285A (en) * | 1987-10-21 | 1989-08-22 | Advanced Micro Devices, Inc. | Master/slave synchronizer |
JPH0326112A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 集積回路装置 |
US5153535A (en) * | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
DE479887T1 (de) * | 1989-06-30 | 1992-12-17 | Poqet Computer Corp., Santa Clara, Calif. | Stromversorgungsmanagementsystem fuer rechner. |
US5204953A (en) * | 1989-08-04 | 1993-04-20 | Intel Corporation | One clock address pipelining in segmentation unit |
US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
US5259006A (en) * | 1990-04-18 | 1993-11-02 | Quickturn Systems, Incorporated | Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like |
US5056144A (en) * | 1990-10-15 | 1991-10-08 | Hewlett-Packard Company | Fast switching drive circuit for a ferri-resonant oscillator |
US5187425A (en) * | 1990-11-09 | 1993-02-16 | Ast Research, Inc. | Rechargeable battery controller |
US5390350A (en) * | 1991-04-22 | 1995-02-14 | Western Digital Corporation | Integrated circuit chip core logic system controller with power saving features for a microcomputer system |
US5761479A (en) * | 1991-04-22 | 1998-06-02 | Acer Incorporated | Upgradeable/downgradeable central processing unit chip computer systems |
US5224010A (en) * | 1991-08-21 | 1993-06-29 | Compaq Computer Corporation | Power supply supervisor with independent power-up delays and a system incorporating the same |
US5189319A (en) * | 1991-10-10 | 1993-02-23 | Intel Corporation | Power reducing buffer/latch circuit |
EP0746817B1 (en) * | 1991-11-12 | 2000-07-05 | Microchip Technology Inc. | Microcontroller power-up delay |
US5177771A (en) * | 1991-12-05 | 1993-01-05 | Glassburn Tim R | High resolution symmetrical divider circuit |
GB2264794B (en) * | 1992-03-06 | 1995-09-20 | Intel Corp | Method and apparatus for automatic power management in a high integration floppy disk controller |
US5254888A (en) * | 1992-03-27 | 1993-10-19 | Picopower Technology Inc. | Switchable clock circuit for microprocessors to thereby save power |
US5331669A (en) * | 1992-05-06 | 1994-07-19 | Ologic Corporation | Asynchronous pulse converter |
US5336939A (en) * | 1992-05-08 | 1994-08-09 | Cyrix Corporation | Stable internal clock generation for an integrated circuit |
US5559966A (en) * | 1992-11-06 | 1996-09-24 | Intel Corporation | Method and apparatus for interfacing a bus that operates at a plurality of operating potentials |
US5442642A (en) * | 1992-12-11 | 1995-08-15 | Micron Semiconductor, Inc. | Test signal generator on substrate to test |
US5811998A (en) * | 1993-01-28 | 1998-09-22 | Digital Equipment Corporation | State machine phase lock loop |
EP0633518A1 (en) * | 1993-05-27 | 1995-01-11 | Picopower Technology Inc. | Circuit for generating modular clocking signals |
JPH0729386A (ja) * | 1993-07-13 | 1995-01-31 | Hitachi Ltd | フラッシュメモリ及びマイクロコンピュータ |
US5600839A (en) * | 1993-10-01 | 1997-02-04 | Advanced Micro Devices, Inc. | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
EP0656579B1 (en) * | 1993-12-01 | 2003-05-21 | Advanced Micro Devices, Inc. | Power management for computer system and method therefor |
US5568398A (en) * | 1993-12-10 | 1996-10-22 | Siemens Energy & Automation, Inc. | Electronic operations counter for a voltage regulator controller |
US5511203A (en) * | 1994-02-02 | 1996-04-23 | Advanced Micro Devices | Power management system distinguishing between primary and secondary system activity |
US5640573A (en) * | 1994-02-02 | 1997-06-17 | Advanced Micro Devices, Inc. | Power management message bus for integrated processor |
US5446403A (en) * | 1994-02-04 | 1995-08-29 | Zenith Data Systems Corporation | Power on reset signal circuit with clock inhibit and delayed reset |
US5404473A (en) * | 1994-03-01 | 1995-04-04 | Intel Corporation | Apparatus and method for handling string operations in a pipelined processor |
US6021498A (en) * | 1994-04-06 | 2000-02-01 | Advanced Micro Devices, Inc. | Power management unit including a programmable index register for accessing configuration registers |
EP0679982B1 (en) * | 1994-04-28 | 2003-01-15 | Advanced Micro Devices, Inc. | System for controlling a peripheral bus clock signal |
US5590061A (en) * | 1994-05-12 | 1996-12-31 | Apple Computer, Inc. | Method and apparatus for thermal management in a computer system |
US5623677A (en) * | 1994-05-13 | 1997-04-22 | Apple Computer, Inc. | Apparatus and method for reducing power consumption in a computer system |
US5481299A (en) * | 1994-05-16 | 1996-01-02 | Coffey; Lawrence G. | Power saving device for video screen |
US5596756A (en) * | 1994-07-13 | 1997-01-21 | Advanced Micro Devices, Inc. | Sub-bus activity detection technique for power management within a computer system |
US5596765A (en) * | 1994-10-19 | 1997-01-21 | Advanced Micro Devices, Inc. | Integrated processor including a device for multiplexing external pin signals |
US5606704A (en) * | 1994-10-26 | 1997-02-25 | Intel Corporation | Active power down for PC card I/O applications |
US5675808A (en) * | 1994-11-02 | 1997-10-07 | Advanced Micro Devices, Inc. | Power control of circuit modules within an integrated circuit |
US5794021A (en) * | 1994-11-02 | 1998-08-11 | Advanced Micro Devices, Inc. | Variable frequency clock generation circuit using aperiodic patterns |
US5572719A (en) * | 1994-11-22 | 1996-11-05 | Advanced Micro Devices | Clock control system for microprocessors including a delay sensing circuit |
US5826093A (en) * | 1994-12-22 | 1998-10-20 | Adaptec, Inc. | Dual function disk drive integrated circuit for master mode and slave mode operations |
US5805923A (en) * | 1995-05-26 | 1998-09-08 | Sony Corporation | Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used |
US5633609A (en) * | 1995-08-30 | 1997-05-27 | National Semiconductor Corporation | Clock system with internal monitor circuitry for secure testing |
US5835970A (en) * | 1995-12-21 | 1998-11-10 | Cypress Semiconductor Corp. | Burst address generator having two modes of operation employing a linear/nonlinear counter using decoded addresses |
US5719516A (en) * | 1995-12-20 | 1998-02-17 | Advanced Micro Devices, Inc. | Lock generator circuit for use with a dual edge register that provides a separate enable for each use of an input clock signal |
JP3528413B2 (ja) * | 1996-04-19 | 2004-05-17 | ソニー株式会社 | 関数クロック発生回路並びにそれを用いたイネーブル機能付きd型フリップフロップおよび記憶回路 |
US5886582A (en) * | 1996-08-07 | 1999-03-23 | Cypress Semiconductor Corp. | Enabling clock signals with a phase locked loop (PLL) lock detect circuit |
-
1995
- 1995-05-26 US US08/451,206 patent/US5805923A/en not_active Expired - Fee Related
-
1996
- 1996-05-23 EP EP96916586A patent/EP0772911B1/en not_active Expired - Lifetime
- 1996-05-23 KR KR1020027017849A patent/KR20030097635A/ko not_active Application Discontinuation
- 1996-05-23 KR KR1020027017844A patent/KR20030097634A/ko not_active Application Discontinuation
- 1996-05-23 KR KR10-2002-7017852A patent/KR100430769B1/ko not_active IP Right Cessation
- 1996-05-23 WO PCT/US1996/007571 patent/WO1996037960A2/en active IP Right Grant
- 1996-05-23 DE DE69629780T patent/DE69629780T2/de not_active Expired - Fee Related
- 1996-05-23 KR KR10-2002-7017851A patent/KR100430768B1/ko not_active IP Right Cessation
- 1996-05-23 KR KR1019970700556A patent/KR100399662B1/ko not_active IP Right Cessation
-
1998
- 1998-01-20 US US09/009,722 patent/US5983014A/en not_active Expired - Lifetime
- 1998-01-20 US US09/009,848 patent/US6021501A/en not_active Expired - Lifetime
- 1998-06-25 US US09/105,097 patent/US6397338B2/en not_active Expired - Lifetime
- 1998-06-25 US US09/104,892 patent/US6367021B1/en not_active Expired - Lifetime
- 1998-06-25 US US09/104,888 patent/US6016071A/en not_active Expired - Lifetime
- 1998-07-10 US US09/113,642 patent/US5926641A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0772911A1 (en) | 1997-05-14 |
US6367021B1 (en) | 2002-04-02 |
DE69629780D1 (de) | 2003-10-09 |
US6016071A (en) | 2000-01-18 |
KR20030097635A (ko) | 2003-12-31 |
US20010007113A1 (en) | 2001-07-05 |
US5983014A (en) | 1999-11-09 |
KR20030097634A (ko) | 2003-12-31 |
DE69629780T2 (de) | 2004-07-15 |
EP0772911B1 (en) | 2003-09-03 |
KR100399662B1 (ko) | 2004-03-24 |
KR100430769B1 (ko) | 2004-05-10 |
US5926641A (en) | 1999-07-20 |
US5805923A (en) | 1998-09-08 |
KR20030097637A (ko) | 2003-12-31 |
KR970705238A (ko) | 1997-09-06 |
WO1996037960A3 (en) | 1997-02-06 |
KR100430768B1 (ko) | 2004-05-10 |
US6021501A (en) | 2000-02-01 |
US6397338B2 (en) | 2002-05-28 |
WO1996037960A2 (en) | 1996-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430768B1 (ko) | 전력 관리 구조에 사용하기 위한 내부 소스 클럭 발생 회로 | |
US6347379B1 (en) | Reducing power consumption of an electronic device | |
US5630146A (en) | Method and apparatus for invalidating a cache while in a low power state | |
US5388265A (en) | Method and apparatus for placing an integrated circuit chip in a reduced power consumption state | |
US6065121A (en) | Control of computer system wake/sleep transitions | |
US5369771A (en) | Computer with transparent power-saving manipulation of CPU clock | |
KR100716730B1 (ko) | 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치 | |
KR100385155B1 (ko) | 외부핀신호를다중화하는장치를포함하는집적프로세서 | |
US20030079152A1 (en) | Microprocessor with multiple low power modes and emulation apparatus for said microprocessor | |
US6496888B1 (en) | Incorporation of bus ratio strap options in chipset logic | |
US5903747A (en) | Microprocessor clocking control system | |
US5784627A (en) | Integrated timer for power management and watchdog functions | |
US5708816A (en) | Method and apparatus for interrupt management for low power PDA | |
US20050283626A1 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
US6065125A (en) | SMM power management circuits, systems, and methods | |
US5731812A (en) | Liquid crystal display (LCD) protection circuit | |
US7243250B2 (en) | Electronic apparatus and method for controlling semiconductor integrated circuit | |
WO1996037876A9 (en) | Liquid crystal display (lcd) protection circuit | |
JP3250268B2 (ja) | 情報処理装置 | |
Ellis | The low power Intel486 SL microprocessor | |
JP2846876B2 (ja) | 情報処理装置 | |
US20060101300A1 (en) | Phase-locked-loop power control during standby | |
JPH086661A (ja) | コンピュータシステム | |
JPH04239305A (ja) | 情報処理装置 | |
JPH04162114A (ja) | シングルチップ・マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120409 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 13 |
|
EXPY | Expiration of term |