JPH04162114A - シングルチップ・マイクロコンピュータ - Google Patents
シングルチップ・マイクロコンピュータInfo
- Publication number
- JPH04162114A JPH04162114A JP2288942A JP28894290A JPH04162114A JP H04162114 A JPH04162114 A JP H04162114A JP 2288942 A JP2288942 A JP 2288942A JP 28894290 A JP28894290 A JP 28894290A JP H04162114 A JPH04162114 A JP H04162114A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- voltage
- chip microcomputer
- clock signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 9
- 101150103383 phiA gene Proteins 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシングルチップ・マイクロコンピュータに関し
、特に、ＥＥＰＲＯＭを内蔵するシングルチップ・マイ
クロコンピュータに関する６〔従来の技術〕 従来のＥＥＰＲＯ’Ｍを内蔵するシングルチップ・マイ
クロコンピュータの基本構成ブロック図を第２図に示す
。第２図に示されるように、シングルチップ・マイクロ
コンピュータ１９は、外部に設けられている電圧検出回
路３１、および内部のアドレス／データ・バス２０２に
対応して、クロック発生部２０、プログラム・カウンタ
２１、プログラム・メモリ２２、命令デコーダ２３、デ
ータ・ポインタ２４、データ・メモリ２５、ＥＥＰＲＯ
’Ｍ回路２６、演算回路２７、入力ボート２８、出力ボ
ート２９および電圧供給回路３０を備えて構成される。
、特に、ＥＥＰＲＯＭを内蔵するシングルチップ・マイ
クロコンピュータに関する６〔従来の技術〕 従来のＥＥＰＲＯ’Ｍを内蔵するシングルチップ・マイ
クロコンピュータの基本構成ブロック図を第２図に示す
。第２図に示されるように、シングルチップ・マイクロ
コンピュータ１９は、外部に設けられている電圧検出回
路３１、および内部のアドレス／データ・バス２０２に
対応して、クロック発生部２０、プログラム・カウンタ
２１、プログラム・メモリ２２、命令デコーダ２３、デ
ータ・ポインタ２４、データ・メモリ２５、ＥＥＰＲＯ
’Ｍ回路２６、演算回路２７、入力ボート２８、出力ボ
ート２９および電圧供給回路３０を備えて構成される。
第２図において、クロック発生部２０において生成され
た動作クロックΦ１に同期して、プログラム・カウンタ
２１により指定されるアドレスのプログラム・メモリ２
２の内容が読出され、命令デコーダ２３に転送される。
た動作クロックΦ１に同期して、プログラム・カウンタ
２１により指定されるアドレスのプログラム・メモリ２
２の内容が読出され、命令デコーダ２３に転送される。
命令デコーダ２３においては、プログラム メモリ２２
から読出された命令が解読されて、ＩＩｒｍ信号Ｄ１．
Ｄ２．・・・・・・、Ｄ、、として出力され、これら
の制御信号に基づいて、演算、判断およびメモリに対す
るデータ転送等を含む各種の処理が実行される。また、
データ・ポイント２４においては、アドレス／データ・
バス２０２を介して入力されるメモリのアドレスにより
、メモリ領域の指定が行われて、データの書込み／読出
しが行われる。
から読出された命令が解読されて、ＩＩｒｍ信号Ｄ１．
Ｄ２．・・・・・・、Ｄ、、として出力され、これら
の制御信号に基づいて、演算、判断およびメモリに対す
るデータ転送等を含む各種の処理が実行される。また、
データ・ポイント２４においては、アドレス／データ・
バス２０２を介して入力されるメモリのアドレスにより
、メモリ領域の指定が行われて、データの書込み／読出
しが行われる。
従来、バックアップを要するデータは、そのデータを作
成する都度ＥＥＰＲＯＭに書込まれているために、ＥＥ
ＰＲＯＭに対する消去・書込みに要する時間として、そ
れぞれ５ ｍ５ｅｃ程度の時間を確保する必要があり、
シングルチップ・マイクロコンピュータにおける、デー
タの処理速度を減殺する要因となっている。この対策と
して、データ処理速度を向上させるために、通常の動作
電圧時には、データ メモリ２５に当該データを格納し
、電源電圧をＯＦＦとする時には、データ・メモリ２５
に格納された内容をＥＥＰＲＯＭ回路２６に退避させる
方法がとられている。また、他の方法としては、バッテ
リー等を電源として使用し、電源電圧が徐々に低下する
ような場合には、電源電圧が低下したことを検出し、デ
ータ・メモリ２５の内容をＥＥＰＲＯＭ回路２６に退避
させている。
成する都度ＥＥＰＲＯＭに書込まれているために、ＥＥ
ＰＲＯＭに対する消去・書込みに要する時間として、そ
れぞれ５ ｍ５ｅｃ程度の時間を確保する必要があり、
シングルチップ・マイクロコンピュータにおける、デー
タの処理速度を減殺する要因となっている。この対策と
して、データ処理速度を向上させるために、通常の動作
電圧時には、データ メモリ２５に当該データを格納し
、電源電圧をＯＦＦとする時には、データ・メモリ２５
に格納された内容をＥＥＰＲＯＭ回路２６に退避させる
方法がとられている。また、他の方法としては、バッテ
リー等を電源として使用し、電源電圧が徐々に低下する
ような場合には、電源電圧が低下したことを検出し、デ
ータ・メモリ２５の内容をＥＥＰＲＯＭ回路２６に退避
させている。
以下に、動作電圧が４．５〜５．５Ｖのシングルチップ
・マイクロコンピュータについて、電源電圧が徐々に低
下してゆく場合の退避動作について説明する。
・マイクロコンピュータについて、電源電圧が徐々に低
下してゆく場合の退避動作について説明する。
第２図において、シングルチ・ツアーマイクロコンピュ
ータ１９の外部に設けられている電圧検出回路３１にお
いて、電源電圧が４．６Ｖまで低下したことが検出され
ると、所定の電圧降下検出信号１０５が出力され、命令
デコーダ２３に送られる。命令デコーダ２３においては
、電圧降下検出信号１０５を受けて退避動作を実行に移
すための制御信号り、、Ｄ２゜・・・、Ｄｆｉと、転送
信号１０６が出力される。この制御信号ＤＩ、Ｄ２．・
・・、Ｄ、、により制御されて、電圧供給回路３０から
はＥＥＰＲＯＭ回路２６に対して所定の電源電圧が供給
されるとともに、データ・ポインタ２４により、データ
・メモリ２５の最下位アドレスが指定されて、データ・
メモリ２５の内容がＥＥＰＲＯＭ回路２６に書込まれる
。この場合、ＥＥＰＲＯＭ回路２６のアドレスは、デー
タ・メモリ２５のアドレスを転送信号１０６により修飾
した値とする。
ータ１９の外部に設けられている電圧検出回路３１にお
いて、電源電圧が４．６Ｖまで低下したことが検出され
ると、所定の電圧降下検出信号１０５が出力され、命令
デコーダ２３に送られる。命令デコーダ２３においては
、電圧降下検出信号１０５を受けて退避動作を実行に移
すための制御信号り、、Ｄ２゜・・・、Ｄｆｉと、転送
信号１０６が出力される。この制御信号ＤＩ、Ｄ２．・
・・、Ｄ、、により制御されて、電圧供給回路３０から
はＥＥＰＲＯＭ回路２６に対して所定の電源電圧が供給
されるとともに、データ・ポインタ２４により、データ
・メモリ２５の最下位アドレスが指定されて、データ・
メモリ２５の内容がＥＥＰＲＯＭ回路２６に書込まれる
。この場合、ＥＥＰＲＯＭ回路２６のアドレスは、デー
タ・メモリ２５のアドレスを転送信号１０６により修飾
した値とする。
ＥＥＰＲＯＭ回路２６に対する書込みが終了し、書込み
終了信号１０７が出力されると、この書込み終了信号１
０７を゛受けて、データ・ボンインタ２４においては、
その値がインクリメントされて、次のアドレスのデータ
・メモリ２５の内容の書込みが行われる。データ・メモ
リ２５の全内容がＥＥＰＲＯＭ回路２６に書込まれたこ
とが検知されると、ＥＥＰＲＯＭ回路２６からは退避終
了信号１０８が出力され、命令デコーダ２３に送られる
。命令デコーダ２３においては、実行中の命令が終了し
た時点において、スタンバイ状態に対応する制御信号り
、、Ｄ２．・・・・・・、Ｄｏが生成されて出力され、
装置全体はスタンバイ状態に設定される。
終了信号１０７が出力されると、この書込み終了信号１
０７を゛受けて、データ・ボンインタ２４においては、
その値がインクリメントされて、次のアドレスのデータ
・メモリ２５の内容の書込みが行われる。データ・メモ
リ２５の全内容がＥＥＰＲＯＭ回路２６に書込まれたこ
とが検知されると、ＥＥＰＲＯＭ回路２６からは退避終
了信号１０８が出力され、命令デコーダ２３に送られる
。命令デコーダ２３においては、実行中の命令が終了し
た時点において、スタンバイ状態に対応する制御信号り
、、Ｄ２．・・・・・・、Ｄｏが生成されて出力され、
装置全体はスタンバイ状態に設定される。
上述した従来のシングルチップ・マイクロコンピュータ
においては、電源電圧降下時におけるデータ・メモリか
らＥＥＰＲＯＭ回路に対するデータ退避動作が、通常動
作と同一周波数のクロックを用いて行われており、デー
タをＥＥＰＲＯＭ回路に対して正常に退避させるために
は、電源電圧が所定の動作電圧より高い時点において、
当該電源電圧の低下を検出する必要がある。このため、
電源電圧の動作範囲が狭いレベル範囲に抑制されるとい
う欠点がある。
においては、電源電圧降下時におけるデータ・メモリか
らＥＥＰＲＯＭ回路に対するデータ退避動作が、通常動
作と同一周波数のクロックを用いて行われており、デー
タをＥＥＰＲＯＭ回路に対して正常に退避させるために
は、電源電圧が所定の動作電圧より高い時点において、
当該電源電圧の低下を検出する必要がある。このため、
電源電圧の動作範囲が狭いレベル範囲に抑制されるとい
う欠点がある。
〔課題を解決するための手段〕
本発明のシングルチップ・マイクロコンピュータは、Ｅ
Ｅ Ｐ ＲＯＭを内蔵するシングルチップ・マイクロ
コンピュータにおいて、前記シングルチップ・マイクロ
コンピュータに供給されるクロック信号として、相互に
周波数の異なる第１のクロツク信号および第２のクロッ
ク信号を含む二つのクロック信号を生成するクロック発
生手段と、前記クロック信号として、前記シングルチッ
プ・マイクロコピュータに供給される電源電圧が正常で
ある状態においては、前記第１のクロック信号を選択し
て供給し、前記電源電圧が正常電圧レベルより低下する
状態においては、前記第１のクロック信号の代りに、前
記第２のクロック信号を選択して供給するクロック信号
選択手段と、を備えて構成される。
Ｅ Ｐ ＲＯＭを内蔵するシングルチップ・マイクロ
コンピュータにおいて、前記シングルチップ・マイクロ
コンピュータに供給されるクロック信号として、相互に
周波数の異なる第１のクロツク信号および第２のクロッ
ク信号を含む二つのクロック信号を生成するクロック発
生手段と、前記クロック信号として、前記シングルチッ
プ・マイクロコピュータに供給される電源電圧が正常で
ある状態においては、前記第１のクロック信号を選択し
て供給し、前記電源電圧が正常電圧レベルより低下する
状態においては、前記第１のクロック信号の代りに、前
記第２のクロック信号を選択して供給するクロック信号
選択手段と、を備えて構成される。
次に１本発明について図面を参照して説明する。第１図
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例のシングルチップ・マイクロコ
ンピュータ１は、外部に設けられて、電源電圧低下を検
出する電圧検出回路１８、および内部のアドレス／デー
タ・バス２０１に対応して、装置全体の動作クロック信
号を生成するクロック発生部２と、プログラム メモリ
に対応するアドレスが格納されているプログラム・カウ
ンタ３と、プログラムが格納されているプログラム・メ
モリ４と、プログラム・メモリ４から読出される命令を
解読して、装置各部に対して制御信号り、、Ｄｌ、・・
−・・、Ｄｏを生成して出力する命令デコーダ５と デ
ータ・メモリのアドレスを指定するデーターポインタ６
と、処理対象のデータが格納されているデータ メモリ
７と、バックアップが必要なデータが格納されるＥＥＰ
ＲＯＭ回路８と、演算および判断等を行う演算回路つと
、外部からの信号入力に対応する入力ボート１０と、外
部えの信号出力に対応する出力ボート１１と、電源電圧
が低下した時に、ＥＥＰＲＯＭ回路８に所定の電源を供
給する電圧供給回路１２と、電源電圧降下時に動作クロ
ックを切替えるセレクタ１３と、ＥＥＰＲＯＭ回路８に
対する書込みに要する時間を計数する書込み専用タイマ
１４と、書込み専用タイマ１４の出力を切替えるトラン
スファーゲート１５．１６およびインバータ１７とを備
えて構成される。
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例のシングルチップ・マイクロコ
ンピュータ１は、外部に設けられて、電源電圧低下を検
出する電圧検出回路１８、および内部のアドレス／デー
タ・バス２０１に対応して、装置全体の動作クロック信
号を生成するクロック発生部２と、プログラム メモリ
に対応するアドレスが格納されているプログラム・カウ
ンタ３と、プログラムが格納されているプログラム・メ
モリ４と、プログラム・メモリ４から読出される命令を
解読して、装置各部に対して制御信号り、、Ｄｌ、・・
−・・、Ｄｏを生成して出力する命令デコーダ５と デ
ータ・メモリのアドレスを指定するデーターポインタ６
と、処理対象のデータが格納されているデータ メモリ
７と、バックアップが必要なデータが格納されるＥＥＰ
ＲＯＭ回路８と、演算および判断等を行う演算回路つと
、外部からの信号入力に対応する入力ボート１０と、外
部えの信号出力に対応する出力ボート１１と、電源電圧
が低下した時に、ＥＥＰＲＯＭ回路８に所定の電源を供
給する電圧供給回路１２と、電源電圧降下時に動作クロ
ックを切替えるセレクタ１３と、ＥＥＰＲＯＭ回路８に
対する書込みに要する時間を計数する書込み専用タイマ
１４と、書込み専用タイマ１４の出力を切替えるトラン
スファーゲート１５．１６およびインバータ１７とを備
えて構成される。
第１図において、クロック発生部２においては、相互に
周波数の異なる動作クロックΦ１およびΦ２が生成され
、セレクタ１３に入力されて、何れか一方のクロックが
選択されて演算回路９および書込み専用タイマ１４に送
られる。通常の動作電圧（例えば５Ｖ）の状態において
は、動作クロックΦ１（例えば動作周波数１２ＭＨｚ）
が選択されて、動作クロックΦ１に同期して演算回路９
およびデータ・メモリ７に対するデータ転送等が行われ
る。
周波数の異なる動作クロックΦ１およびΦ２が生成され
、セレクタ１３に入力されて、何れか一方のクロックが
選択されて演算回路９および書込み専用タイマ１４に送
られる。通常の動作電圧（例えば５Ｖ）の状態において
は、動作クロックΦ１（例えば動作周波数１２ＭＨｚ）
が選択されて、動作クロックΦ１に同期して演算回路９
およびデータ・メモリ７に対するデータ転送等が行われ
る。
電源ＯＦＦの時の退避動作についても、動作クロックΦ
１に同期して行われ、書込み専用タイマ１４により書込
み時間〈例えば約５ｍ５ｅ’ｃ）が計数されて、書込み
終了とともに、書込み終了信号１０３が出力され、デー
タ・ポインタ６に入力される。
１に同期して行われ、書込み専用タイマ１４により書込
み時間〈例えば約５ｍ５ｅ’ｃ）が計数されて、書込み
終了とともに、書込み終了信号１０３が出力され、デー
タ・ポインタ６に入力される。
電源電圧が低下した場合には、電圧検出回路１８から電
圧降下信号１０１が出力され、命令デコーダ５およびセ
レクタ１３に入力されるとともに、トランスファーゲー
ト１５およびインバータ１７にも人力される。セレクタ
１３においては、動作クロックが切替えられてクロック
ΦＡ（例えば１２０ＫＨｚ）が選択され、シングルチッ
プ・マイクロコンピュータに供給されるクロックを低い
周波数に設定する。また、命令デコーダ５においては、
電圧降下検出信号１０１の入力を受けて、退避動作を実
行するための制御信号Ｄｌ、Ｄ２．・・・・・・、Ｄｌ
が出力され、従来例の場合と同様に、電圧供給回路１２
により、ＥＥＰＲ○Ｍ回路８に対して正常な電源電圧が
供給されるとともに、書込み専用タイマ１４においては
、分周比を切替えて書込み時間（例えば５ ｍ５ｅｃ）
が計数され、データ・メモリ７の内容の書込みが行われ
る。データ・メモリ７の全内容がＥＥＰＲＯＭ回路８に
書込まれた後においては、退避終了信号１０４がＥＥＰ
ＲＯＭ回路８から出力され、命令デコーダ５に入力され
る。命令デコーダ５においては、スタンバイ状態に対応
する制御信号り、、Ｄｌ、・・・・・・、Ｄ、が生成さ
れて出力され、装置全体はスタンバイ状態に設定される
。
圧降下信号１０１が出力され、命令デコーダ５およびセ
レクタ１３に入力されるとともに、トランスファーゲー
ト１５およびインバータ１７にも人力される。セレクタ
１３においては、動作クロックが切替えられてクロック
ΦＡ（例えば１２０ＫＨｚ）が選択され、シングルチッ
プ・マイクロコンピュータに供給されるクロックを低い
周波数に設定する。また、命令デコーダ５においては、
電圧降下検出信号１０１の入力を受けて、退避動作を実
行するための制御信号Ｄｌ、Ｄ２．・・・・・・、Ｄｌ
が出力され、従来例の場合と同様に、電圧供給回路１２
により、ＥＥＰＲ○Ｍ回路８に対して正常な電源電圧が
供給されるとともに、書込み専用タイマ１４においては
、分周比を切替えて書込み時間（例えば５ ｍ５ｅｃ）
が計数され、データ・メモリ７の内容の書込みが行われ
る。データ・メモリ７の全内容がＥＥＰＲＯＭ回路８に
書込まれた後においては、退避終了信号１０４がＥＥＰ
ＲＯＭ回路８から出力され、命令デコーダ５に入力され
る。命令デコーダ５においては、スタンバイ状態に対応
する制御信号り、、Ｄｌ、・・・・・・、Ｄ、が生成さ
れて出力され、装置全体はスタンバイ状態に設定される
。
電源電圧が低下したことを検知した後の動作は、動作ク
ロックΦ、に同期して実行されるなめに１通常の動作電
圧より低い電圧（例えば３Ｖ）においても、誤動作を生
じることがなく、データ・メモリ７の内容を安全に退避
させることが可能となる。ｉな、ＥＥＰＲＯＭ回路８に
対する書込み時間は、動作クロックΦ１からクロックΦ
、への切替えに合わせて、書込み専用タイマ１４の分周
比が切替えられるため、動作周波数が低くなっても、書
込み時間が長くなるということはない。
ロックΦ、に同期して実行されるなめに１通常の動作電
圧より低い電圧（例えば３Ｖ）においても、誤動作を生
じることがなく、データ・メモリ７の内容を安全に退避
させることが可能となる。ｉな、ＥＥＰＲＯＭ回路８に
対する書込み時間は、動作クロックΦ１からクロックΦ
、への切替えに合わせて、書込み専用タイマ１４の分周
比が切替えられるため、動作周波数が低くなっても、書
込み時間が長くなるということはない。
以上説明したように、本発明は、電源電圧が低下したこ
とを検知して動作クロックの周波数を低くすることによ
り、ＥＥＰＲＯＭの書込みに要する時間を長くすること
なく、比較的低い動作電圧において、データ・メモリの
データを前記ＥＥＰＲＯＭに退避させることを可能とし
、シングルチップ・マイクロコンピュータに対する動作
電源電圧範囲を有効に拡大することができるという効果
がある。
とを検知して動作クロックの周波数を低くすることによ
り、ＥＥＰＲＯＭの書込みに要する時間を長くすること
なく、比較的低い動作電圧において、データ・メモリの
データを前記ＥＥＰＲＯＭに退避させることを可能とし
、シングルチップ・マイクロコンピュータに対する動作
電源電圧範囲を有効に拡大することができるという効果
がある。
第１図は、本発明の一実施例のブロック図、第２因は従
来例のブロック図である。 図において、１，１９・・・・・・シングルチップ・マ
イクロコンピュータ、２．２０−・・・・・クロック発
生部、３．２１・・・・・・プログラム・カウンタ、４
．２２・・・・・・プログラム・メモリ、５．２３・・
・・・・命令デコーダ、６゜２４・・・・・・データ・
ポインタ、７．２５・・・・・・データ・メモリ、８．
２６・・・・・・ＥＥＰＲＯＭ、９．２７・・・・・・
演算回路、ｔｏ、 ２８・・−・・・入力ボート、１１
．２９・・・・・・出カポ−ト、 １２．３０・・・・
・・電圧供給回路、１３・・・・・・セレクタ、１４・
・・・・書込み専用タイマ、１５．１６・・・・・・ト
ランスファーゲート、１７・・・・・・インバータ、
１８．３１・・・・・・電圧検出回路。
来例のブロック図である。 図において、１，１９・・・・・・シングルチップ・マ
イクロコンピュータ、２．２０−・・・・・クロック発
生部、３．２１・・・・・・プログラム・カウンタ、４
．２２・・・・・・プログラム・メモリ、５．２３・・
・・・・命令デコーダ、６゜２４・・・・・・データ・
ポインタ、７．２５・・・・・・データ・メモリ、８．
２６・・・・・・ＥＥＰＲＯＭ、９．２７・・・・・・
演算回路、ｔｏ、 ２８・・−・・・入力ボート、１１
．２９・・・・・・出カポ−ト、 １２．３０・・・・
・・電圧供給回路、１３・・・・・・セレクタ、１４・
・・・・書込み専用タイマ、１５．１６・・・・・・ト
ランスファーゲート、１７・・・・・・インバータ、
１８．３１・・・・・・電圧検出回路。
Claims (1)
- 【特許請求の範囲】 ＥＥＰＲＯＭを内蔵するシングルチップ・マイクロコン
ピュータにおいて、 前記シングルチップ・マイクロコンピュータに供給され
るクロック信号として、相互に周波数の異なる第１のク
ロック信号および第２のクロック信号を含む二つのクロ
ック信号を生成するクロック発生手段と、 前記クロック信号として、前記シングルチップ・マイク
ロコピュータに供給される電源電圧が正常である状態に
おいては、前記第１のクロック信号を選択して供給し、
前記電源電圧が正常電圧レベルより低下する状態におい
ては、前記第１のクロック信号の代りに、前記第２のク
ロック信号を選択して供給するクロック信号選択手段と
、を備えることを特徴とするシングルチップ・マあクロ
コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288942A JPH04162114A (ja) | 1990-10-26 | 1990-10-26 | シングルチップ・マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2288942A JPH04162114A (ja) | 1990-10-26 | 1990-10-26 | シングルチップ・マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162114A true JPH04162114A (ja) | 1992-06-05 |
Family
ID=17736806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2288942A Pending JPH04162114A (ja) | 1990-10-26 | 1990-10-26 | シングルチップ・マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162114A (ja) |
-
1990
- 1990-10-26 JP JP2288942A patent/JPH04162114A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483363C (zh) | 半导体集成电路及其省电控制方法 | |
| KR100430769B1 (ko) | 클럭 주파수 변환 회로 | |
| US6065121A (en) | Control of computer system wake/sleep transitions | |
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JP2993466B2 (ja) | 情報処理装置 | |
| JPH10133714A (ja) | 集積回路装置 | |
| JPH04162114A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS62145458A (ja) | マイクロコンピユ−タ | |
| JPS6259396B2 (ja) | ||
| JP2701386B2 (ja) | キャッシュメモリコントローラ | |
| JP2684813B2 (ja) | マイクロコンピュータ | |
| JPH01111231A (ja) | プログラムの転送制御方式 | |
| JPH01205257A (ja) | 集積回路 | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JP3405239B2 (ja) | 初期値設定変更装置 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPH05165543A (ja) | クロック補償回路を備えた半導体集積回路 | |
| JPH04160487A (ja) | 半導体集積回路 | |
| JPS6278617A (ja) | 省電力ｍｐｕシステム | |
| JP2001084761A (ja) | メモリ内容保持装置 | |
| JPH0660645A (ja) | 節電型メモリ装置 | |
| JPH06259264A (ja) | クロック制御回路 | |
| JPH04372791A (ja) | リフレッシュ制御方式 | |
| JPH03238538A (ja) | マイクロコンピュータ |