KR20030096668A - 반도체 소자의 매몰접촉 플러그 형성방법 - Google Patents

반도체 소자의 매몰접촉 플러그 형성방법 Download PDF

Info

Publication number
KR20030096668A
KR20030096668A KR1020020033651A KR20020033651A KR20030096668A KR 20030096668 A KR20030096668 A KR 20030096668A KR 1020020033651 A KR1020020033651 A KR 1020020033651A KR 20020033651 A KR20020033651 A KR 20020033651A KR 20030096668 A KR20030096668 A KR 20030096668A
Authority
KR
South Korea
Prior art keywords
buried contact
contact plug
semiconductor device
forming
insulating film
Prior art date
Application number
KR1020020033651A
Other languages
English (en)
Inventor
박지연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020033651A priority Critical patent/KR20030096668A/ko
Publication of KR20030096668A publication Critical patent/KR20030096668A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

매몰접촉 플러그의 형성을 위한 건식 에치 백(etch back)공정에 기인하는 과도식각 문제와 공정 균일성 및 수율을 개선하기 위한 반도체 소자의 매몰접촉 플럭그 형성방법이 개시된다. 본 발명에 따른 반도체 소자의 매몰접촉 플러그 형성방법은, 절연막의 특정부분에 형성된 매몰접촉 개구를 충진하기 위해 폴리실리콘 막을 상기 절연막의 상부까지 전체적으로 도포하는 단계와; 상기 폴리실리콘 막의 과도식각을 방지하기 위해, 에치백 공정을 진행함이 없이, 화학적 기계적 폴리싱 공정을 수행하여 상기 절연막의 상부가 노출될 때까지 상기 폴리실리콘 막을 평탄화하여 노출된 상기 절연막의 상부 높이와 같은 높이를 갖는 매몰접촉 플러그를 형성하는 단계를 가짐을 특징으로 한다.

Description

반도체 소자의 매몰접촉 플러그 형성방법{method for forming buried contact plug in semiconductor device}
본 발명은 반도체 소자 제조에 관한 것으로, 특히 반도체 소자의 매몰접촉 플러그 형성방법에 관한 것이다.
다이나믹 랜덤 억세스 메모리(DRAM)소자와 같은 반도체 소자의 제조공정 중에는 하부의 도전층과 상부의 도전층 간을 서로 연결하기 위해 절연막내에 형성된 접촉 개구(contact hole)에 매몰접촉 플러그(buried contact plug)를 형성하기 위한 공정이 존재한다.
예컨대, 하나의 억세스 트랜지스터와 하나의 스토리지 캐패시터로 이루어진메모리 셀을 복수로 가지는 다이나믹 랜덤 억세스 메모리 소자에서, 억세스 트랜지스터의 소오스/드레인 활성영역은 절연막을 통하여 상기 스토리지 캐패시터의 스토리지 폴리실리콘 전극과 전기적으로 연결되어야 한다. 이 경우에 상기 절연막에 형성된 매몰접촉 개구에는 폴리실리콘 재질의 매몰접촉 플러그를 형성한다.
종래에는 도 1에서 보여지는 바와 같이, 매몰접촉 플러그(10)를 형성하기 위해 매몰 접촉 개구(3)의 상부 및 절연막(2)의 상부에 전체적으로 도포된 폴리실리콘 막(4)을 건식 에치 백(dry etch back) 공정으로 식각하였다. 상기 건식 에치 백 공정의 수행에 따른 과도식각에 기인하여 상기 매몰접촉 플러그(10)의 상부는 상기 절연막(2)의 상부보다 단차(T1)만큼 낮게 될 수 있다. 이러한 현상을 본 분야에서는 폴리 리세스(poly recess)라고 하기도 한다.
상기한 바와 같은 과도식각 현상이 발생하면, 후속의 공정, 예컨대 스토리지 폴리실리콘 전극을 형성하기 위한 폴리실리콘 도포(deposition)공정에서 상기 매몰접촉 플러그(10)와 상기 폴리실리콘 막의 하부간에 기공(void)이 발생할 수 있다. 그러한 기공의 발생은 접촉 저항을 증가시키며 결국, 공정 균일성 및 수율을 저하시키는 요인으로 작용한다.
따라서, 종래에는 매몰접촉 플러그의 형성을 위한 건식 에치 백(etch back)공정에서 과도식각 문제가 발생하여 공정 균일성 및 수율이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 개선된 방법을 제공함에 있다.
본 발명의 다른 목적은 매몰접촉 플러그의 형성을 위한 건식 에치 백 공정에 기인하는 과도식각 문제와 공정 균일성 및 수율을 개선할 수 있는 반도체 소자의 매몰접촉 플럭그 형성방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명에 따라, 반도체 소자의 매몰접촉 플러그 형성방법은, 절연막의 특정부분에 형성된 매몰접촉 개구를 충진하기 위해 폴리실리콘 막을 상기 절연막의 상부까지 전체적으로 도포하는 단계와; 상기 폴리실리콘 막의 과도식각을 방지하기 위해, 에치백 공정을 진행함이 없이, 화학적 기계적 폴리싱 공정을 수행하여 상기 절연막의 상부가 노출될 때까지 상기 폴리실리콘 막을 평탄화하여 노출된 상기 절연막의 상부 높이와 같은 높이를 갖는 매몰접촉 플러그를 형성하는 단계를 가짐을 특징으로 한다.
도 1은 종래기술에 따른 반도체 소자의 매몰접촉 플러그의 수직단면 구조도
도 2 및 도 3은 본 발명에 따른 반도체 소자의 매몰접촉 플러그 형성을 차례로 보인 수직 단면구조도들
이하에서는 본 발명의 실시 예에 따른 반도체 소자의 매몰접촉 플러그 형성방법에 대한 바람직한 실시 예가 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일내지 유사한 기능을 수행하는 막들은 동일한 참조부호로서 나타나 있다.
도 2 및 도 3은 본 발명에 따른 반도체 소자의 매몰접촉 플러그 형성을 차례로 보인 수직 단면구조도들이다.
도 2를 참조하면, 열산화막 등으로 형성된 절연막(2)의 특정부분에는 매몰접촉 개구(3)가 공지의 사진식각공정의 수행으로 형성된 것이 보여진다. 상기 매몰접촉 개구(3)를 충진하기 위해 증착(deposition)공정으로 폴리실리콘 막(4)을 상기 절연막(2)의 상부까지 전체적으로 도포하면, 도 2의 결과물을 얻는다. 도 3을 참조하면, 상기 폴리실리콘 막(4)의 과도식각을 방지하기 위해, 종래에 수행되던 에치백 공정을 진행함이 없이, 화학적 기계적 폴리싱(CMP)공정을 수행하여 상기 절연막(2)의 상부가 노출될 때까지 상기 폴리실리콘 막(4)을 평탄화한 결과가 보여진다.
상기 화학적 기계적 폴리싱(CMP)공정에서 액상 CMP 연마액(slurry)은 평탄화 및 배선분리를 위하여 대상막질을 연마한다. 상기 연마액은 연마제와 화학액의 성분조합으로 구성되어 있으며, 연마제의 종류에 따라 약 10 내지 300 나노미터 크기의 실리카, 알루미나, 세리카 등의 미립자들을 갖는다.
상기한 공정의 수행에 따라, 노출된 상기 절연막(2)의 상부 높이와 같은 높이를 갖는 매몰접촉 플러그(10)가 얻어진다. 그러므로, 상기 매몰접촉 플러그(10)의 상부와 상기 절연막(2)의 상부 사이에는 단차가 없어, 종래와 같은 폴리 리세스(poly recess)현상의 발생을 방지한다.
따라서, 후속의 공정, 예컨대 스토리지 폴리실리콘 전극을 형성하기 위한 폴리실리콘 도포(deposition)공정에서 상기 매몰접촉 플러그(10)와 상기 폴리실리콘 막의 하부간에는 기공이 발생할 확률이 줄어들므로, 공정 균일성 및 수율의 저하가 방지된다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다.
상기한 바와 같이, 화학적 기계적 폴리싱 공정을 행하는 본 발명에 따르면, 매몰접촉 플러그의 형성을 위한 건식 에치 백 공정에 기인하던 과도식각 문제와 공정 균일성 및 수율을 개선하는 효과가 있다.

Claims (3)

  1. 반도체 소자의 매몰접촉 플러그 형성방법에 있어서:
    절연막의 특정부분에 형성된 매몰접촉 개구를 충진하기 위해 폴리실리콘 막을 상기 절연막의 상부까지 전체적으로 도포하는 단계와;
    상기 폴리실리콘 막의 과도식각을 방지하기 위해, 에치백 공정을 진행함이 없이, 화학적 기계적 폴리싱 공정을 수행하여 상기 절연막의 상부가 노출될 때까지 상기 폴리실리콘 막을 평탄화하여 노출된 상기 절연막의 상부 높이와 같은 높이를 갖는 매몰접촉 플러그를 형성하는 단계를 가짐을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 매몰접촉 플러그는 상기 반도체 소자의 스토리지 폴리실리콘 막과 메모리 셀 트랜지스터의 활성영역사이를 전기적으로 연결하기 위한 플러그임을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 절연막은 열산화막임을 특징으로 하는 방법.
KR1020020033651A 2002-06-17 2002-06-17 반도체 소자의 매몰접촉 플러그 형성방법 KR20030096668A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020033651A KR20030096668A (ko) 2002-06-17 2002-06-17 반도체 소자의 매몰접촉 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020033651A KR20030096668A (ko) 2002-06-17 2002-06-17 반도체 소자의 매몰접촉 플러그 형성방법

Publications (1)

Publication Number Publication Date
KR20030096668A true KR20030096668A (ko) 2003-12-31

Family

ID=32387279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020033651A KR20030096668A (ko) 2002-06-17 2002-06-17 반도체 소자의 매몰접촉 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR20030096668A (ko)

Similar Documents

Publication Publication Date Title
KR100643426B1 (ko) 스택 캐패시터용 테이퍼형 전극
CN110061001A (zh) 半导体元件及其制作方法
US6716732B2 (en) Method for fabricating a contact pad of semiconductor device
KR100301370B1 (ko) 디램셀커패시터의제조방법
KR100338958B1 (ko) 반도체 소자의 커패시터 형성 방법
US6699794B1 (en) Self aligned buried plate
US20020140018A1 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR20020002898A (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
US6774008B1 (en) Method for fabricating shallow trench isolation between deep trench capacitors
KR20080088987A (ko) 반도체 소자의 절연막 평탄화 방법
US6184078B1 (en) Method for fabricating a capacitor for a dynamic random access memory cell
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
KR20030096668A (ko) 반도체 소자의 매몰접촉 플러그 형성방법
KR100277080B1 (ko) 다이나믹랜덤억세스메모리장치및그제조방법
US20040137680A1 (en) Manufacturing method of semiconductor device
KR19990078383A (ko) 트렌치 커패시터내의 매립형 스트랩을 조절하는 장치 및 방법
KR20010058351A (ko) 반도체 소자의 제조방법
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
US7078290B2 (en) Method for forming a top oxide with nitride liner
KR100238248B1 (ko) 반도체장치의 커패시터 제조방법
KR100257752B1 (ko) 반도체 장치 제조 방법
US20040259368A1 (en) Method for forming a bottle-shaped trench
KR100645838B1 (ko) 반도체 소자의 메탈 콘택홀 형성 방법
US20040108534A1 (en) Semiconductor device and manufacturing method for the same
KR100799123B1 (ko) 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination