KR20030095526A - 할로 임플란트 공정을 수반하는 고집적 반도체 소자의제조방법 - Google Patents

Abstract

본 발명은 개선된 할로 임플란트 공정을 수반하는 고집적 반도체 소자의 제조 방법에 관한 것이다. 본 발명에서는 고집적 반도체 소자의 단채널 효과를 억제하기 위한 할로 임플란트를 실시함에 있어서, 임플란트 블록킹 효과가 우수한 금속막을 이용하여 전체 할로 임플란트 마스크의 두께를 줄일 수 있게 된다. 할로 임플란트 마스크의 두께가 줄어듦에 따라 불순물 주입 각도를 충분히 확보할 수 있어 할로 임플란트 효과를 극대화할 수 있으며, 불순물이 주입되지 않는 그림자 영역이 발생되는 문제점 또한 방지할 수 있다.

Description

할로 임플란트 공정을 수반하는 고집적 반도체 소자의 제조 방법{method for manufacturing high integrated semiconductor device attend with halo implant processing}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 할로 임플란트 공정을 적용한 고집적 반도체 소자의 제조 방법에 관한 것이다.

근래에 컴퓨터 등과 같은 정보 매체의 급속한 보급에 따라 반도체 메모리 등과 같은 반도체 소자의 기능도 비약적으로 발전하고 있다. 최근의 반도체 제품들의경우, 경쟁력 확보를 위해 낮은 비용, 고품질을 위해 필수적으로 제품의 고집적화가 요구된다. 고집적화를 위해서는 트랜지스터 소자의 게이트 산화막 두께 및 채널 길이들을 얇고 짧게 하는 작업 등을 포함하는 스케일 다운이 수반되어지고 있다.

이처럼 반도체 소자가 점차 고집적화되어감에 따라 반도체 소자를 구현하는 트랜지스터간의 간격이 좁아지고 있으며, 이로 인해 트랜지스터의 게이트 영역의 폭 또한 점차 좁아지고 있다. 상기 게이트 영역의 임계크기(critical demension:CD)은 트랜지스터의 전기적 특성에 많은 영향을 미치게 되는데, 반도체 소자의 고집적화에 따라 게이트 영역의 폭이 좁아지게 되면 게이트 영역을 사이에 두고 형성되는 소오스 및 드레인 영역간의 간격 또한 좁아지게 된다. 상기 소오스 및 드레인 영역간의 간격이 좁아진다는 것은 전자(또는 정공)가 이동하는 유효채널의 길이가 짧아진다는 것을 의미하는데, 이처럼 유효채널의 길이가 짧아질 경우 문턱 전압이 낮아지는 소위, 단채널 효과(short channel effect)가 유발되는 문제점이 있다.

이러한 단채널 효과를 최소화시키기 위한 대표적인 방법중의 하나인 할로 임플란트(Halo implant) 공정이 도 1에 도시되어 있다.

도 1을 참조하여 통상의 할로 임플란트 공정을 설명하면, 반도체 기판(1)에 게이트 산화막 및 폴리실리콘막등을 이용하여 게이트 영역(2)을 형성한다. 그리고, 상기 게이트 영역(2)을 자기정렬된 이온주입 마스크로 이용하는 통상의 이온주입 공정을 실시하여 소오스 및 드레인 영역(3)을 형성한다. 그리고, 협소한 채널 길이로 인해 야기되는 단채널 효과를 최소화하기 위하여, 상기 소오스 및 드레인영역(3)을 형성하기 위해 주입된 불순물과는 반대 극성의 불순물을 상기 소오스 및 드레인 영역에 일정 각도로 주입하는 할로 임플란트 공정(4)을 실시한다. 즉, 소오스 및 드레인이 엔형의 불순물 주입으로 형성되었을 경우 할로 임플란트는 피형의 불순물로 실시한다. 반대로, 소오스 및 드레인이 피형의 불순물 주입으로 형성되었을 경우 할로 임플란트는 엔형의 불순물을 이용한다. 상기 할로 임플란트 공정 결과, 상기 소오스 및 드레인 영역(3) 하부에는 짧아진 채널 길이로 인한 단채널 효과를 억제하는 할로 영역(5)이 형성된다.

한편, 도 2 및 도 3에는 상기와 같은 할로 임플란트 공정을 이용하여 반도체 소자를 제조하는 과정이 도시되어 있다. 먼저, 도 2를 참조하면, 소자분리막(12)이 형성되어 있는 반도체 기판(10) 상부에 게이트 영역(14a, 14b) 및 소오스/드레인 영역(도시되지 않음)을 형성하여 피모오스 트랜지스터 및 엔모오스 트랜지스터를 형성한다. 그리고 나서, 상기 결과물에 감광막(16)을 전면 도포한 뒤, 부분적인 건식식각 공정을 실시하여 엔모오스 트랜지스터 영역에만 상기 감광막(16)이 남겨지도록 한다. 그리고 나서, 상기 남겨진 감광막(16)을 마스크로 이용하여 할로 임플란트(18)를 실시한다. 이때, 상기 할로 임플란트시 상기 피모오스 트랜지스터의 소오스/드레인 영역과 반대 극성의 불순물을 θ1 각도로 주입하여 할로 영역을 형성하게 되는데, 통상적으로 할로 임플란트는 불순물 주입 각도를 크게 할수록 단채널 효과가 보다 억제되는 것으로 보고되고 있다. 그러나, 단채널 효과를 보다 억제하고자 도 3에 도시되어 있는 것과 같이 할로 임플란트(20)의 각도를 상기 θ1보다 큰 θ2로 진행할 경우, 엔모오스 영역을 커버링하고 있는 감광막(16), 즉 마스크로인해 불순물이 주입되지 못하는 그림자 영역(22)이 생기게 된다.

한편, 할로 임플란트 각도를 충분히 확보하면서도 그림자 영역이 생기는 문제점을 해소하고자 감광막을 얇게 형성하는 방법이 제안되기도 하였으나, 감광막을 얇게 형성할 경우 불순물이 투과되어 이온주입 마스크로서의 역할을 수행하지 못하게 된다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 고집적 반도체 소자의 제조 방법을 제공함에 있다.

본 발명의 다른 목적은 할로 임플란트시 불순물 주입 각도를 충분히 확보할 수 있도록 하는 고집적 반도체 소자의 제조 방법을 제공함에 있다.

본 발명의 다른 목적은 단채널 효과를 억제할 수 있는 고집적 반도체 소자의 제조 방법을 제공함에 있다.

상기한 목적을 달성하기 위하여, 본 발명에서는 게이트, 소오스 및 드레인 영역으로 구성된 트랜지스터가 형성되어 있는 반도체 기판 상부에 제1감광막, 임플란트 블록킹 효과가 우수한 금속막 및 제2감광막을 차례로 형성하는 단계와; 상기 제2감광막에 사진식각 공정을 실시하여 할로 임플란트를 실시하고자 하는 영역의 제2감광막을 제거하는 단계와; 상기 패터닝된 제2감광막을 식각마스크로서 이용하여 할로 임플란트를 실시하고자 하는 영역의 상기 금속막을 제거하는 단계와; 상기 결과물에 에치백 공정을 실시하여, 상기 금속막이 제거된 영역의 상기 제1감광막및 상기 제2감광막 패턴을 제거하는 단계와; 상기 공정에 따라 남겨진 금속막 패턴 및 상기 금속막 패턴 하부에 존재하는 제1금속막 패턴을 마스크로 이용하여 할로 임플란트 공정을 실시하는 단계를 포함함을 특징으로 하는 고집적 반도체 소자의 제조 방법을 제공한다.

도 1은 통상의 할로 임플란트 공정을 나타내는 도면이다.

도 2 및 도 3은 종래 방법에 따른 할로 임플란트 공정의 문제점을 설명하기 위한 도면들이다.

도 4a 내지 도 4e는 본 발명의 실시예에 따른 할로 임플란트 공정을 설명하기 위한 도면들이다.

이하에서는 본 발명의 실시 예에 따른 반도체 장치의 게이트 제조 방법이 첨부된 도면들을 참조하여 설명된다. 그리고 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 층은 동일한 참조부호로서 나타나 있다.

도 4a 내지 도 4e는 본 발명의 실시예에 따른 할로 임플란트 공정을 설명하기 위한 도면들이다.

먼저, 도 4a를 참조하면, 반도체 기판(100)에 통상의 트렌치 소자분리 공정을 실시하여 피모오스 영역과 엔모오스 영역을 구분하는 트렌치 소자분리막(102)을 형성한다. 그리고, 도시되지는 않았지만, 상기 피모오스 영역 및 엔모오스 영역에는 상기 트렌치 소자분리막(102)을 경계로 각각 엔형 웰과 피형 웰이 형성된다. 이어서, 상기 피모오스 영역 및 엔모오스 영역에 게이트 산화막 및 폴리실리콘막을 형성한 뒤, 이를 패터닝하여 피모오스 게이트(104a) 및 엔모오스 게이트(104b)를 형성한다. 그리고 나서, 상기 게이트를 자기정렬된 이온주입 마스크로서 이용하여 소오스 및 드레인 영역(도시되지 않음)을 형성한다.

계속해서, 상기 결과물의 전면 상부에 제1감광막(106)을 형성하고 그 위에스퍼터링 공정으로 금속막(108)을 형성하는데, 상기 제1감광막(106) 및 금속막(108)은 향후 할로 임플란트 공정시 마스크로서 기능하게 된다. 여기서, 상기 금속막(108)은 임플란트 블록킹 효과가 우수한 금속물질로서 그 두께는 불순물 주입 에너지에 따라 조절할 수 있으나, 우수한 임플란트 블록킹 효과를 가지므로 그 두께를 충분히 얇게 형성할 수 있다. 그리고, 상기 우수한 임플란트 블록킹 효과를 가지는 금속막(108)을 형성함으로써, 그 하부의 제1감광막(106) 또한 할로 임플란트 공정에 필요한 최소한의 두께로 형성하는 것이 가능하다. 이어서, 상기 금속막(108) 상부에 사진식각을 위한 제2감광막(110)을 형성한다.

한편, 상기 제1감광막 대신에 상기 금속막과 식각선택비를 가지는 절연막을 단일층 또는 다층으로 형성할 수도 있다. 그리고, 상기 금속막과 제2감광막 사이에 상기 금속막과 식각선택비를 가지는 이종박막을 단일층 또는 다층으로 형성할 수도 있다.

도 4b를 참조하면, 통상의 사진식각 공정을 실시하여 피모오스 영역의 제2감광막(110)을 제거한다. 그 결과, 엔모오스 영역에만 제2감광막(110)이 존재하게 된다.

도 4c를 참조하면, 상기 패터닝된 제2감광막(110)을 식각마스크로서 이용하여 하부의 금속막(108)을 식각한다. 그 결과, 엔모오스 영역에만 금속막(110)이 존재하게 된다.

도 4d를 참조하면, 상기 결과물에 에치백 공정을 실시하여 엔모오스 영역의 제2감광막(106) 및 피모오스 영역의 제1감광막(108)을 모두 제거한다. 상기 에치백결과, 상기 엔모오스 영역의 제1감광막(106) 및 금속막(108)이 할로 임플란트 마스크(112)로서 존재하게 된다. 계속해서, 상기 임플란트 마스크(112)가 존재하는 반도체 기판에 할로 임플란트 공정(114)을 실시한다. 이때, 상기 마스크(112)로 기능하는 금속막(108)은 우수한 임플란트 블록킹 효과를 가지므로 그 두께를 충분히 얇게 형성하고, 그 하부의 제1감광막(106) 또한 상기 금속막(180)으로 인해 할로 임플란트 공정에 필요한 최소한의 두께로 형성하여 전체 마스크의 두께를 종래에 비해 획기적으로 줄일 수 있게 된다. 이처럼, 종래 대비 할로 임플란트 마스크의 전체 두께를 줄임으로써, 불순물 주입 각도를 충분히 크게 확보하면서도 그림자 영역이 형성되는 문제를 해소할 수 있다. 또한, 할로 임플란트 마스크의 전체 두께는 줄어들지만 임플란트 블록킹 효과가 우수한 금속막으로 인해 타 영역(피모오스 영역)으로의 불순물 주입은 충분히 방지된다.

도 4e를 참조하면, 상기 할로 임플란트 공정을 실시하여 피모오스 영역에 할로 영역(116a)을 형성한 뒤, 필-오프 방법으로 상기 마스크(112)중의 금속막(110)을 제거하고 스트립 및 세정공정을 실시하여 상기 마스크(112)중의 제1감광막(106)을 제거한다. 그리고, 본 실시예에서는 그 과정이 생략되어 있으나, 상기 엔모오스 영역에 대해서도 상기와 같은 할로 임플란트 공정을 실시하여 할로 영역(116b)을 형성한다.

이와 같이 본 발명에서는, 임플란트 블록킹 효과가 우수한 금속막을 이용하여 전체 마스크의 두께를 줄인다. 이에 따라, 할로 임플란트 공정시 불순물을 충분히 큰 각도로 주입하여 고집적 반도체 소자의 단채널 효과를 보다 억제시킬 수 있게 된다.

상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 상기 공정들의 순서 및 막 재질 또는 형상을 변경할 수 있음은 물론이다.

상기한 바와 같이 본 발명에 따르면, 고집적 반도체 소자의 단채널 효과를 억제하기 위한 할로 임플란트를 실시함에 있어서, 임플란트 블록킹 효과가 우수한 금속막을 이용하여 전체 할로 임플란트 마스크의 두께를 획기적으로 줄임으로써, 할로 임플란트시 불순물 주입 각도를 충분히 크게 확보하여 고집적 반도체 소자의 전기적 특성을 악화시키는 단채널 효과를 보다 현저히 개선시킬 수 있게 된다.

Claims (3)

1. 게이트, 소오스 및 드레인 영역으로 구성된 트랜지스터가 형성되어 있는 반도체 기판 상부에 제1감광막, 임플란트 블록킹 효과가 우수한 금속막 및 제2감광막을 차례로 형성하는 단계와;

   상기 제2감광막에 사진식각 공정을 실시하여 할로 임플란트를 실시하고자 하는 영역의 제2감광막을 제거하는 단계와;

   상기 패터닝된 제2감광막을 식각마스크로서 이용하여 할로 임플란트를 실시하고자 하는 영역의 상기 금속막을 제거하는 단계와;

   상기 결과물에 에치백 공정을 실시하여, 상기 금속막이 제거된 영역의 상기 제1감광막 및 상기 제2감광막 패턴을 제거하는 단계와;

   상기 공정에 따라 남겨진 금속막 패턴 및 상기 금속막 패턴 하부에 존재하는 제1금속막 패턴을 마스크로 이용하여 할로 임플란트 공정을 실시하는 단계를 포함함을 특징으로 하는 고집적 반도체 소자의 제조 방법.
2. 제 1항에 있어서, 상기 제1감광막 대신에 상기 금속막과 식각선택비를 가지는 절연막을 단일층 또는 다층으로 형성하는 단계를 포함함을 특징으로 하는 고집적 반도체 소자의 제조 방법.
3. 제 1항에 있어서, 상기 금속막과 제2감광막 사이에 상기 금속막과 식각선택비를 가지는 이종박막을 단일층 또는 다층으로 형성하는 단계를 더 포함함을 특징으로 하는 고집적 반도체 소자의 제조 방법.