KR20030086662A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20030086662A
KR20030086662A KR1020020024768A KR20020024768A KR20030086662A KR 20030086662 A KR20030086662 A KR 20030086662A KR 1020020024768 A KR1020020024768 A KR 1020020024768A KR 20020024768 A KR20020024768 A KR 20020024768A KR 20030086662 A KR20030086662 A KR 20030086662A
Authority
KR
South Korea
Prior art keywords
gate structure
gate
drain
conductive layer
source
Prior art date
Application number
KR1020020024768A
Other languages
English (en)
Inventor
황병준
고광옥
김도형
주준용
곽근호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020024768A priority Critical patent/KR20030086662A/ko
Publication of KR20030086662A publication Critical patent/KR20030086662A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로 본 발명은 반도체 기판 상에 게이트 산화막, 제1 도전층, 제2 도전층이 순차적으로 형성하여 적층하고, 이를 사진공정하는 단계; 상기 사진공정을 마친 후 제1 식각공정을 통해 게이트구조를 형성하는 단계;상기 제1 식각공정을 마친 게이트 구조에 다시 제2 식각공정을 수행하여 T자형 게이트구조를 형성하는 단계; 상기 T자형 게이트구조를 통해 이온주입하여 LDD구조의 소스/ 드레인을 형성하고, 상기 T자형 게이트 구조에 절연막 및 질화막 스페이서를 형성한 후, 이온주입하여 소스/ 드레인을 형성하는 단계로 이루어진다.

Description

반도체 장치의 제조방법{method for manufacturing semiconductor device}
본 발명은 반도체장치의 제조방법에 관한 것이다.
일반적으로 반도체 장치는 커패시터 및 트랜지스터로 이루어지는 단위셀을 최소의 구성단위로 형성하여, 상기 단위 셀의 조합으로 반도체 메모리소자를 형성시킨다. 그리고 반도체 장치를 구성하는 단위 셀 중에서 상기 트랜지스터는 동작을 향상시키기 위하여 낮은 저항값을 갖는 트랜지스터의 게이트전극을 개발하고 있다.
최근, 반도체 장치가 고집적화, 고성능화 및 저전압화 됨에 따라, 미세패턴 형성을 통한 트랜지스터의 게이트 전극 길이의 감소와 소자 특성의 향상을 위한 저저항 게이트 전극 물질이 요구되고 있다.
상술한 바와 같은 트랜지스터의 게이트 전극을 형성하는 공정 순서도는 도 1 내지 도 3 인데, 이를 설명하면 다음과 같다.
우선, 반도체 기판 상(10)에 게이트 산화막(12)을 형성하고, 폴리 실리콘(14), 텅스텐 실리사이드(16)를 순차적으로 형성한 후, 사진 식각하여 게이트구조를 형성한다. 이 게이트 구조를 통해 이온주입하면 LDD구조의 소스/ 드레인을 형성하고, 상기 게이트 구조의 상부 및 측벽에 절연막(18)을 형성하여 식각한다. 이와 같이 식각된 절연막 상부에 질화막을 형성하여 이를 식각하여 스페이서(20)를 형성하고, 이 스페이서(20)를 통해 이온주입하여 소스/ 드레인(22)을 형성하게 된다. 상술한 공정단계를 완료하면 게이트 전극을 형성하게 된다.
그러나 상기와 같이 형성된 게이트 전극은 게이트 저항이 높지 않고, 고성능 미세패턴을 구현하기 다소 어려운 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 미세패턴을 구현할 수 있고, 게이트저항이 감소하는 반도체장치 및 그 제조방법을 제공함에 있다.
도 1 내지 도 3은 종래의 트랜지스터의 게이트전극을 순차적으로 도시한 공정순서도
도 4 내지 도 7은 본 발명에 따른 트랜지스터의 게이트전극을 순차적으로 도시한 공정순서도
상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상에 게이트 산화막, 제1 도전층, 제2 도전층이 순차적으로 형성하여 적층하고, 이를 사진공정하는단계; 상기 사진공정을 마친 후 제1 식각공정을 통해 게이트구조를 형성하는 단계;상기 제1 식각공정을 마친 게이트 구조에 다시 제2 식각공정을 수행하여 T자형 게이트구조를 형성하는 단계; 상기 T자형 게이트구조를 통해 이온주입하여 LDD구조의 소스/ 드레인을 형성하고, 상기 T자형 게이트 구조에 절연막 및 질화막 스페이서를 형성한 후, 이온주입하여 소스/ 드레인을 형성하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대해 상세히 설명한다.
도 4 내지 도 7은 본 발명에 따른 트랜지스터의 게이트전극을 형성하는 공정순서도이다.
우선, 반도체 기판 상(10)에 게이트 산화막(12)을 형성하고, 폴리 실리콘으로 이루어진 제1 도전층(14), 텅스텐 실리사이드로 이루어진 제2 도전층(16)을 순차적으로 형성하여 적층하고, 이를 사진공정한 후 제1 식각공정을 하여 게이트구조를 형성한다. 이 때, 제1 식각공정은 일방성으로 식각되는 건식식각을 수행하기 때문에 상기 적층된 게이트산화막(12), 제1 도전층(14), 제2 도전층(16)의 측벽은 반도체 기판과 거의 수직이 되도록 형성한다.
상술한 제1 식각공정을 마친 게이트 구조에 다시 제2 식각공정을 수행하여 T자형 게이트구조를 형성한다. 이때, 제2 식각공정은 게이트구조의 층마다 식각비를 달리하는 식각액을 사용하여 습식식각을 수행하기 때문에 T자형 게이트구조를 형성한다. 즉, 게이트구조의 제1 도전층(14)에서는 반도체기판방향으로의 식각비가 높도록 하고, 게이트구조의 제2 도전층(16) 및 게이트산화막에서는 반도체기판방향의 수직방향으로의 식각비가 높도록 하는 습식식각액을 투입하여 습식식각함으로써 T자형 게이트구조를 형성한다.
이와 같이 형성된 T자형 게이트구조를 통해 이온주입하면 LDD구조의 소스/ 드레인을 형성하게 되고, 상기 T자형 게이트 구조의 상부 및 측벽에 절연막(18)을 형성하여 식각한다. 이와 같이 식각된 절연막 상부에 질화막을 형성하여 이를 식각하여 스페이서(20)를 형성하고, 이 스페이서(20)를 통해 이온주입하여 소스/ 드레인(22)을 형성하게 된다. 상술한 공정을 완료하면 게이트 전극을 형성하게 된다.
이상에서 살펴본 바와 같이 형성된 트랜지스터의 게이트 전극에 따르면, 미세패턴을 구현할 수 있고, 게이트저항이 감소할 수 있도록 하는 효과가 있다.

Claims (1)

  1. 반도체 기판 상에 게이트 산화막, 제1 도전층, 제2 도전층이 순차적으로 형성하여 적층하고, 이를 사진공정하는 단계;
    상기 사진공정을 마친 후 제1 식각공정을 통해 게이트구조를 형성하는 단계;
    상기 제1 식각공정을 마친 게이트 구조에 다시 제2 식각공정을 수행하여 T자형 게이트구조를 형성하는 단계;
    상기 T자형 게이트구조를 통해 이온주입하여 LDD구조의 소스/ 드레인을 형성하고, 상기 T자형 게이트 구조에 절연막 및 질화막 스페이서를 형성한 후, 이온주입하여 소스/ 드레인을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020020024768A 2002-05-06 2002-05-06 반도체 장치의 제조방법 KR20030086662A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020024768A KR20030086662A (ko) 2002-05-06 2002-05-06 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020024768A KR20030086662A (ko) 2002-05-06 2002-05-06 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20030086662A true KR20030086662A (ko) 2003-11-12

Family

ID=32381666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020024768A KR20030086662A (ko) 2002-05-06 2002-05-06 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20030086662A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982959B1 (ko) * 2008-03-13 2010-09-17 주식회사 동부하이텍 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982959B1 (ko) * 2008-03-13 2010-09-17 주식회사 동부하이텍 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
KR100511045B1 (ko) 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
JP2664130B2 (ja) 半導体記憶装置の製造方法
KR100591158B1 (ko) 반도체 소자의 게이트 전극의 제조 방법
KR980006289A (ko) 플래쉬 메모리 소자 제조방법
KR100549269B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의 제조방법
KR100317488B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20040100918A (ko) 반도체 장치 및 그 제조방법
KR100419744B1 (ko) 트랜지스터 및 그의 제조 방법
KR100526476B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의제조방법
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR20030086662A (ko) 반도체 장치의 제조방법
US6271092B1 (en) Method for fabricating a semiconductor device
JP4056523B2 (ja) Ｓｒａｍデバイスの製造方法
KR100399893B1 (ko) 아날로그 소자의 제조 방법
US20060145259A1 (en) Fin field-effect transistor and method for fabricating the same
KR100412143B1 (ko) 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법
US7300842B2 (en) Method of fabricating a mask ROM
KR100546723B1 (ko) 반도체 소자의 폴리레지스터 형성방법
KR100398571B1 (ko) 복합 반도체 소자의 제조방법
KR100501542B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100231731B1 (ko) 반도체 소자의 제조방법
US20060105531A1 (en) Method of forming notched gate structure
KR960043245A (ko) 반도체 메모리 소자 및 그 제조방법
KR100525078B1 (ko) 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법
TW200406876A (en) Method of forming self aligned contact

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination