KR20030085134A - 복수의 메모리 모듈들의 배열을 사용한 멀티-뱅크 메모리서브시스템 - Google Patents

복수의 메모리 모듈들의 배열을 사용한 멀티-뱅크 메모리서브시스템 Download PDF

Info

Publication number
KR20030085134A
KR20030085134A KR10-2003-7011380A KR20037011380A KR20030085134A KR 20030085134 A KR20030085134 A KR 20030085134A KR 20037011380 A KR20037011380 A KR 20037011380A KR 20030085134 A KR20030085134 A KR 20030085134A
Authority
KR
South Korea
Prior art keywords
memory
bus
modules
bank
data
Prior art date
Application number
KR10-2003-7011380A
Other languages
English (en)
Inventor
람에스. 동
Original Assignee
선 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선 마이크로시스템즈, 인코포레이티드 filed Critical 선 마이크로시스템즈, 인코포레이티드
Publication of KR20030085134A publication Critical patent/KR20030085134A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Multi Processors (AREA)

Abstract

복수의 메모리 모듈들을 사용하는 멀티-뱅크 메모리 서브시스템. 메모리 서브시스템은 메모리 버스에 연결된 메모리 컨트롤러를 포함한다. 메모리 버스는 데이터 라인들의 개별 그룹핑에 각각 대응하는 복수의 데이터 경로들을 포함한다. 메모리 버스는 제 1 메모리 뱅크에 대응하는 제 1 복수의 메모리 모듈들에 연결되어 있다. 제 1 메모리 뱅크는 제 1 범위의 어드레스들에 대응한다. 메모리 버스는 또한 제 2 메모리 뱅크에 대응하는 제 2 복수의 메모리 모듈들에 연결되어 있다. 제 2 메모리 뱅크는 제 2 범위의 어드레스들에 대응한다. 제 1 및 제 2 메모리 뱅크들 각각의 개별 메모리 모듈은 메모리 버스의 각 데이터 경로에 연결되어 있다. 동일한 데이터 경로에 연결되는 메모리 모듈들은 다른 데이터 경로들에 연결된 어떤 간섭 메모리 모듈도 없이 서로 인접하게 위치되어 있다.

Description

복수의 메모리 모듈들의 배열을 사용한 멀티-뱅크 메모리 서브시스템{Multi-Bank Memory Subsystem Employing an Arrangement of Multiple Memory Modules}
컴퓨터 시스템 및 다른 데이터 프로세싱 시스템에서 메모리를 확장하기 위한 메모리 모듈들과 그 대응 커넥터 소켓들은 잘 알려져 있다. 일반적으로 인-라인 메모리 모듈들은 다이나믹 랜덤 액세스 메모리들(DRAMs)와 같은 복수의 메모리 칩들이 표면에 탑재되어 있는 PCB를 포함한다. PCB의 한 에지를 따라 있는 접속 부분은 커넥터의 매팅(mating)(즉, 수용(accommodating))공간으로의 삽입을 위해 조절된다. 접속부분 상의 복수의 접촉 패드들은(핀들로도 불림) 메모리 모듈과 컴퓨터 혹은 데이터 프로세싱 시스템의 나머지 부분 사이에 전기적 신호의 전달을 제공하기 위해 커넥터의 수용공간 내의 복수의 대응 접촉부들과 매팅(mating)한다.
일반적으로 사용되는 2개의 메모리 모듈들은 단일 인-라인 메모리 모듈들(SIMMs)과 듀얼 인-라인 메모리 모듈들(DIMMs)이다. SIMM상에서, 접속부분이 보통 PCB의 에지의 앞면에 있거나 PCB의 앞면 및 뒷면 모두 위에 있는 복수의 접촉 패드들을 포함한다. SIMM의 앞면 및 뒷면 모두위에 접촉 패드들을 포함하는 구성들에서, 양면들 상의 대향하는 접촉 패드들은 통상적으로 모두 단락되고, 따라서 동일한 전기 신호를 운반한다. DIMM상에서, 접촉부들은 PCB의 앞면 및 뒷면 둘 모두 위의 접속 부분에 위치된다. DIMM의 PCB 양면상의 대항 접촉 패드들의 적어도 일부는 다른 전기신호들을 운반하도록 구성되고 그로 인해 더 작은 접촉 패드들 또는 더 큰 PCB의 필요 없이 신호 밀도를 증가시킬 수 있다.
많은 시스템들에서, 메모리 모듈 커넥터들은 메모리 모듈들이 한 줄씩 또는 연쇄적으로 메모리 버스와 접속되도록 마더보드나 시스템 보드상에 탑재된다. 적은 수의 메모리 모듈들 또는 나로우(narrow) 데이터 버스를 포함하는 시스템에 있어서, 연쇄 구성은 문제가 없을 수도 있다. 그러나, 아래 도 1에 관련하여 이하에 세부적으로 서술된 바와 같이, 와이드(wide) 데이터 버스 및 다수의 메모리 모듈들을 갖는 시스템에서, 연쇄 구성은 문제들이 존재할 수도 있다.
도 1에서, 와이드 데이터 버스를 사용한 메모리 서브시스템 구성의 한 실시예의 다이어그램이 도시된다. 프로세서(10)는 시스템 버스(15)를 통해 메모리 컨트롤러(20)에 연결된다. 메모리 컨트롤러(20)는 메모리 버스(25)를 통해 메모리 모듈 들(25-28A, 25-28B)과 연결된다.
예시된 실시예에서, 메모리 버스(25)는 576개의 데이터 라인들을 포함하는 데이터 버스를 포함한다. 576개의 데이터 라인들은 각각 144개 라인들의 데이터 경로들로 세분된다. 메모리 모듈들(25-28A, 25-28B)은 A와 B 각각 2개의 메모리 뱅크 들을 형성하도록 배열된다. 각각의 메모리 뱅크는 메모리에서의 특정 범위의 어드레스들과 연관된다. 각각의 메모리 모듈은 특정 데이터 경로와 연관된다. 예컨대,메모리 뱅크 A에서 : 메모리 모듈(25A)은 데이터 경로 1, 라인 0-143에 연결되어 있다. 메모리 모듈(26A)은 데이터 경로 2, 라인 144-287에 연결되어 있다. 메모리 모듈(27A)은 데이터 경로 3, 라인 288-431에 연결되어 있다. 메모리 모듈(28A)은 데이터 경로 4, 라인 432-575에 연결되어 있다. 그러므로, 메모리 뱅크 A가 인에이블링(enable)될 때 메모리 모듈(25-28A)은 576개 데이터 비트들 모두를 포함하는 데이터 워드를 저장하도록 액세스될 수 있다.
마찬가지로, 메모리 뱅크 B에서 : 메모리 모듈(25B)는 데이터 경로 1, 라인 0-143에 연결된다. 메모리 모듈(26B)은 데이터 경로 2, 라인 144-287에 연결된다. 메모리 모듈(27B)는 데이터 경로 3, 라인 288-431에 연결된다. 메모리 모듈(28B)은 데이터 경로 4, 라인 432-575에 연결된다. 그러므로, 메모리 뱅크 B가 인에이블링될 때, 메모리 모듈들(25-28B)은 576개의 데이터 비트들 모두를 포함하는 데이터 워드를 저장하도록 액세스될 수 있다. 일반적으로, 한번에 단지 한 개의 메모리 뱅크가 인에이블링된다.
도 1에서 도시된 바와 같이, 메모리 모듈들(25-28A)은 메모리 모듈들(25-28B)보다, 메모리 컨트롤러(20)에 더 가깝다. 만일 추가적인 메모리 뱅크가 부가되었다면, 그것은 메모리 컨트롤러(20)로부터 더 멀리 있게 될 것이다. 이 토폴로지에서의 한 가지 문제점은 데이터 경로들 상에서의 신호 열화이다. 이러한 토폴로지에서, 주어진 데이터 경로는 각 메모리 뱅크의 대응 메모리 모듈로 경로가 지정되어 있다. 그러므로, 개별 신호들은, 동일한 데이터 경로에 연결된 메모리 모듈 사이의 거리가 증가함에 따라 반사되고, 왜곡될 수 있다. 또한, 메모리 컨트롤러로부터 한 개의 메모리 뱅크까지의 데이터 경로 길이가 다른 메모리 뱅크로의 동일한 데이터 경로의 길이보다 상당히 다를 수도 있으므로, 각 메모리 뱅크로의 신호 타이밍은 제어하기 힘들 수도 있다. 도 1에서는 2개의 메모리 뱅크가 도시되지만, 다른 실시예들은 더 많은 메모리 뱅크를 필요로 가질 수도 있다는 것이 유의된다. 그러한 실시예에서는 추가적인 신호열화가 경험될 수 있다.
본 발명은 메모리 서브시스템 및, 특히 메모리 버스 상의 메모리 모듈 배치에 관한 것이다.1
도 1은 와이드 데이터 버스를 이용하는 메모리 시스템 구성의 다이어그램.
도 2는 메모리 서브시스템을 포함하는 데이터 프로세싱 시스템의 한 실시예의 다이어그램.
도 3은 시스템 보드 상의 메모리 모듈들의 물리적 배치의 한 실시예의 투시도.
도 4는 메모리 서브시스템을 포함하는 데이터 프로세싱 시스템의 또 다른 실시예의 다이어그램.
본 발명이 다양한 변형들과 대안적인 형태들로 받아들여질 수 있지만 본 발명의 특정 실시예들이 상기 도면들의 예에 의해 도시되고 이로써 상세히 서술될 것이다. 그러나 도면과 상세한 설명이 상기 개시된 특정 형태로 제한하도록 의도되는 것은 아니며, 반대로 본 발명은 첨부된 청구범위에 의해 규정된 바와 같이, 본원의 발명의 취지와 범위 내에 속하는 모든 변형들, 등가물들 및 대안들을 포함해야 한다는 것이 이해되어져야 한다.
다양한 메모리 모듈을 사용하는 복수의 뱅크 메모리 서브시스템의 다양한 실시예들이 개시되어 있다. 한 실시예에서, 데이터 프로세싱 시스템은 메모리 시스템에 연결된 프로세서를 포함할 수 있다. 메모리 서브시스템은 메모리 버스에 연결된 메모리 컨트롤러를 포함한다. 메모리 버스는 데이터 라인들의 개별 그룹핑(grouping)에 대응하는 데이터 경로들을 포함한다. 메모리 버스는 제 1 메모리 뱅크에 대응하는 스토리지를 제공하는 제 1의 복수의 메모리 모듈에 연결되어 있다. 제 1 메모리 뱅크는 제 1 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성된다. 또한 메모리 버스는 제 2 메모리 뱅크에 대응하는 스토리지를 제공하는 제 2 복수의 메모리 모듈에 연결된다. 제 2 메모리 뱅크는 제 2 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성된다. 제 1 및 제 2 메모리 뱅크들 각각의 개별 메모리 모듈은 메모리 버스의 각 데이터 경로와 연결되어 있다. 동일한 데이터 경로에 연결되어 있는 메모리 모듈들은 다른 데이터 경로들에 연결된 어떤 간섭 메모리 모듈들도 없이 서로 인접하여 위치된다.
도 2에서, 메모리 서브시스템을 포함하는 데이터 프로세싱 시스템의 한 실시예의 다이어그램이 도시되어 있다. 데이터 프로세싱 시스템은 시스템 버스(110)를 통하여 메모리 서브시스템(130)에 연결된 프로세서(100)를 포함한다. 프로세서(100)는 데이터가 메모리 서브시스템(130)에 저장되거나 메모리 서브 시스템(130)으로 부터 검색되는 것을 야기하는 소프트웨어 지시들을 수행할 수도 있다. 메모리 서브시스템(130)은 메모리 버스(125)를 통하여 메모리 모듈들(25-28A 및25-28B)에 연결된 메모리 컨트롤러(120)를 포함한다. 예시된 데이터 프로세싱 시스템은 데이터 프로세싱 시스템의 단지 한 가지 예이다. 데이터 프로세싱 시스템이 예를 들어 PC, 워크스테이션 혹은 네트워크 라우터일 수 있다는 것이 숙고되어 진다.
도 1의 실시예와 유사하게, 도 2의 메모리 버스(125)는 576개의 데이터 라인들을 포함하는 데이터 버스를 포함한다. 576개의 데이터 라인들은 144개의 라인들 각각마다의 4개의 데이터 경로로 세분된다. 이러한 특정 데이터 버스 토폴로지는 종종 와이드 데이터 버스로서 언급된다. 다른 실시예들에서, 보다 더 많거나 혹은 더 적은 데이터 라인들이 사용될 수도 있고, 데이터 경로들이 다른 수의 데이터 라인들을 포함할 수도 있음이 유의된다.
메모리 모듈들(25-28A와 25-28B)은 각각 2개의 메모리 뱅크들 A와 B를 형성하도록 배열된다. 메모리 모듈들(25-28A)은 메모리 뱅크 A에 대응하고, 메모리 모듈들(25-28B)은 메모리 뱅크 B에 대응된다. 메모리 뱅크는 메모리 내의 특정범위의 어드레스들과 연관된다. 메모리 모듈은 데이터 경로와 연관된다. 예를 들어, 메모리 뱅크 A에서 : 메모리 모듈(25A)은 데이터 경로 1, 라인 0-143에 연결되어 있다. 메모리 모듈(26A)은 데이터 경로 2, 라인 144-287에 연결되어 있다. 메모리 모듈(27A)은 데이터 경로 3, 라인 288-431에 연결되어 있다. 메모리 모듈(28A)은 데이터 경로 4, 라인 432-575에 연결되어 있다. 따라서, 메모리 뱅크 A가 인에이블링될 때 메모리 모듈들(25-28A)은 576개의 데이터 비트들 모두를 포함하는 데이터 워드를 저장하도록 액세스될 수 있다.
메모리 모듈의 논리적 배열은 도 1의 종래기술과 유사하다. 그러나 도 2에서, 메모리 버스(125)상의 메모리 모듈들의 물리적 위치 및 배치는 다르다. 도 2에서, 각 뱅크의 메모리 모듈이, 메모리 버스(125)상의 특정한 데이터 경로에 연결된 메모리 모듈이 메모리 버스(125) 상의 동일한 데이터 경로에 연결된 다른 메모리 모듈과 인접하게 위치되도록 인터리빙(interleave)된다. 게다가, 다른 데이터 경로에 접속되는 메모리 모듈들이 동일한 메모리 경로에 접속된 메모리 모듈들 사이에없을 수도 있다. 이것은 도 3에서 더 명확히 도시된다. 다른 실시예들은 보다 많거나 보다 적은 메모리 모듈들을 포함할 수 있고, 메모리 뱅크들이 다른 수의 메모리 모듈들을 사용하여 구성될 수도 있다는 것이 유념되어진다.
도 3을 참고하면, 시스템 보드 상의 메모리 모듈들의 물리적 배치의 한 실시예의 투시도가 도시된다. 도 2에서 도시된 것들에 대응하는 다이어그램 구성요소들은 간편성과 명료성을 위해 동일하게 넘버링되어 있다. 시스템 보드(150)는 프로세서(100), 메모리 컨트롤러(120) 및 메모리 모듈들(25-28A, 25-28B)에 연결된 메모리 버스(125)를 포함한다. 메모리 모듈들은 시스템 보드에 탑재된 커넥터들 또는 소켓에 삽입된다.
도 2에 관련하여 이상에 서술된 바와 같이, 동일 데이터 경로에 연결되는 메모리 모듈들은 다른 데이터 경로와 연결되는 간섭 메모리 모듈들 없이 서로에 인접하여 위치된다.
예를 들어, 뱅크 A의 메모리 모듈(25A)과 뱅크 B의 메모리 모듈(25B)은 둘 모두 데이터 경로 1에 연결되어 있고, 서로 인접해 있다. 뱅크 A의 메모리모듈(26A)과 뱅크 B의 메모리 모듈(26B)은 데이터 경로 2에연결되어 있고, 서로 인접해 있다. 뱅크 A의 메모리 모듈(27A)과 뱅크 B의 메모리 모듈(27B)은 데이터 경로 3과 연결되어 있고, 서로 인접해 있다. 뱅크 A의 메모리 모듈(28A)과 뱅크 B의 메모리 모듈(28B)은 데이터 경로 4과 연결되어 있고, 서로 인접해 있다.
도 4를 참조하면, 메모리 서브시스템을 포함하는 데이터 프로세싱 시스템의 다른 실시예의 다이어그램이 도시된다. 도 2 및 도 3에 도시된 것들에 대응하는 다이어그램 구성 요소들은 간편성과 명료성을 위해 동일하게 넘버링되어 있다.
도 2의 실시예와 유사하게, 도 4에서 도시된 데이터 프로세싱 시스템 또한 시스템 버스(110)를 통해 메모리 서브시스템(130)에 연결된 프로세서(100)를 포함한다. 메모리 서브시스템(130)은 메모리 버스(125)를 통해 복수의 메모리 모듈들에 연결되어 있는 메모리 컨트롤러(120)을 포함한다. 그러나 도 4에서 두 개의 추가 메모리 뱅크들 C와 D를 생성하는 추가 메모리 모듈들이 존재한다. 따라서 도 4에서, 메모리 모듈들(125-128A)은 뱅크 A를 형성하도록 배열되고, 메모리 모듈들(125-128B)은 뱅크 B를 형성하도록 배열되며, 메모리 모듈들(125-128C)은 뱅크 C를 형성하도록 배열되고, 메모리 모듈들(125-128D)은 뱅크 D를 형성하도록 배열되어 있다.
도 4에서 메모리 모듈들의 논리적이고 물리적인 배열은 도 2에서 도시된 배열과 유사하다. 도 4에서 각 뱅크의 메모리 모듈들은, 메모리 버스(125) 상에 있는 특정 데이터 경로에 접속된 메모리 모듈이 동일한 데이터 경로에 접속된 메모리 모듈들에 인접해 있도록, 인터리빙된다. 더욱이, 다른 데이터 경로에 접속되는 메모리 모듈들은 동일한 데이터 경로에 접속된 메모리 모듈들 사이에 없다.
도 4를 통해 도 2의 시스템들에서 서술된 바와 같은 메모리 모듈들의 배열은 더 적은 신호 반사로 인해 향상된 신호 퀄리티를 허용할 수 있다. 게다가 동일한 데이터 경로에 접속되는 메모리 모듈들이 동일한 신호 타이밍을 사용할 수 있으므로, 신호타이밍은 향상될 수 있다.
일단 이상의 명세서를 완전히 이해하면, 다수의 변화들과 변형들은 본 기술 분야의 숙련된 자들에게 명백하게 될 것이다. 이하의 청구범위는 그러한 모든 변화들과 변형들 전부를 포함하도록 해석되어지는 것이 의도된다.
컴퓨터 시스템 및 다른 데이터 프로세싱 시스템에서 메모리를 확장하기 위한 메모리 모듈들과 그 대응 커넥터 소켓들은 잘 알려져 있다. 일반적으로 인-라인 메모리 모듈들은 다이나믹 랜덤 액세스 메모리들(DRAMs)와 같은 복수의 메모리 칩들이 표면에 탑재되어 있는 PCB를 포함한다. PCB의 한 에지를 따라 있는 접속 부분은 커넥터의 매팅(mating)(즉, 수용(accommodating))공간으로의 삽입을 위해 조절된다. 접속부분 상의 복수의 접촉 패드들은(핀들로도 불림) 메모리 모듈과 컴퓨터 혹은 데이터 프로세싱 시스템의 나머지 부분 사이에 전기적 신호의 전달을 제공하기 위해 커넥터의 수용공간 내의 복수의 대응 접촉부들과 매팅(mating)한다.
많은 시스템들에서, 메모리 모듈 커넥터들은 메모리 모듈들이 한 줄씩 또는 연쇄적으로 메모리 버스와 접속되도록 마더보드나 시스템 보드상에 탑재된다. 적은 수의 메모리 모듈들 또는 나로우(narrow) 데이터 버스를 포함하는 시스템에 있어서, 연쇄 구성은 문제가 없을 수도 있다. 와이드(wide) 데이터 버스 및 다수의 메모리 모듈들을 갖는 시스템에서, 연쇄 구성은 문제들이 존재할 수도 있다.
본원 발명은 메모리 서브시스템, 특히 메모리 버스 상의 메모리 모듈 배치에 이용할 수 있다.

Claims (12)

  1. 메모리 서브시스템에 있어서;
    메모리 컨트롤 유닛과;
    상기 메모리 컨트롤러 유닛에 연결된 메모리 버스로서, 상기 메모리 버스는 상기 메모리에 연관된 데이터 라인들의 개별 그룹핑(grouping)에 각각 대응하는 복수의 데이터 경로들을 포함하는, 상기 메모리 버스와;
    제 1 메모리 뱅크에 대응하는 스토리지를 제공하는 상기 메모리 버스에 연결된 제 1 메모리 모듈 및 제 2 메모리 모듈로서, 상기 제 1 메모리 뱅크는 제 1 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성되는, 상기 제 1 메모리 모듈 및 제 2 메모리 모듈과;
    제 2 메모리 뱅크에 대응하는 스토리지를 제공하는 상기 메모리 버스에 연결된 제 3 메모리 모듈 및 제 4 메모리 모듈로서, 상기 제 2 메모리 뱅크는 제 2 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성되는, 상기 제 3 메모리 모듈 및 제 4 메모리 모듈을 포함하고;
    상기 제 1 메모리 모듈과 상기 제 3 메모리 모듈은 상기 메모리 버스의 제 1 데이터 경로에 연결되고, 상기 제 2 메모리 모듈과 상기 제 4 메모리 모듈은 상기 메모리 버스의 제 2 데이터 경로에 연결되고;
    다른 데이터 경로들에 연결된 간섭 메모리 모듈들이 없이, 상기 제 1 메모리 모듈과 상기 제 3 메모리 모듈이 서로에 인접하게 위치되고, 상기 제 2 메모리 모듈과 상기 제 4 메모리 모듈이 서로에 인접하게 위치되는, 메모리 서브시스템.
  2. 제 1 항에 있어서,
    상기 복수의 데이터 경로들 각각은 144개의 데이터 라인들을 포함하는, 메모리 서브시스템.
  3. 제 1 항에 있어서,
    상기 메모리 모듈들 각각은 듀얼 인 라인 메모리 모듈들(DIMMs)인, 메모리 서브시스템.
  4. 제 1 항에 있어서,
    상기 메모리 모듈들 각각은 커넥터를 통해 상기 메모리 버스에 연결되는, 메모리 서브시스템.
  5. 메모리 서브시스템에 있어서;
    메모리 컨트롤러 유닛과;
    상기 메모리 컨트롤러 유닛에 연결된 메모리 버스로서, 상기 메모리 버스는 데이터 라인들의 개별 그룹핑에 의해 각각 형성된 복수의 데이터 경로들을 포함하는, 상기 메모리 버스와;
    제 1 메모리 뱅크에 대응하는 스토리지를 제공하는 상기 메모리 버스에 연결된 제 1 복수의 메모리 모듈들로서, 상기 제 1 메모리 뱅크는 제 1 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성되는, 상기 제 1 복수의 메모리 모듈과;
    제 2 메모리 뱅크에 대응하는 스토리지를 제공하는 상기 메모리 버스에 연결된 제 2 복수의 메모리 모듈들로서, 상기 제 2 메모리 뱅크는 제 2 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성되는, 상기 제 2 복수의 메모리 모듈드을 포함하고;
    상기 제 1 메모리 뱅크와 제 2 메모리 뱅크 각각의 개별 메모리 모듈은 상기 메모리 버스의 각 데이터 경로에 연결되고;
    상기 메모리 버스의 동일한 데이터 경로에 연결되는 메모리 모듈들은 다른 데이터 경로들에 연결된 간섭 메모리 모듈들이 없이 서로에 인접하게 위치되는, 메모리 서브시스템.
  6. 제 5 항에 있어서,
    상기 복수의 데이터 경로들의 각각은 144개의 데이터 라인들을 포함하는, 메모리 서브시스템.
  7. 제 5 항에 있어서,
    상기 메모리 모듈들 각각은 듀얼 인라인 메모리 모듈들(DIMMs)인, 메모리 서브시스템.
  8. 제 5 항에 있어서, 상기 메모리 모듈들 각각은 커넥터를 통해 상기 메모리 버스에 연결되는, 메모리 서브시스템.
  9. 데이터 프로세싱 시스템에 있어서;
    프로세서와;
    상기 프로세서에 연결된 메모리 컨트롤러 유닛과;
    상기 메모리 컨트롤러 유닛에 연결된 메모리 버스로서, 상기 메모리 버스는 상기 메모리와 연관된 데이터 라인들의 개별 그룹핑에 각각 대응하는 복수의 데이터 경로드을 포함하는, 상기 메모리 버스와;
    제 1 메모리 뱅크에 대응하는 스토리지를 제공하는 상기 메모리 버스에 연결된 제 1 메모리 모듈 및 제 2 메모리 모듈로서, 상기 제 1 메모리 뱅크는 제 1 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성되는, 상기 제 1 메모리 모듈 및 제 2 메모리 모듈과;
    제 2 메모리 뱅크에 대응하는 스토리지를 제공하는 상기 메모리 버스에 연결된 제 3 메모리 모듈 및 제 4 메모리 모듈로서, 상기 메모리 뱅크는 제 2 범위의 어드레스들에 대응하는 데이터를 저장하도록 구성되는, 상기 제 3 메모리 모듈 및 제 4 메모리 모듈을 포함하고;
    상기 제 1 메모리 모듈 및 상기 제 3 메모리 모듈은 상기 메모리 버스의 제 1 데이터 경로에 연결되고, 상기 제 2 메모리 모듈 및 상기 제 4 메모리 모듈은 상기 메모리 버스의 제 2 데이터 경로에 연결되고;
    다른 데이터 경로들에 연결된 간섭 메모리 모듈들이 없이, 상기 제 1 메모리 모듈과 상기 제 3 메모리 모듈이 서로 인접하게 위치되고, 상기 제 2 메모리 모듈과 상기 제 4 메모리 모듈이 서로에 인접하게 위치되는, 데이터 프로세싱 시스템.
  10. 제 9 항에 있어서,
    상기 복수의 데이터 경로들 각각은 144개 데이터 라인들을 포함하는, 데이터 프로세싱 시스템.
  11. 제 9 항에 있어서,
    상기 메모리 모듈들 각각은 듀얼 인라인 메모리 모듈들(DIMMs)인, 데이터 프로세싱 시스템.
  12. 제 9 항에 있어서,
    상기 메모리 모듈들 각각은 커넥터를 통해 상기 메모리 버스에 연결되는, 데이터 프로세싱 시스템.
KR10-2003-7011380A 2001-03-30 2002-03-29 복수의 메모리 모듈들의 배열을 사용한 멀티-뱅크 메모리서브시스템 KR20030085134A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/823,540 2001-03-30
US09/823,540 US6725314B1 (en) 2001-03-30 2001-03-30 Multi-bank memory subsystem employing an arrangement of multiple memory modules
PCT/US2002/010563 WO2002080002A2 (en) 2001-03-30 2002-03-29 Multi-bank memory subsystem employing an arrangement of multiple memory modules

Publications (1)

Publication Number Publication Date
KR20030085134A true KR20030085134A (ko) 2003-11-03

Family

ID=25239051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7011380A KR20030085134A (ko) 2001-03-30 2002-03-29 복수의 메모리 모듈들의 배열을 사용한 멀티-뱅크 메모리서브시스템

Country Status (10)

Country Link
US (1) US6725314B1 (ko)
EP (1) EP1374073B1 (ko)
JP (1) JP3806089B2 (ko)
KR (1) KR20030085134A (ko)
CN (1) CN1328676C (ko)
AT (1) ATE502337T1 (ko)
AU (1) AU2002250514A1 (ko)
CA (1) CA2437565C (ko)
DE (1) DE60239451D1 (ko)
WO (1) WO2002080002A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763352B1 (ko) * 2005-05-10 2007-10-04 삼성전자주식회사 전용 데이터 및 컨트롤 버스들을 사용하는 메모리 시스템, 모듈들, 컨트롤러들 및 방법들
US7577760B2 (en) 2005-05-10 2009-08-18 Samsung Electronics Co., Ltd. Memory systems, modules, controllers and methods using dedicated data and control busses

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996644B2 (en) * 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
KR100448717B1 (ko) * 2002-08-02 2004-09-13 삼성전자주식회사 메모리 시스템
US6996686B2 (en) * 2002-12-23 2006-02-07 Sun Microsystems, Inc. Memory subsystem including memory modules having multiple banks
US7533218B2 (en) * 2003-11-17 2009-05-12 Sun Microsystems, Inc. Memory system topology
JP2006004079A (ja) * 2004-06-16 2006-01-05 Sony Corp 記憶装置
US7350048B1 (en) 2004-10-28 2008-03-25 Sun Microsystems, Inc. Memory system topology
US7496777B2 (en) * 2005-10-12 2009-02-24 Sun Microsystems, Inc. Power throttling in a memory system
US7533212B1 (en) 2005-10-20 2009-05-12 Sun Microsystems, Inc. System memory board subsystem using DRAM with integrated high speed point to point links
US7523282B1 (en) 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem
US7409491B2 (en) * 2005-12-14 2008-08-05 Sun Microsystems, Inc. System memory board subsystem using DRAM with stacked dedicated high speed point to point links
US8380940B2 (en) * 2010-06-25 2013-02-19 Qualcomm Incorporated Multi-channel multi-port memory
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9285865B2 (en) 2012-06-29 2016-03-15 Oracle International Corporation Dynamic link scaling based on bandwidth utilization
US20150016046A1 (en) * 2013-07-10 2015-01-15 Samsung Electronics Co., Ltd. Ina cabled memory appliance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025903A (en) 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
GB2226665A (en) 1988-12-30 1990-07-04 Copam Electronics Corp Computer memory structure
US5089993B1 (en) 1989-09-29 1998-12-01 Texas Instruments Inc Memory module arranged for data and parity bits
US5226134A (en) * 1990-10-01 1993-07-06 International Business Machines Corp. Data processing system including a memory controller for direct or interleave memory accessing
US5270964A (en) 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5265218A (en) 1992-05-19 1993-11-23 Sun Microsystems, Inc. Bus architecture for integrated data and video memory
US5530623A (en) * 1993-11-19 1996-06-25 Ncr Corporation High speed memory packaging scheme
US5881264A (en) * 1996-01-31 1999-03-09 Kabushiki Kaisha Toshiba Memory controller and memory control system
KR100203145B1 (ko) 1996-06-29 1999-06-15 김영환 반도체 메모리 소자의 뱅크 분산 방법
US6202110B1 (en) 1997-03-31 2001-03-13 International Business Machines Corporation Memory cards with symmetrical pinout for back-to-back mounting in computer system
US5796672A (en) * 1997-04-24 1998-08-18 Texas Instruments Incorporated Method and circuit for routing data to registers in an integrated circuit
US6330627B1 (en) * 1998-01-20 2001-12-11 Kabushiki Kaisha Toshiba System for fast data transfer between memory modules and controller using two clock lines each having a go line portion and a return line portion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763352B1 (ko) * 2005-05-10 2007-10-04 삼성전자주식회사 전용 데이터 및 컨트롤 버스들을 사용하는 메모리 시스템, 모듈들, 컨트롤러들 및 방법들
US7577760B2 (en) 2005-05-10 2009-08-18 Samsung Electronics Co., Ltd. Memory systems, modules, controllers and methods using dedicated data and control busses

Also Published As

Publication number Publication date
EP1374073A2 (en) 2004-01-02
WO2002080002A2 (en) 2002-10-10
CA2437565C (en) 2005-05-17
CN1328676C (zh) 2007-07-25
CN1514972A (zh) 2004-07-21
CA2437565A1 (en) 2002-10-10
DE60239451D1 (de) 2011-04-28
ATE502337T1 (de) 2011-04-15
EP1374073B1 (en) 2011-03-16
US6725314B1 (en) 2004-04-20
AU2002250514A1 (en) 2002-10-15
WO2002080002A3 (en) 2002-11-21
JP3806089B2 (ja) 2006-08-09
JP2004524628A (ja) 2004-08-12

Similar Documents

Publication Publication Date Title
KR100235222B1 (ko) 싱글 인라인 메모리 모듈
US6891729B2 (en) Memory module
CA2437565C (en) Multi-bank memory subsystem employing an arrangement of multiple memory modules
KR100691583B1 (ko) 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
US7519894B2 (en) Memory device with error correction code module
EP1422717B1 (en) Memory system and memory subsystem
US7411843B2 (en) Semiconductor memory arrangement with branched control and address bus
KR100213965B1 (ko) 고속전기신호 상호접속구조
US20030043613A1 (en) Memory module with equal driver loading
US10109324B2 (en) Extended capacity memory module with dynamic data buffers
US6996686B2 (en) Memory subsystem including memory modules having multiple banks
US7009848B2 (en) Method, adapter card and configuration for an installation of memory modules
US20060202328A1 (en) Memory module and memory configuration with stub-free signal lines and distributed capacitive loads
JP3634393B2 (ja) コンピュータ・メモリの構成を決定するための装置
KR100375147B1 (ko) 회로모듈
JP5043360B2 (ja) 所定のピン配列を有するメモリモジュール
KR100761832B1 (ko) 메모리 모듈의 구성을 변경할 수 있는 메모리 시스템
US7167967B2 (en) Memory module and memory-assist module
CN117909273A (zh) 一种计算设备
US20040201968A1 (en) Multi-bank memory module
US20070224854A1 (en) Memory module, method of manufacturing a memory module and computer system
US5950220A (en) Method and apparatus for providing a logical double sided memory element by mapping single sided memory elements onto a logical double sided memory address space
KR101526318B1 (ko) 메인 보드 상에 스터브 저항이 형성된 메모리 보드를 포함하는 메모리 시스템
US20080050938A1 (en) Card Design with Fully Buffered Memory Modules and the Use of a Chip Between Two Consecutive Modules
JP2008503802A (ja) 高速メモリモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee