KR20030082770A - 비휘발성 메모리 셀의 플로팅 게이트 제조방법 - Google Patents
비휘발성 메모리 셀의 플로팅 게이트 제조방법 Download PDFInfo
- Publication number
- KR20030082770A KR20030082770A KR1020020021246A KR20020021246A KR20030082770A KR 20030082770 A KR20030082770 A KR 20030082770A KR 1020020021246 A KR1020020021246 A KR 1020020021246A KR 20020021246 A KR20020021246 A KR 20020021246A KR 20030082770 A KR20030082770 A KR 20030082770A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- hard mask
- mask pattern
- layer
- patterned
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000015654 memory Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 메모리 셀의 플로팅 게이트 제조방법에 관한 것으로, 특히 그 제조 방법은 반도체 기판에 터널 산화막을 형성하며, 터널 산화막 상부에 도전막, 버퍼산화막, 하드 마스크막을 순차적으로 증착하고, 하드 마스크막의 상부에 플로팅 게이트의 제 1 및 제 2면을 정의하는 제 1마스크 패턴을 형성하며, 제 1마스크 패턴에 의해 드러난 하드 마스크막을 경사진 건식 식각 공정으로 패터닝한 후에 제 1마스크 패턴을 제거하며, 패터닝된 하드 마스크막에 의해 드러난 버퍼 산화막과 도전막을 식각 공정으로 패터닝하며, 결과물에 플로팅 게이트의 제 3 및 제 4면을 정의하는 제 2마스크 패턴을 형성하며, 제 2마스크 패턴에 의해 드러난 하드 마스크막과, 버퍼 산화막 및 도전막을 건식 식각공정으로 패터닝한 후에 제 2마스크 패턴을 제거한다. 그러므로, 본 발명은 플로팅 게이트의 1차 패터닝시 스페이서를 형성하지 않고 바로 플로팅 게이트를 경사지게 식각하여 미세 공간을 확보하고 이로 인해 게이트 상부의 버퍼 산화막 및 하드 마스크막의 제조 공정을 생략할 수 있다.
Description
본 발명은 비휘발성 메모리의 제조 방법에 관한 것으로서, 특히 비휘발성 메모리 셀의 플로팅 게이트 제조방법에 관한 것이다.
일반적으로 비휘발성 메모리는 전원이 중단되어도 저장된 데이터가 손실되지 않는 장점을 가지고 있어 PC Bios용, Set-top Box, 프린터 및 네트워크 서버 등의데이터 저장용으로 많이 사용되고 있으며 최근에는 디지털 카메라와 휴대폰 등에서도많이 이용되고 있는 실정이다.
이러한 비휘발성 메모리 중에서도 전기적으로 메모리 셀의 데이터를 일괄적으로 또는 섹터 단위로 소거하는 기능을 가지고 있는 EEPROM(Electrically Erasable Programmable Read-Only Memory)형 플래시 메모리장치는 프로그램시 드레인 측에 채널 열 전자(channel hot electron)를 형성시켜 전자를 플로팅 게이트(floating gate)에 축적함으로써 셀 트랜지스터의 문턱 전압을 증가시킨다. 반면에, 플래시 메모리장치의 소거 동작은 소스/기판과 플로팅 게이트간에 고전압을 발생시켜 플로팅 게이트에 축적된 전자를 방출함으로써 셀 트랜지스터의 문턱 전압을 낮춘다.
한편, 반도체 소자의 고집적화에 따라 디자인 룰이 점차 축소되고 있어 이로 인해 소자의 미세 패턴 구현이 점차 어려워지고 있다. 이에 비휘발성 메모리 셀의 제조 공정에 있어서도, 디자인 룰의 감소로 플로팅 게이트 사이의 공간 마진을 확보하기가 어려워진다. 만약 플로팅 게이트 전극 사이의 공간 마진이 작은 것에 대비하여 게이트 측면 위치에 절연 물질로 이루어진 스페이서를 형성하고 있다.
도 1은 종래 기술에 의한 비휘발성 메모리 셀의 플로팅 게이트를 나타낸 평면도이다.
도 1을 참조하면, 터널 산화막(20) 상부에 직사각형 형태로 패터닝된 플로팅 게이트의 상부에 위치한 하드 마스크막(34'') 양쪽 측벽에는 절연 물질로 이루어진 스페이서(40)가 형성되어 있다. 이 스페이서(40)는 플로팅 게이트 사이의 좁은 공간을 확보하기 위해 하드 마스크막(34'') 측면에 형성된다.
종래 플로팅 게이트의 제조 공정은 미세 패턴을 확보하기 위하여 상기 스페이서(38)를 이용하여 2번의 마스크 패턴(게이트의 길이 방향/폭 방향)을 사용한 사진 및 식각 공정으로 플로팅 게이트를 패터닝하고 있다. 이에 대한 상세한 설명은 다음 도면을 참조하기로 한다.
도 2a 내지 도 2e는 종래 기술의 일 실시예에 의한 비휘발성 메모리 셀의 플로팅 게이트를 제조하기 위한 공정 순서도로서, 도 2a 및 도 2b는 도 1의 A-A'선에 의해 절단된 게이트의 구조 단면을 나타낸 것이며 도 2c 내지 도 2e는 도 1의 B-B'선에 의해 절단된 게이트의 구조 단면을 나타낸 것이다.
우선, 도 2a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판상부에 터널 산화막(20)을 형성한다. 그리고 터널 산화막(20) 상부에 도전막(30)으로서 폴리실리콘막을 형성하고 그 위에 순차적으로 버퍼 산화막(32)과 하드 마스크막(34)을 적층한다. 그런 다음 1차의 사진 공정을 진행하여 하드 마스크막(34) 상부에 플로팅 게이트의 제 1 및 제 2면(예를 들어, 게이트의 폭 방향에 대응하는 면)을 정의하는 제 1마스크 패턴(36)을 형성한다.
그리고 도 2b에 도시된 바와 같이, 제 1마스크 패턴(36)에 의해 드러난 하드 마스크막(34)을 건식 식각 공정으로 패터닝(34')한 후에 제 1마스크 패턴(36)을 제거한다. 플로팅 게이트의 폭 방향에 대응하는 면만 패터닝된 하드 마스크막(34')이 있는 결과물 전면에 절연물질로서 실리콘질화막을 형성하고 이를 건식 식각으로 식각해서 상기 하드 마스크막 패턴(34')의 양측면에 스페이서(38)를 형성한다.
그 다음 도 2c에 도시된 바와 같이, 상기 하드 마스크막 패턴(34')과 스페이서(38)를 마스크로 삼아 플로팅 게이트의 폭 방향에 대응하는 면에 대응되는 위치의 버퍼 산화막(32)과 도전막(30)을 순차적으로 패터닝(32', 30')하여 도 1의 35와 같은 플로팅 게이트 사이의 세로쪽 공간을 마련한다.
이어서 도 2d에 도시된 바와 같이, 상기 결과물에 다시 2차의 사진 공정을 진행하여 하드 마스크막(34') 상부에 플로팅 게이트의 제 3 및 제 4면(예를 들어, 게이트의 길이 방향에 대응하는 면)을 정의하는 제 2마스크 패턴(39)을 형성한다.
그리고나서 도 2e에 도시된 바와 같이, 제 2마스크 패턴(39)에 의해 드러난 하드 마스크막(34')을 다시 건식 식각 공정으로 패터닝(34'')한 후에 플로팅 게이트의 길이 방향에 대응하는 면이 패터닝된 하드 마스크막(34'') 아래의 버퍼 산화막(32')과 도전막(30')을 건식 식각으로 식각한다. 이로 인해 플로팅 게이트의 길이 방향에 대응되는 위치의 버퍼 산화막(32')과 도전막(30')이 순차적으로 패터닝(32'', 30'')되어 도 1의 37과 같은 플로팅 게이트 사이의 가로쪽 공간을 마련한다. 그리고 제 2마스크 패턴(39)을 제거한다.
종래와 같은 플로팅 게이트의 제조 방법은 게이트 사이가 좁은 미세 패턴을 구현하는데, 2번의 마스크 패턴 공정을 진행하여 정밀하게 플로팅 게이트를 패터닝할 수 있으나, 스페이서 제조 공정시 과도 건식식각으로 인하여 플로팅 게이트의 표면에 작은 구멍을 형성시켜 그 특성이 저하되는 문제점이 있었다.
게다가 종래 플로팅 게이트 제조 방법은 플로팅 게이트 상부에 버퍼 산화막, 하드 마스크막을 형성하고 게다가 스페이서까지 형성해야하는 등 그 제조 공정이다소 복잡하고 그 공정 수가 많아서 생산성이 떨어지고 또한 불량의 발생가능성도 높아지는 단점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제 1 마스크 패턴을 이용하여 하드 마스크막을 경사지게 패터닝하고, 패터닝된 하드 마스크막에 의해 플로팅 게이트를 형성하여 제조 공정을 단순화시킬 수 있는 비휘발성 메모리 셀의 플로팅 게이트 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 비휘발성 메모리 셀의 플로팅 게이트 제조 방법에 있어서, 반도체 기판에 터널 산화막을 형성하는 단계와, 상기 터널 산화막 상부에 도전막, 버퍼산화막, 하드 마스크막을 순차적으로 증착하고. 상기 하드 마스크막의 상부에 상기 플로팅 게이트의 제 1 및 제 2면을 정의하는 제 1마스크 패턴을 형성하는 단계와, 상기 제 1마스크 패턴에 의해 드러난 하드 마스크막을 경사진 건식 식각 공정으로 패터닝한 후에 상기 제 1마스크 패턴을 제거하는 단계와, 상기 패터닝된 하드 마스크막에 의해 드러난 상기 버퍼 산화막과 도전막을 식각 공정으로 패터닝하는 단계와, 상기 결과물에 상기 플로팅 게이트의 제 3 및 제 4면을 정의하는 제 2마스크 패턴을 형성하는 단계 및 상기 제 2마스크 패턴에 의해 드러난 하드 마스크막과, 버퍼 산화막 및 도전막을 건식 식각공정으로 패터닝한 후에 상기 제 2마스크 패턴을 제거하는 단계를 포함한다.
도 1은 종래 기술에 의한 비휘발성 메모리 셀의 플로팅 게이트를 나타낸 평면도,
도 2a 내지 도 2e는 종래 기술의 일 실시예에 의한 비휘발성 메모리 셀의 플로팅 게이트를 제조하기 위한 공정 순서도,
도 3은 본 발명에 따른 비휘발성 메모리 셀의 플로팅 게이트를 나타낸 평면도,
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 비휘발성 메모리 셀의 플로팅 게이트를 제조하기 위한 공정 순서도.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자한다.
도 3은 본 발명에 따른 비휘발성 메모리 셀의 플로팅 게이트를 나타낸 평면도이다. 도 3을 참조하면, 버퍼 산화막(106) 상부에 직사각형 형태로 패터닝된 하드 마스크막(108')은 길이 방향 또는 폭 방향으로 양쪽 측벽이 아래로 넓어지게 경사진 구조면(108a)을 갖는다. 그러므로, 본 발명은 하드 마스크막(108')의 측면(길이방향 또는 세로 방향)을 경사지게 식각함으로써 스페이서를 형성하지 않고서도 플로팅 게이트 패턴사이의 좁은 공간을 미세하게 확보할 수 있다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 비휘발성 메모리 셀의 플로팅 게이트를 제조하기 위한 공정 순서도로서, 도 4a 및 도 4c는 도 3의 A-A'선에 의해 절단된 게이트의 구조 단면을 나타낸 것이며 도 4d 내지 도 4f는 도 3의 B-B'선에 의해 절단된 게이트의 구조 단면을 나타낸 것이다.
우선, 도 4a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판상부에 터널 산화막(102)을 형성한다. 그리고 터널 산화막(102) 상부에 도전막(104)으로서 폴리실리콘막을 형성하고 그 위에 순차적으로 버퍼 산화막(106)과 하드 마스크막(108)을 적층한다. 그런 다음 1차의 사진 공정을 진행하여 하드 마스크막(108) 상부에 플로팅 게이트의 제 1 및 제 2면(예를 들어, 게이트의 폭 방향에 대응하는 면)을 정의하는 제 1마스크 패턴(110)을 형성한다.
그리고 도 4b에 도시된 바와 같이, 제 1마스크 패턴(110)에 의해 드러난 하드 마스크막(108)을 경사진 건식 식각 공정으로 패터닝(108')한 후에 제 1마스크 패턴(110)을 제거한다. 이때 하드 마스크막(108)의 건식 식각 공정은 HBr, Cl,HeO2(O2) 가스를 사용하여 진행함으로써 경사진 하드 마스크막 패턴(108')을 형성한다.
하드 마스크막(108)의 건식 식각 공정의 조건을 변화시켜 하드 마스크막 패턴(108')의 경사 각도를 조절할 수 있는데, 이러한 하드 마스크막 패턴(108')의 경사 각도를 이용하여 후술되는 공정에서 형성되는 플로팅 게이트간의 공간을 조절할 수 있다.
이어서 도 4c에 도시된 바와 같이, 하드 마스크막 패턴(108')을 마스크로 삼아 플로팅 게이트의 폭 방향에 대응하는 면에 대응되는 위치의 버퍼 산화막(106)과 도전막(104)을 순차적으로 패터닝(106', 104')한다. 이로 인해, 플로팅 게이트의 제 1 및 제 2면이 패터닝된 경사진 하드 마스크막 패턴(108')에 의해 도 3의 105와 같은 플로팅 게이트 사이의 세로쪽 공간을 마련한다.
이어서 도 4d에 도시된 바와 같이, 상기 결과물에 다시 2차의 사진 공정을 진행하여 하드 마스크막 패턴(108') 상부에 플로팅 게이트의 제 3 및 제 4면(예를 들어, 게이트의 길이 방향에 대응하는 면)을 정의하는 제 2마스크 패턴(112)을 형성한다.
그리고나서 도 4e에 도시된 바와 같이, 제 2마스크 패턴(112)에 의해 드러난 하드 마스크막(108')을 다시 건식 식각 공정으로 패터닝(108'')한 후에 플로팅 게이트의 길이 방향에 대응하는 면이 패터닝된 하드 마스크막(108'') 아래의 버퍼 산화막(106')과 도전막(104')을 건식 식각으로 식각한다. 이로 인해 플로팅 게이트의 길이 방향에 대응되는 위치의 버퍼 산화막(106')과 도전막(104')이 순차적으로패터닝(106'', 104'')되어 도 3의 109와 같은 플로팅 게이트 사이의 가로쪽 공간을 마련한다. 그리고 제 2마스크 패턴(112)을 제거함으로써 본 발명에 따른 플로팅 게이트 제조 공정을 완료한다.
한편, 상술한 본 발명의 실시예에서는 제 1 및 제 2면을 플로팅 게이트의 길이 방향에 대응하는 면이며 제 3 및 제 4면을 플로팅 게이트의 폭 방향에 대응하는 면이라 지정하였지만, 제 1 및 제 2면을 폭 방향 또는 제 3 및 제 4면을 길이 방향의 면으로 변경해서 공정을 진행할 수도 있다.
이상 설명한 바와 같이, 본 발명은 플로팅 게이트의 1차 패터닝시 스페이서를 형성하지 않고 하드 마스크막을 경사지게 식각하여 미세 공간을 확보하고, 경사진 하드 마스크막을 이용하여 게이트 상부의 버퍼 산화막 및 도전막을 식각하여 플로팅 게이트를 확보함으로써, 스페이서 제조 공정을 생략할 수 있다.
따라서 본 발명은 고집적화 비휘발성 메모리 셀의 구현이 가능하고 그 제조 공정을 단순화할 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (4)
- 비휘발성 메모리 셀의 플로팅 게이트 제조 방법에 있어서,반도체 기판에 터널 산화막을 형성하는 단계;상기 터널 산화막 상부에 도전막, 버퍼산화막, 하드 마스크막을 순차적으로 증착하고. 상기 하드 마스크막의 상부에 상기 플로팅 게이트의 제 1 및 제 2면을 정의하는 제 1마스크 패턴을 형성하는 단계;상기 제 1마스크 패턴에 의해 드러난 하드 마스크막을 경사진 건식 식각 공정으로 패터닝한 후에 상기 제 1마스크 패턴을 제거하는 단계;상기 패터닝된 하드 마스크막에 의해 드러난 상기 버퍼 산화막과 도전막을 식각 공정으로 패터닝하는 단계;상기 결과물에 상기 플로팅 게이트의 제 3 및 제 4면을 정의하는 제 2마스크 패턴을 형성하는 단계; 및상기 제 2마스크 패턴에 의해 드러난 하드 마스크막과, 버퍼 산화막 및 도전막을 건식 식각공정으로 패터닝한 후에 상기 제 2마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 셀의 플로팅 게이트 제조방법.
- 제 1항에 있어서, 상기 제 1 및 제 2면은 상기 플로팅 게이트의 길이 방향에 대응하는 면이며 상기 제 3 및 제 4면은 상기 플로팅 게이트의 폭 방향에 대응하는 면인 것을 특징으로 하는 비휘발성 메모리 셀의 플로팅 게이트 제조방법.
- 제 1항에 있어서, 상기 제 1 및 제 2면은 상기 플로팅 게이트의 폭 방향에 대응하는 면이며 상기 제 3 및 제 4면은 상기 플로팅 게이트의 길이 방향에 대응하는 면인 것을 특징으로 하는 비휘발성 메모리 셀의 플로팅 게이트 제조방법.
- 제 1항에 있어서, 상기 경사진 건식 식각 공정은 HBr, Cl, HeO2(O2) 가스를 사용하여 진행하는 것을 특징으로 하는 비휘발성 메모리 셀의 플로팅 게이트 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0021246A KR100442152B1 (ko) | 2002-04-18 | 2002-04-18 | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0021246A KR100442152B1 (ko) | 2002-04-18 | 2002-04-18 | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030082770A true KR20030082770A (ko) | 2003-10-23 |
| KR100442152B1 KR100442152B1 (ko) | 2004-07-27 |
Family
ID=32379511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0021246A KR100442152B1 (ko) | 2002-04-18 | 2002-04-18 | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100442152B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827541B1 (ko) * | 2007-06-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 형성 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316714B1 (ko) * | 1998-07-11 | 2001-12-12 | 윤종용 | 플래쉬 메모리소자의 셀 제조방법 |
| JP2001326287A (ja) * | 2000-05-17 | 2001-11-22 | Nec Corp | 半導体装置の製造方法 |
| KR20020056356A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 미세 패턴 형성 방법 |
-
2002
- 2002-04-18 KR KR10-2002-0021246A patent/KR100442152B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827541B1 (ko) * | 2007-06-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100442152B1 (ko) | 2004-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1923909B1 (en) | Charge trapping memory device and manufacturing method thereof | |
| KR100814408B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법. | |
| US7214588B2 (en) | Methods of forming memory cells with nonuniform floating gate structures | |
| US8557696B2 (en) | Split gate flash cell and method for making the same | |
| US6768162B1 (en) | Split gate flash memory cell and manufacturing method thereof | |
| US7485917B2 (en) | Split gate flash memory cell and fabrication method thereof | |
| US6482728B2 (en) | Method for fabricating floating gate | |
| KR20090082627A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
| KR100442152B1 (ko) | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 | |
| KR100509828B1 (ko) | 스플리트형 플래시 메모리 셀의 게이트 전극 및 그 제조방법 | |
| KR100442151B1 (ko) | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 | |
| US7572696B2 (en) | Method of forming a gate of a flash memory device | |
| KR100474739B1 (ko) | 비휘발성 메모리 셀의 경사진 플로팅 게이트 제조방법 | |
| CN101345216A (zh) | 制作快闪存储器的方法 | |
| KR100642383B1 (ko) | 개선된 소거효율을 갖는 플래시 메모리소자 및 그 제조방법 | |
| KR100559523B1 (ko) | 플래시 메모리 소자의 셀 제조 방법 | |
| KR100632048B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 | |
| US20120225528A1 (en) | Floating gate flash cell device and method for partially etching silicon gate to form the same | |
| KR100833440B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| KR20050111167A (ko) | 커플링비를 향상시킬 수 있는 비휘발성 반도체 메모리 소자 | |
| KR20060069030A (ko) | 낸드형 비휘발성 메모리 소자의 형성 방법 | |
| KR0172274B1 (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
| KR100209340B1 (ko) | 메모리 셀 트랜지스터 및 그 제조방법 | |
| KR20060066961A (ko) | 낸드형 비휘발성 메모리 소자 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |