KR20030081894A - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20030081894A
KR20030081894A KR1020020020342A KR20020020342A KR20030081894A KR 20030081894 A KR20030081894 A KR 20030081894A KR 1020020020342 A KR1020020020342 A KR 1020020020342A KR 20020020342 A KR20020020342 A KR 20020020342A KR 20030081894 A KR20030081894 A KR 20030081894A
Authority
KR
South Korea
Prior art keywords
region
gate insulating
insulating film
ldd
crystalline semiconductor
Prior art date
Application number
KR1020020020342A
Other languages
English (en)
Other versions
KR100488063B1 (ko
Inventor
이석우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0020342A priority Critical patent/KR100488063B1/ko
Publication of KR20030081894A publication Critical patent/KR20030081894A/ko
Application granted granted Critical
Publication of KR100488063B1 publication Critical patent/KR100488063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터의 제조방법은, 기판 위에 결정성 반도체막을 형성하는 단계와; 결정성 반도체막을 패터닝하고, 그 패터닝된 결정성 반도체막 위에 게이트 절연막을 형성하는 단계와; 게이트 절연막 상의 소정의 두 영역에 포토 레지스트막을 형성하는 단계와; 게이트 절연막에 대한 건식 식각을 수행하는 단계와; 포토 레지스트막을 제거하고, 상부로 돌출된 게이트 절연막 사이 및 인접한 돌출 영역의 게이트 절연막 일부에 게이트 전극을 형성하는 단계와; 돌출된 게이트 절연막 중에서 게이트 전극이 형성되지 않은 영역의 게이트 절연막은, 게이트 전극이 형성된 영역에서부터 바깥쪽으로 완만한 경사로 형성시키는 단계와; 게이트 전극이 형성된 영역 하부에 대응되는 결정성 반도체막은 고농도 불순물 이온이 도핑되지 않은 채널 영역으로, 게이트 전극이 형성되지 않은 영역의 돌출된 게이트 절연막 하부에 대응되는 결정성 반도체막은 고농도 불순물 이온이 연속적 농도변화를 갖는 LDD 영역으로, 돌출된 게이트 절연막의 바깥 영역 하부에 대응되는 결정성 반도체막은 고농도 불순물 이온이 도핑된 소오스/드레인 영역으로 형성하는 단계와; 게이트 절연막 및 게이트 전극 위에 층간 절연막을 형성하는 단계; 및 소오스/드레인 영역 위의 층간 절연막 및 게이트 절연막에 비아 홀을 형성하고, 그 비아 홀이 형성된 영역 위에 소오스 전극 및 드레인 전극을 형성하는 단계; 를 포함한다.

Description

박막 트랜지스터 및 그 제조방법{Thin film transistor and fabrication method thereof}
본 발명은 박막 트랜지스터(TFT:Thin Film Transistor)에 관한 것으로서, 특히 저농도 드레인(LDD:Lightly Doped Drain) 구조를 갖는 다결정 박막 트랜지스터에 관한 것으로, 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD를 용이하게 형성할 수 있는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
오늘날 디스플레이 소자, 대표적으로 액티브 매트릭스형 액정표시장치에서는 스위칭 소자 및 능동 회로를 구성하기 위한 목적으로 TFT를 사용하는 기술이 개발되어 있다. 일반적으로 TFT는 기상 성장에 의해 유리 기판과 같은 기판 상에 형성되는 반도체막을 활성층으로서 사용한다. 반도체막으로 적합하게 사용되는 재료는 규소 또는 규소를 주 성분으로 하는 규소 게르마늄과 같은 재료이다. 그러한 반도체막은 그 반도체막의 제작방법에 따라 비정질 규소막이나 다결정성 규소막으로 대표되는 결정성 규소막으로 분류될 수 있다.
비정질 반도체(대표적으로 비정질 규소)막을 활성층으로서 사용하는 TFT는 비정질 구조로부터 비롯되는 전기 물리적 특성 등으로 인해 수 ㎠/Vsec 이상의 전계 효과 이동도를 실현할 수 없다. 그 때문에, 액티브 매트릭스형 액정표시장치에서는 비정질 반도체를 활성층으로서 사용하는 TFT가 비록 화소부에 있는 액정을 구동하기 위한 스위칭 소자(이후로 화소 TFT로서 지칭함)로서 사용될 수는 있지만 영상 표시를 실행하기 위한 구동회로를 형성하는데는 사용될 수 없었다. 따라서, 구동회로로서 사용되는 구동 IC를 TAB(Tape Automated Bonding) 방법 또는 COG(Chip in Glass) 방법에 의해 장착하는 기술을 채용하게 되었다.
한편, 결정 구조를 포함하는 반도체막(이후로 결정성 반도체막으로서 지칭함)(대표적으로 결정성 규소 또는 다결정성 규소)을 활성층으로서 사용하는 TFT는 수십~수백 ㎠/Vsec의 높은 전계 효과 이동도를 실현하여 동일한 유리 기판 상에 각종의 기능 회로를 형성하는 것을 가능하게 한다. 화소 TFT 이외에도, 구동회로 중에서 레지스터 회로, 레벨 시프터 회로, 버퍼 회로 및 샘플링 회로와 같은 다른 회로를 동일한 기판 상에 형성하는 것이 실현되어 있다. 그러한 회로는 n채널형 TFT 및 p채널형 TFT로 이루어지는 CMOS 회로를 베이스 회로로 사용함으로써 형성될 수 있다. 이에 따라, 동일한 기판 상에 화소부 이외에도 구동회로를 형성하는 것이 가능한, 결정성 반도체층을 활성층으로서 사용하는 TFT가 액정표시장치의 중량 및 두께의 감소를 증진시킬 수 있는 것으로 알려져 있다.
그리고, 화소 TFT 및 구동회로 TFT의 동작 조건은 항상 동일하지는 않다. 그 때문에, 용도에 따라 TFT의 요구되는 특성은 전혀 상이하다. 화소 TFT는 n채널형 TFT로 형성되고, 스위칭 소자로서 액정에 전압을 인가함으로써 그 액정을 구동한다. 액정은 교류에 의해 구동되므로, 소위 프레임 역구동(frame inverse drive)과 같은 구동방법이 널리 채택되고 있다. 그러한 방법에서는 전력 소모를 낮게 억제하기 위하여 화소 TFT의 요구되는 특성은, 오프(Off) 전류 값(TFT의 오프 동작 중에 흐르는 드레인 전류)을 낮추기에 충분한 것이어야 한다. 다른 한편으로, 구동회로의 버퍼 회로 및 기타의 회로에는 높은 구동 전압이 인가되기 때문에, TFT의 내전압을 상승시켜 고전압이 인가되었을 때에 TFT가 파손되지 않도록 하는 것이 필요하다. 또한, 전류 구동 능력을 높이기 위해, 온(On) 전류 값(TFT의 온 동작 중에 흐르는 드레인 전류)을 충분히 안정화시키는 것이 필요하다.
이와 같은, 오프 전류 값을 감소시키기 위한 TFT 구조의 하나로서 저농도 드레인(LDD;Lightly Doped Drain) 구조가 제안되어 있다. 그러한 LDD 구조에서는, 채널형성영역과 고농도 불순물의 도핑에 의해 형성된 소스 영역 또는 드레인 영역과의 사이에, 저농도의 불순물 원소가 도핑되어 형성되는 영역이 마련되는데, 그 영역이 소위 LDD 영역으로서 지칭된다. 또한, 오프 전류 값을 감소시키기 위한 TFT의 구조로서 채널형성영역과, 고농도 불순물의 도핑에 의해 형성된 소스 영역 또는 드레인 영역 사이에 불순물이 도핑되지 않은 영역을 형성시키는 오프 셋(off-set) 구조도 제안되어 있다.
한편, 도 1의 (a) 내지 (e)는 이와 같은 LDD 구조를 갖는 박막 트랜지스터를제조하는 과정의 한 예를 개략적으로 나타낸 도면이다.
먼저, 도 1의 (a)를 참조하여 설명하면, 종래의 LDD 구조를 갖는 박막 트랜지스터의 제조방법은, 글라스와 같은 기판(100) 위에 비정질 반도체막(예컨대 비정질 실리콘)을 증착시킨다. 그리고, 레이저를 이용한 열처리(annealing) 등의 방법을 통하여 상기 비정질 반도체막에 대한 결정화를 진행시키고, 결정화된 반도체막 (110)에 대하여 소정의 패터닝을 수행한다.
이후, 상기 기판(100) 및 결정성 반도체막(110) 위에 전체적으로 동일한 두께의 게이트 절연막(120)을 형성시킨다. 이때, 상기 게이트 절연막(120)으로는 SiNx 또는 SiOx 등의 무기절연막이 많이 이용된다. 그리고, 상기 게이트 절연막 (120) 위의 소정 위치(상기 결성정 반도체막(110)의 위치에 대응되어)에 게이트 전극(130)이 추가로 형성된다. 여기서, 상기 게이트 전극(130)으로는 AlNd 등이 이용될 수 있으며, 일반적인 반도체 공정을 통한 증착 및 패터닝 공정에 의하여 형성될 수 있다.
이와 같은 상태에서, 도 1의 (b)에 나타낸 바와 같이, 상기 게이트 전극 (130)을 마스크로 하여, 상기 게이트 절연막(120) 위에 LDD 영역 형성을 위한 저농도 불순물을 도핑시킨다. 이때, 상기 게이트 전극(130)이 마스크의 역할을 수행할 수 있도록, 상기 게이트 전극(130)의 두께 및 저농도 불순물의 주입 조건을 조절함으로써, 상기 게이트 전극(130)이 형성되지 않은 영역에 대응되는 위치의 결정성 반도체막(111)에 저농도 불순물이 도핑되게 된다(LDD 영역 형성).
그리고 일반적인 반도체 공정을 이용하여, 도 1의 (c)에 나타낸 바와 같이,상기 게이트 전극(130) 주위에 포토 레지스트막(140)을 형성시키고, 소오스/드레인 영역(112) 형성을 위한 고농도 불순물을 도핑시킨다. 이후, 상기 포토 레지스트막 (140)을 제거함으로써, 도 1의 (d)에 나타낸 바와 같이, 상기 기판(100) 위에 소오스/드레인 영역(112) 및 LDD 영역(111)이 마련된 결정성 반도체막(110)과, 게이트 절연막(120) 및 게이트 전극(130)을 형성시킬 수 있게 된다.
그리고, 이와 같이 소오스/드레인 영역(112) 및 LDD 영역(111)이 형성된 이후에, 전체적으로 층간 절연막(inter layer)(150)을 형성시킨다. 또한, 상기 층간 절연막(150) 및 게이트 절연막(120)에 비아 홀(via hole)을 형성한 후에, 소오스 전극(160)과 드레인 전극(170)을 형성시킴으로서, 도 1의 (e)에 나타낸 바와 같은, 박막 트랜지스터를 형성시킬 수 있게 된다.
한편 도 2는, 도 1에 나타낸 LDD 구조를 갖는 박막 트랜지스터에 있어서, LDD 영역의 불순물 이온의 도핑 농도를 나타낸 도면이다.
도 2에 나타낸 바와 같이, 고농도 불순물 도핑 영역(112)에 도핑된 불순물 이온의 농도는 일정하며, 또한 저농도 불순물 도핑 영역(LDD 영역)(111)에 도핑된 불순물 이온의 농도도 일정하게 도핑된다.
그런데, 이와 같이 LDD 영역에 도핑되는 불순물 이온이 고르게 분포되는 경우에는, 누설 전류(leakage current)를 방지하는데 있어 그다지 효과적이지 않은 관계로, 상기 LDD 영역에 도핑되는 불순물 이온의 농도가 점진적 농도 변화를 갖도록 하는 방안들이 모색되고 있다. 또한, 도 1 및 도 2에 나타낸 박막 트랜지스터에서는, 상기 드레인 인접 영역의 수직 전기장(vertical electric field)이 크게 형성됨에 따라, 핫 캐리어(Hot carrier) 발생에 의한 소자 열화가 발생될 수 있는 단점이 있다.
이를 부연하여 설명하면, 전압이 박막 트랜지스터의 드레인에 인가될 때 드레인 주변에 큰 전기장(electric field)이 생성되고, 이곳으로 흘러 들어간 캐리어는 전기장으로부터 큰 에너지를 얻게 되어 핫 캐리어가 된다. 이러한 높은 에너지를 갖는 핫 캐리어는 Si-SiO2(결정성 반도체막-절연막) 에너지 장벽을 뚫고 나가 게이트 절연막(120)에 주입된다. 이와 같은 현상으로 인하여 문턱전압(threshold voltage)과 트랜스 컨덕턴스(transconductance)가 변하게 되는 단점이 있다.
본 발명은 상기와 같은 여건을 감안하여 창출된 것으로서, 저농도 드레인 (LDD:Lightly Doped Drain) 구조를 갖는 다결정 박막 트랜지스터에 있어, 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD를 용이하게 형성할 수 있는 박막 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
도 1은 종래의 LDD 구조를 갖는 박막 트랜지스터의 제조 과정을 개략적으로 나타낸 도면.
도 2는 종래의 LDD 구조를 갖는 박막 트랜지스터에 있어서, LDD 영역의 불순물 이온의 도핑 농도를 나타낸 도면.
도 3은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터의 제조 과정을 개략적으로 나타낸 도면.
도 4는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터에 있어서, LDD 영역의 불순물 이온의 도핑 농도를 나타낸 도면.
도 5는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터의 다른 구조 예를 개략적으로 나타낸 도면.
도 6은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터가 채용된 디스플레이 소자에서, 박막 트랜지스터에 화소전극이 형성된 상태를 개략적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100, 300, 500... 기판110, 310, 520... 결정성 반도체막
111, 311, 521... 저농도 불순물 도핑 영역
112, 312, 522... 고농도 불순물 도핑 영역
120, 320, 530... 게이트 절연막130, 340, 540... 게이트 전극
140, 330... 포토 레지스트막150, 350, 550... 층간 절연막
160, 360, 560... 소오스 전극170, 370, 570... 드레인 전극
510... 버퍼층541, 561, 571... Mo 막
610... 제1 보호막620... 제2 보호막
630... 화소 전극
상기의 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터는,
기판과;
상기 기판 상에 마련되며, 고농도 불순물 이온이 도핑된 소오스/드레인 영역과, 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD 영역 및 고농도 불순물 이온이 도핑되지 않은 채널 영역을 구비하는 결정성 반도체막과;
상기 결정성 반도체막 위에 형성되며, 상기 LDD 영역 및 상기 LDD 영역에 인접한 채널 영역의 상부에는 돌출되어 두껍게 마련되고, 상기 LDD 영역의 상부에는 바깥쪽(소오스/드레인 영역) 방향으로 경사지게 형성되는 게이트 절연막과;
상기 LDD 영역에 인접한 채널 영역의 상부에 돌출된 게이트 절연막 및 그 돌출된 게이트 절연막 사이의 상부에 형성되는 게이트 전극과;
상기 게이트 절연막 및 게이트 전극 위에 형성되는 층간 절연막; 및
상기 소오스/드레인 영역 위의 층간 절연막 및 게이트 절연막에 형성된 비아 홀을 통하여, 상기 층간 절연막 상부에 형성된 소오스/드레인 전극; 을 포함하는 점에 그 특징이 있다.
여기서, 상기 기판과 결정성 반도체막 사이에, 상기 기판을 통한 불순물의 영향을 줄이기 위하여 버퍼층이 더 구비되는 점에 그 특징이 있다.
또한, 상기 결정성 반도체막에 형성되는 LDD 영역의 길이는, 상기 게이트 전극의 길이에 비하여 상대적으로 짧게 형성되는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 디스플레이 소자는,
기판과;
상기 기판 상에 마련되며, 고농도 불순물 이온이 도핑된 소오스/드레인 영역과, 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD 영역 및 고농도 불순물 이온이 도핑되지 않은 채널 영역을 구비하는 결정성 반도체막과;
상기 결정성 반도체막 위에 형성되며, 상기 LDD 영역 및 상기 LDD 영역에 인접한 채널 영역의 상부에는 돌출되어 두껍게 마련되고, 상기 LDD 영역의 상부에는바깥쪽(소오스/드레인 영역) 방향으로 경사지게 형성되는 게이트 절연막과;
상기 LDD 영역에 인접한 채널 영역의 상부에 돌출된 게이트 절연막 및 그 돌출된 게이트 절연막 사이의 상부에 형성되는 게이트 전극과;
상기 게이트 절연막 및 게이트 전극 위에 형성되는 층간 절연막과;
상기 소오스/드레인 영역 위의 층간 절연막 및 게이트 절연막에 형성된 비아 홀을 통하여, 상기 층간 절연막 상부에 형성된 소오스/드레인 전극과;
상기 박막 트랜지스터의 소오스/드레인 전극과 층간 절연막 위에 형성된 보호막; 및
상기 드레인 전극 위에 형성된 콘텍트 홀을 통하여 상기 드레인 전극과 전기적으로 연결되고, 상기 보호막의 일부 영역 위에 겹쳐서 형성되며, 영상 표시를 위하여 마련되는 화소 전극; 을 포함하는 점에 그 특징이 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 박막 트랜지스터의 제조방법은,
기판 위에 결정성 반도체막을 형성하는 단계와;
상기 결정성 반도체막을 소정의 형태로 패터닝하고, 그 패터닝된 결정성 반도체막 위에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 상의 소정의 두 영역(LDD가 형성될 영역 부근)에 포토 레지스트막을 형성하는 단계와;
상기 게이트 절연막에 대한 건식 식각을 수행하는 단계와;
상기 포토 레지스트막을 제거하고, (상기 포토 레지스트막이 형성되어 있던영역으로)상부로 돌출된 게이트 절연막 사이 및 인접한 상기 돌출 영역의 게이트 절연막 일부에 게이트 전극을 형성하는 단계와;
상기 게이트 절연막에 대한 습식 식각을 수행하고, 상기 돌출된 게이트 절연막 중에서 상기 게이트 전극이 형성되지 않은 영역의 게이트 절연막은, 게이트 전극이 형성된 영역에서부터 바깥쪽으로 완만한 경사로 형성시키는 단계와;
상기 게이트 절연막의 상부에서 고농도 불순물 이온을 도핑시켜, 상기 게이트 전극이 형성된 영역 하부에 대응되는 상기 결정성 반도체막은 고농도 불순물 이온이 도핑되지 않은 채널 영역으로, 상기 게이트 전극이 형성되지 않은 영역의 돌출된 게이트 절연막 하부에 대응되는 상기 결정성 반도체막은 고농도 불순물 이온이 연속적 농도변화를 갖는 LDD 영역으로, 상기 돌출된 게이트 절연막의 바깥 영역 하부에 대응되는 상기 결정성 반도체막은 고농도 불순물 이온이 도핑된 소오스/드레인 영역으로 형성하는 단계와;
상기 게이트 절연막 및 게이트 전극 위에 층간 절연막을 형성하는 단계; 및
상기 소오스/드레인 영역 위의 층간 절연막 및 게이트 절연막에 비아 홀을 형성하고, 그 비아 홀이 형성된 영역 위에 소오스 전극 및 드레인 전극을 형성하는 단계; 를 포함하는 점에 그 특징이 있다.
여기서, 상기 LDD 영역에 도핑되는 고농도 불순물 이온의 농도는, 상기 결정성 반도체막의 소오스/드레인 영역에서 채널 영역으로 갈수록 그 농도가 엷어지는 점에 그 특징이 있다.
또한, 상기 게이트 전극의 하부에 형성된 게이트 절연막의 두께는 일정하지않으며, 상기 게이트 전극의 양단부(LDD 형성 영역 부근)에 형성된 게이트 절연막은 상부로 돌출되어 상대적으로 그 두께가 두꺼운 점에 그 특징이 있다.
또한, 상기 상부로 돌출된 게이트 절연막 중에서 상기 게이트 전극이 형성되지 않은 영역의 게이트 절연막은, 게이트 전극이 형성된 영역에서부터 바깥쪽으로 완만한 경사로 형성되며, 그 돌출된 게이트 절연막의 경사 기울기(두께 변화)에 의하여 LDD 영역에 도핑되는 고농도 불순물 이온의 농도가 점진적으로 변화되는 점에 그 특징이 있다.
또한, 상기 결정성 반도체막에 형성되는 LDD 영역의 길이는, 상기 게이트 전극의 길이에 비하여 상대적으로 짧게 형성되는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 저농도 드레인(LDD:Lightly Doped Drain) 구조를 갖는 다결정 박막 트랜지스터에 있어, 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD를 용이하게 형성할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 3의 (a) 내지 (g)는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터의 제조 과정을 개략적으로 나타낸 도면이다.
먼저, 도 3의 (a)를 참조하여 설명하면, 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터 제조방법은, 글라스와 같은 기판(300) 위에 비정질 반도체막(예컨대 비정질 실리콘)을 증착시킨다. 그리고, 레이저를 이용한 열처리(annealing) 등의 방법을 통하여 상기 비정질 반도체막에 대한 결정화를 진행시키고, 결정화된 반도체막(310)에 대하여 소정의 패터닝을 수행한다.
그리고, 상기 기판(300) 및 패터닝된 결성정 반도체막(310) 위에 소정의 두께로 게이트 절연막(320)을 형성한다. 여기서, 상기 게이트 절연막(320)으로는 SiNx 또는 SiOx 등의 무기절연막이 많이 이용된다. 이때, 상기 게이트 절연막(320)의 두께는, 이후 진행될 건식 식각 및 습식 식각 과정에서 식각될 두께를 감안하여, 최종적인 박막 트랜지스터에 남게되는 절연막의 두께보다 더 두껍게 형성된다.
그리고 일반적인 반도체 공정을 이용하여, 도 3의 (b)에 나타낸 바와 같이, 상기 게이트 절연막(320) 상의 소정의 두 영역(향후, LDD가 형성될 영역 부근)에 포토 레지스트막(330)을 형성한다. 이후, 건식 식각 공정을 통하여 상기 게이트 절연막(320)에 대한 식각을 수행하게 되며, 도 3의 (c)에 나타낸 바와 같이, 상기 포토 레지스트막(330)이 형성된 영역 하부의 게이트 절연막(321)은 타 영역에 비하여 상부로 돌출되게 되어, 영역에 따라 상기 게이트 절연막(320)(321)의 두께는 동일하지 않게 된다.
이어서, 도 3의 (d)에 나타낸 바와 같이, 상기 포토 레지스트막(330)을 제거하고, (상기 포토 레지스트막이 형성되어 있던 영역으로)상부로 돌출된 게이트 절연막(321)의 사이(322) 및 인접한 상기 돌출 영역의 게이트 절연막(321) 일부에 걸쳐서 게이트 전극(340)을 형성한다. 여기서, 상기 게이트 전극(340)으로는 AlNd 등이 이용될 수 있으며, 일반적인 반도체 공정을 통한 증착 및 패터닝 공정에 의하여 형성될 수 있다.
그리고, 도 3의 (e)에 나타낸 바와 같이, 상기 게이트 절연막(320)에 대한 습식 식각 공정을 통하여, 상기 돌출된 게이트 절연막(321) 중에서 상기 게이트 전극(340)이 형성되지 않은 영역의 게이트 절연막(323)은, 상기 게이트 전극(340)이 형성된 영역에서부터 바깥쪽으로 완만한 경사로 형성시킨다. 이에 따라, 상기 게이트 절연막(320)(321)(322)(323)의 두께 및 형상이 영역에 따라 각각 다르게 형성되게 된다.
즉, 상기 게이트 전극(340)이 형성된 영역 부근에 마련되는 게이트 절연막 (321)(322)(323)은 다른 영역의 게이트 절연막(320)에 비하여 그 두께가 더 두껍게 형성된다. 또한, 상기 게이트 전극(340)의 하부에 마련되는 게이트 절연막(321) (322) 중에서도, 상기 포토 레지스트막(330)이 형성되어 있던 영역의 게이트 절연막(321)의 두께가 더 두껍게 형성된다.
이와 같은 상태에서, 도 3의 (f)에 나타낸 바와 같이, 상기 게이트 절연막 (320)(323)과 게이트 전극(340)의 상부에서 고농도 불순물 이온(예컨대 n+)을 도핑시킨다. 이에 따라, 상기 게이트 전극(340)이 형성된 영역 하부에 대응되는 상기 결정성 반도체막(310)은 고농도 불순물 이온이 도핑되지 않은 채널 영역으로, 상기 게이트 전극(340)이 형성되지 않은 영역의 돌출된 게이트 절연막(323) 하부에 대응되는 상기 결정성 반도체막(311)은 고농도 불순물 이온이 연속적 농도변화를 갖는 LDD 영역으로, 상기 돌출된 게이트 절연막(323)의 바깥 영역 하부에 대응되는 상기 결정성 반도체막(312)은 고농도 불순물 이온이 도핑된 소오스/드레인 영역으로 형성시킨다.
여기서, 상기 LDD 영역(311)에 도핑되는 고농도 불순물 이온의 농도는, 상기결정성 반도체막의 소오스/드레인 영역(312)에서 채널 영역(310)으로 갈수록 그 농도가 엷어지게 된다. 이는, 상기 습식 식각 공정에 의해서 형성되는 상기 게이트 절연막(323)의 경사진 형상에 의하여 그 불순물 이온의 농도 변화가 결정되게 된다.
즉, 상기 상부로 돌출된 게이트 절연막(321)(323) 중에서 상기 게이트 전극 (340)이 형성되지 않은 영역의 게이트 절연막(323)은, 상기 습식 식각 공정을 통하여 상기 게이트 전극(340)이 형성된 영역에서부터 바깥쪽으로 완만한 경사로 형성되며, 그 돌출된 게이트 절연막(323)의 경사 기울기(두께 변화)에 의하여 상기 LDD 영역(311)에 도핑되는 고농도 불순물 이온의 농도가 점진적으로 변화되게 되는 것이다. 또한, 상기 결정성 반도체막에 형성되는 LDD 영역(311)의 길이는, 상기 게이트 전극(340)의 길이에 비하여 상대적으로 짧게 형성된다.
이후, 도 3의 (g)에 나타낸 바와 같이, 상기 게이트 절연막(320) 및 게이트 전극(340) 위에 층간 절연막(inter layer)(350)을 형성한다. 여기서, 상기 층간 절연막(350)으로는 SiNx와 같은 물질이 이용될 수 있다. 그리고, 상기 소오스/드레인 영역(312) 위의 층간 절연막(350) 및 게이트 절연막(320)에 비아 홀(via hole)을 형성하고, 그 비아 홀이 형성된 영역 위에 소오스 전극(360) 및 드레인 전극(370)을 형성한다. 이때, 상기 소오스 전극(360) 및 드레인 전극(370)으로는 AlNd와 같은 물질이 이용될 수 있다.
이와 같은 공정을 통하여 형성된 박막 트랜지스터는 도 4에 나타낸 바와 같은 불순물 이온의 도핑 농도를 갖는다. 도 4는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터에 있어서, LDD 영역의 불순물 이온의 도핑 농도를 나타낸 도면이다.
즉, 도 4에 나타낸 바와 같이, 상기 소오스/드레인 영역(312)에는 고농도의 불순물 이온이 다량 도핑되어 있다. 또한, 상기 LDD 영역(311)에 도핑되는 고농도 불순물 이온의 농도는, 상기 결정성 반도체막의 소오스/드레인 영역(312)에서 채널 영역(310)으로 갈수록 그 농도가 점진적으로 엷어지게 된다. 이는, 상기 습식 식각 공정에 의해서 형성되는 상기 게이트 절연막(323)의 경사진 형상에 의하여 그 불순물 이온의 점진적인 농도 변화 정도가 결정되게 된다. 그리고, 상기 채널 형성 영역(310)에는 불순물 이온이 도핑되어 있지 않은 상태로 형성된다.
이와 같이, 상기 LDD 영역(311)에 도핑되는 불순물 이온의 농도가 점진적 농도 변화를 갖도록 형성됨으로써, 박막 트랜지스터에서 누설 전류(leakage current)를 효과적으로 방지할 수 있게 된다. 또한, 상기 게이트 전극(340) 부근의 하부에는 게이트 절연막(321)(322)(323)이 충분히 (상대적으로)두껍게 형성됨으로써, 해당 영역에서의 수직 전기장의 세기를 줄일 수 있게 되어 핫 캐리어 발생을 억제할 수 있게 된다. 이에 따라, 핫 캐리어 발생에 의하여 박막 트랜지스터의 특성이 열화되는 것을 방지할 수 있게 된다.
그리고, 상기에서 설명된 본 발명에 따른 박막 트랜지스터의 제조 방법에 의하면, LDD 영역에 대한 불순물 이온의 도핑을 위한 별도의 공정이 필요하지 않게 된다. 즉, 소오스/드레인 영역을 형성하기 위한 하나의 불순물 이온 도핑 공정을 통하여, 소오스/드레인 영역과 LDD 영역에 대하여 불순물 이온을 동시에 도핑할 수 있는 편리함이 있다.
한편, 도 5는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터의 다른 구조 예를 개략적으로 나타낸 도면이다.
본 발명에 따른 박막 트랜지스터는, 도 5를 참조하여 간략하게 설명하면, 글라스와 같은 기판(500)과; 상기 기판(500) 상에 마련되며, 상기 기판(500)을 통한 불순물의 영향을 방지하기 위하여 SiO2등의 물질로 형성되는 버퍼층(510)과; 상기 버퍼층(510) 위에 마련되며, 고농도 불순물 이온(예컨대 n+)이 도핑된 소오스/드레인 영역(522)과, 상기 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD 영역(521) 및 고농도 불순물 이온이 도핑되지 않은 채널 영역을 구비하는 다결정 실리콘과 같은 결정성 반도체막(520)과; 상기 결정성 반도체막(520) 위에 형성되며, 상기 LDD 영역(521)의 상부(533) 및 상기 LDD 영역(521)에 인접한 채널 영역의 상부(531)에는 돌출되어 두껍게 마련되고, 상기 LDD 영역(521)의 상부(533)에는 바깥쪽(소오스/드레인 영역) 방향으로 경사지게, SiNx 또는 SiO2등의 물질로 형성되는 게이트 절연막(530)과; 상기 LDD 영역(521)에 인접한 채널 영역의 상부에 돌출된 게이트 절연막(531) 및 그 돌출된 게이트 절연막 사이(532)의 상부에, AlNd 등의 물질이 증착되어 형성되는 게이트 전극(540)과; 상기 게이트 절연막(530) 및 게이트 전극(540) 위에, SiNx 등의 물질로 형성되는 층간 절연막(550); 및 상기 소오스/드레인 영역 위의 층간 절연막(550) 및 게이트 절연막(530)에 형성된 비아 홀을 통하여, 상기 층간 절연막(550) 상부에 AlNd 등의 물질로 형성된 소오스/드레인 전극(560)(570); 을 포함한다.
여기서, 상기 게이트 전극(540) 및 소오스/드레인 전극(560)(570)은 AlNd 등의 물질로 형성될 수 있으며, 도 5에 나타낸 바와 같이, 각 전극(540)(560)(570)의 상부에는 Mo 등의 물질을 이용하여 게이트 전극으로 Mo 막(541)(561)(571)을 더 형성시킬 수도 있다.
그리고, 이와 같은 형상을 갖는 박막 트랜지스터는 영상을 표시하는 디스플레이 소자(예컨대, 액정 표시 장치) 등에 응용될 수 있는데, 도 6은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터가 채용된 디스플레이 소자에서, 박막 트랜지스터에 화소전극이 형성된 상태를 개략적으로 나타낸 도면이다.
도 6과 같은 디스플레이 소자에 채용된 박막 트랜지스터의 제조방법 및 구조는 도 3 내지 도 5를 참조하여 상기에서 설명된 바와 동일하다.
다만 디스플레이 소자에서, 도 5에 나타낸 박막 트랜지스터를 이용하여 영상을 표시하기 위해서는 화소전극을 추가로 형성시켜 주어야 한다. 이를 위해서는, 상기 도 3 내지 도 5를 참조하여 설명된 상기 박막 트랜지스터의 소오스/드레인 전극(560)(570)의 Mo 막(561)(571)과 층간 절연막(550) 위에 보호막을 형성한다. 여기서, 상기 보호막은 SiNx 등의 물질로 형성되는 제1 보호막(610)과, BCB와 같은 물질로 형성되는 제2 보호막(620)으로 적층하여 형성시킬 수도 있다.
그리고, 상기 드레인 전극(570)의 Mo 막(571) 위에, 상기 제1 및 제2 보호막 (610)(620)을 관통하는 콘텍트 홀(contact hole)을 형성시킨다. 이후, 상기 제1 및 제2 보호막(610)(620)의 일부 영역 위에 겹쳐서, 영상 표시를 할 수 있도록 ITO와 같은 투명성 물질을 이용하여 화소전극(630)을 형성시킨다.
이에 따라 상기 화소전극(630)은, 상기 콘텍트 홀을 통하여 상기 드레인 전극(570)의 Mo 막(571)과 전기적으로 연결되며, 상기 박막 트랜지스터의 구동에 따라 영상 표시를 위한 동작을 수행할 수 있게 된다.
이상의 설명에서와 같이, 본 발명에 따른 박막 트랜지스터 및 그 제조방법에 의하면, 저농도 드레인(LDD:Lightly Doped Drain) 구조를 갖는 다결정 박막 트랜지스터에 있어, LDD 영역에 대한 불순물 이온의 도핑을 위한 별도의 공정이 필요하지 않게 되며, 소오스/드레인 영역을 형성하기 위한 하나의 공정을 통하여 불순물 이온을 도핑함으로써, 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD를 용이하게 형성할 수 있는 장점이 있다.
또한, 본 발명에 따른 박막 트랜지스터의 제조방법에 의하면, 게이트 전극 하부에 마련되는 게이트 절연막의 두께를 상대적으로 두껍게 형성함으로써, 해당 영역에서의 수직 전기장의 세기를 줄여, 핫 캐리어가 발생되는 것을 억제함으로써, 박막 트랜지스터의 특성이 열화되는 것을 방지할 수 있는 장점이 있다.

Claims (9)

  1. 기판과;
    상기 기판 상에 마련되며, 고농도 불순물 이온이 도핑된 소오스/드레인 영역과, 고농도 불순물 이온이 연속적 농도 변화를 갖도록 도핑된 LDD 영역 및 고농도 불순물 이온이 도핑되지 않은 채널 영역을 구비하는 결정성 반도체막과;
    상기 결정성 반도체막 위에 형성되며, 상기 LDD 영역의 상부 및 상기 LDD 영역에 인접한 채널 영역의 상부에는 돌출되어 두껍게 마련되고, 상기 LDD 영역의 상부는 바깥쪽(소오스/드레인 영역) 방향으로 경사지게 형성되는 게이트 절연막과;
    상기 LDD 영역에 인접한 채널 영역의 상부에 돌출된 게이트 절연막 및 그 돌출된 게이트 절연막 사이의 상부에 형성되는 게이트 전극과;
    상기 게이트 절연막 및 게이트 전극 위에 형성되는 층간 절연막; 및
    상기 소오스/드레인 영역 위의 층간 절연막 및 게이트 절연막에 형성된 비아 홀을 통하여, 상기 층간 절연막 상부에 형성된 소오스/드레인 전극; 을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 기판과 결정성 반도체막 사이에, 상기 기판을 통한 불순물의 영향을 줄이기 위하여 버퍼층이 더 구비되는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 결정성 반도체막에 형성되는 LDD 영역의 길이는, 상기 게이트 전극의 길이에 비하여 상대적으로 짧게 형성되는 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1항 내지 제 3항 중의 어느 한 항에 의하여 형성된 박막 트랜지스터와;
    상기 박막 트랜지스터의 소오스/드레인 전극과 층간 절연막 위에 형성된 보호막; 및
    상기 드레인 전극 위에 형성된 콘텍트 홀을 통하여 상기 드레인 전극과 전기적으로 연결되고, 상기 보호막의 일부 영역 위에 겹쳐서 형성되며, 영상 표시를 위하여 마련되는 화소 전극; 을 포함하는 것을 특징으로 하는 디스플레이 소자.
  5. 기판 위에 결정성 반도체막을 형성하는 단계와;
    상기 결정성 반도체막을 소정의 형태로 패터닝하고, 그 패터닝된 결정성 반도체막 위에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상의 소정의 두 영역(LDD가 형성될 영역 부근)에 포토 레지스트막을 형성하는 단계와;
    상기 게이트 절연막에 대한 건식 식각을 수행하는 단계와;
    상기 포토 레지스트막을 제거하고, (상기 포토 레지스트막이 형성되어 있던 영역으로)상부로 돌출된 게이트 절연막 사이 및 인접한 상기 돌출 영역의 게이트 절연막 일부에 게이트 전극을 형성하는 단계와;
    상기 게이트 절연막에 대한 습식 식각을 수행하고, 상기 돌출된 게이트 절연막 중에서 상기 게이트 전극이 형성되지 않은 영역의 게이트 절연막은, 상기 게이트 전극이 형성된 영역에서부터 바깥쪽으로 완만한 경사로 형성시키는 단계와;
    상기 게이트 절연막의 상부에서 고농도 불순물 이온을 도핑시켜, 상기 게이트 전극이 형성된 영역 하부에 대응되는 상기 결정성 반도체막은 고농도 불순물 이온이 도핑되지 않은 채널 영역으로, 상기 게이트 전극이 형성되지 않은 영역의 돌출된 게이트 절연막 하부에 대응되는 상기 결정성 반도체막은 고농도 불순물 이온이 연속적 농도변화를 갖는 LDD 영역으로, 상기 돌출된 게이트 절연막의 바깥 영역 하부에 대응되는 상기 결정성 반도체막은 고농도 불순물 이온이 도핑된 소오스/드레인 영역으로 형성하는 단계와;
    상기 게이트 절연막 및 게이트 전극 위에 층간 절연막을 형성하는 단계; 및
    상기 소오스/드레인 영역 위의 층간 절연막 및 게이트 절연막에 비아 홀을 형성하고, 그 비아 홀이 형성된 영역 위에 소오스 전극 및 드레인 전극을 형성하는 단계; 를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제 5항에 있어서,
    상기 LDD 영역에 도핑되는 고농도 불순물 이온의 농도는, 상기 결정성 반도체막의 소오스/드레인 영역에서 채널 영역으로 갈수록 그 농도가 엷어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제 5항에 있어서,
    상기 게이트 전극의 하부에 형성된 게이트 절연막의 두께는 일정하지 않으며, 상기 게이트 전극의 양단부(LDD 형성 영역 부근)에 형성된 게이트 절연막은 상부로 돌출되어 상대적으로 그 두께가 두꺼운 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제 5항에 있어서,
    상기 상부로 돌출된 게이트 절연막 중에서 상기 게이트 전극이 형성되지 않은 영역의 게이트 절연막은, 게이트 전극이 형성된 영역에서부터 바깥쪽으로 완만한 경사로 형성되며, 그 돌출된 게이트 절연막의 경사 기울기(두께 변화)에 의하여 LDD 영역에 도핑되는 고농도 불순물 이온의 농도가 점진적으로 변화되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제 5항에 있어서,
    상기 결정성 반도체막에 형성되는 LDD 영역의 길이는, 상기 게이트 전극의 길이에 비하여 상대적으로 짧게 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR10-2002-0020342A 2002-04-15 2002-04-15 박막 트랜지스터 및 그 제조방법 KR100488063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0020342A KR100488063B1 (ko) 2002-04-15 2002-04-15 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0020342A KR100488063B1 (ko) 2002-04-15 2002-04-15 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030081894A true KR20030081894A (ko) 2003-10-22
KR100488063B1 KR100488063B1 (ko) 2005-05-06

Family

ID=32378970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0020342A KR100488063B1 (ko) 2002-04-15 2002-04-15 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100488063B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401376B2 (en) 2013-06-21 2016-07-26 Everdisplay Optronics (Shanghai) Limited Thin film transistor and active matrix organic light emitting diode assembly and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316490A (ja) * 1995-05-17 1996-11-29 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
KR100243916B1 (ko) * 1997-08-11 2000-02-01 구본준 박막트랜지스터의 제조방법
KR100552296B1 (ko) * 1998-11-04 2006-06-07 삼성전자주식회사 다결정규소박막트랜지스터기판의제조방법
KR100542983B1 (ko) * 2002-01-09 2006-01-20 삼성에스디아이 주식회사 엘디디영역을 갖는 박막 트랜지스터의 제조방법 및 이에따른 박막 트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401376B2 (en) 2013-06-21 2016-07-26 Everdisplay Optronics (Shanghai) Limited Thin film transistor and active matrix organic light emitting diode assembly and method for manufacturing the same

Also Published As

Publication number Publication date
KR100488063B1 (ko) 2005-05-06

Similar Documents

Publication Publication Date Title
KR100360965B1 (ko) 반도체 장치의 제조 방법
KR970002004B1 (ko) 반도체장치와 그 제작방법
KR101131793B1 (ko) 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법
JP3564455B2 (ja) 液晶表示装置用薄膜トランジスタ形成方法
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US20090152554A1 (en) Thin film transistor, display device including the same and manufacturing method thereof
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
WO2016101719A1 (zh) 阵列基板及其制作方法和显示装置
JPH07235680A (ja) 薄膜トランジスタの製造方法
US20060286727A1 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
US8278159B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
KR100653298B1 (ko) 박막 트랜지스터의 제조 방법
KR20020050085A (ko) 박막 트랜지스터
KR100488063B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20030038835A (ko) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
US8759166B2 (en) Method for manufacturing thin film transistor device
KR100261680B1 (ko) 박막 트랜지스터의 제조방법
KR20070040017A (ko) 박막 트랜지스터 및 이의 제조방법
JP2002353463A (ja) 薄膜トランジスタおよびその製造方法
JPH11163353A (ja) ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置
JP2001274413A (ja) 薄膜トランジスタの製造方法
KR960011185B1 (ko) 전기광학장치
KR100521275B1 (ko) 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
KR101035921B1 (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee