KR20030079988A - 등전자수 코-도핑 - Google Patents

등전자수 코-도핑 Download PDF

Info

Publication number
KR20030079988A
KR20030079988A KR10-2003-7010526A KR20037010526A KR20030079988A KR 20030079988 A KR20030079988 A KR 20030079988A KR 20037010526 A KR20037010526 A KR 20037010526A KR 20030079988 A KR20030079988 A KR 20030079988A
Authority
KR
South Korea
Prior art keywords
gap
doped
layer
cell
alloy
Prior art date
Application number
KR10-2003-7010526A
Other languages
English (en)
Inventor
앤젤로 마스카렌하스
Original Assignee
미드웨스트 리서치 인스티튜트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미드웨스트 리서치 인스티튜트 filed Critical 미드웨스트 리서치 인스티튜트
Publication of KR20030079988A publication Critical patent/KR20030079988A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H01L33/285—Materials of the light emitting region containing only elements of group II and group VI of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

반도체 화합물 또는 합금을 딥 어셉터와 딥 도너로 등전자수적으로 코-도핑하는 방법이 밴드갭을 줄이고, 최종 합금의 도판트 성분의 농도를 증가시키고, 그리고 캐리어 이동도 수명을 증가시키기 위하여 사용된다. GaAs와 GaP와 같은 그룹Ⅲ-Ⅴ 화합물이 GaP, InP, GaAs, Ge그리고 Si 서브스트레이트위에서 태양전지, 열 기전전지, 빛발광 다이오드, 그리고 레이저 용도에 맞추기 위하여 등전자수적으로, 예를 들어, N과 Bi로, 코-도핑된다. 등전자수적으로 코-도핑된 그룹Ⅱ-Ⅵ화합물과 합금 역시 포함된다.

Description

등전자수 코-도핑{ISOELECTRONIC CO-DOPING}
결정격자(crystal lattice) 재료을 도핑해서 반도체 재료를 처방하고 제조하는 것이 종래의 기술이다. 이 기술에서는 주기율표 원자의 어느 열(column)에 속하는, 즉 전도수나 바깥 껍질 전자수가 같은 적은 양의 원소가, 주기율표의 다른 열이나 그룹으로부터의, 즉 전도수나 바깥 껍질 전자수가 다르며 보통 한 열 또는 한 그룹이 이동된, 바깥 껍질 전자수가 하나 적거나 많은, 적은 양의 재료로 바뀌게 된다. 예를 들어, 실리콘(그룹 Ⅳ 재료)은 종종 전자장치를 만들기 위해 적은 양의 보론(그룹 Ⅲ재료)으로 도핑된다. 반도체 장치를 형성하기 위하여 다양한 합금(alloy)을 사용하는 것은 종래의 기술이다. 예를 들어, 밴드갭(band gap), 결정격자상수, 이동도와 같은 반도체가 필요로 하거나 바라는 특성을 얻기 위하여 격자자리(lattice site)를 주기율표상의 같은 그룹의 원소로 대체하는 것이다. 태양전지(solar cell)와 빛발광(light emitting)반도체는 보통 직접(direct)밴드갭(즉, 가전자에너지밴드와 전도에너지밴드사이의 밴드갭을 원자가 지나감에 있어 모멘텀에 변화가 필요없는 것)을 가진 반도체 재료로 만들어 진다. 태양전지, 광다이오드그리고 빛발광반도체를 실리콘을 사용하여 제조하려는 시도가 있었고 또한 계속되고 있다. 이는 실리콘이 간접 밴드갭재료이며, 실리콘 집적회로의 이점과 빛의 통신능력을 결합하는 가능성을 열기 위함인데, 이러한 노력은 단지 제한된 성공만이 있어왔다.
태양전지분야에서, 모노리식 4중 접합(monolithic quadruple junction) 태양전지의 완전한 구성요소를 형성하기 위해, 더 높고 더 낮은 밴드갭을 가진 다른 반도체재료과 양립가능한, 즉 격자 적합한(matched), 1.0eV에 가까운 밴드갭을 가진 반도체재료을 얻으려는 많은 노력이 있었다. 예를 들어, 수학적 모델링으로부터, 4개의 분리된 태양전지를 사용하여 태양 스펙트럼으로부터 최적의 에너지를 흡수하려면, 4개의 분리된 전지들이 1.9eV, 1.42eV, 1.05eV, 그리고 0.67eV의 순서로 밴드갭을 가져야 한다는 것이 알려져 있다. 이와 같은 모노리식, 4-접합, 1.9eV/1.42eV/1.05eV/0.67eV의 태양전지구조는 40% AM1의 태양에너지 효율을 얻을 수 있다. 위에서 언급한 바와 같이, 태양전지는 보통 갈륨(Ga)과 알세닉(As)과 같이 그룹Ⅲ와 그룹Ⅴ 반도체재료로 만들어지는데, 이 태양전지는 빛에너지의 흡수와 빛에너지의 전기로의 전환을 쉽게 해주는 직접 밴드갭을 가지며, 격자 적합 서브스트레이트(substrate)에 사용되는 GaAs 웨이퍼를 쉽게 구할 수 있기 때문이다. 좋은 전기적 장치 품질을 가지며 밴드갭이 1.9eV 또는 1.42eV이거나 이에 가까운 그룹Ⅲ와 그룹Ⅴ 반도체재료를, 예를 들어 InGaP(1.90eV)와 GaAs(1.42eV), 한동안 얻을 수 있어왔다. 밴드갭이 0.67eV인 게르마늄(Ge)은 그룹Ⅳ재료이지만 모노리식, 4중접합 태양전지의 서브스트레이트부분으로 사용되는데 이는 간접밴드갭에도 불구하고 서브스트레이트를 빛에너지를 흡수하기 충분한 두께로 할 수 있기 때문이다.
어쨌든, 1.05eV 밴드갭 전지를 위한 빛을 흡수하는 반도체재료을 만드는 것은 힘든 목표였다. 1.05eV 밴드갭의 재료가 만들어질수는 있지만, 받아들일만한 캐리어 이동도를 가지며, 다른 전지 접합을 위해 위에서 언급한 GaAs와 Ge과 같은 다른 반도체 재료에 결정-적합일 수 있는 다른 전지적 물성을 가지는 적당한 1.05eV의 밴드갭 재료는 없었다.
반도체 물질 시스템 중에서 적당한 1.05eV 전지층으로 연구되어 온 것이 GaInAs이다. 본 시스템의 이점은 베이어등의 Jpn. J. Appl. Physics 31 (1992) pp. L853에서의 묽은 GaAs1-x Nx 합금이 거대한 전도밴드보잉(bowing)을 갖는다는 놀라운 관찰, 누게바우어등의 Phys. Rev. B. 51(1995) pp. 10568, 그리고 그 뒤 콘도브등의 1996년의 J.Chryst.Growth 164(1996) pp.175에서의 4중합금 Ga0.92In0.08N0.03As0.97이 1.0eV의 밴드갭을 가지고 GaAs 서브스트레이트에 격자적합하게 성장할 수 있다는 관찰에 의해 처음 자극되었다. 콘도브등은 GaAs 서브스트레이트와의 격자적합을 얻기 위하여 Ga, As, N과 함께 8%의 In을 사용하였다. 그러나 Ga0.92In0.08N0.03As0.97의 광발광(photoluminescense)은 불량하였다. 바람직한 1.0eV의 밴드갭을 가지며 In을 합급에 추가함으로써 GaAs에 격자적합을 할 수 있는 능력을 가진 묽은 GaAs1-x Nx에도 불구하고, 묽은 GaAs1-x Nx 에 기초한(based) 합금에서의 매우 불량한 전자이동도는 모노리식, 4중접합, 태양전지와 같은 광전자장치내에 그러한 합금을 사용하는 중요한 더 이상의 진보를 막았다.
본 발명은 일반적으로 도핑된 반도체재료의 처방과 제조에 관한 것으로, 더 상세하게는 반도체재료의 등전자수 코-도핑에 관한 것이다.
덧붙이는 그림은, 명세서의 일부를 이루면서 편입되며, 본 발명의 바람직한 실시예를 나타내며, 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
그림에서:
도 1은 본 발명에 따른 등전자수 코-도핑된 GaAs:N:Bi의 전지를 포함하는 모노리식, 4중 접합, 태양 전지의 도식적 단면도이다;
도 2는 종래기술의 어셉터 도판트 에너지 레벨을 가진 직접 밴드갭의 그래픽 그림이다:
도 3은 종래기술의 도너 도판트 에너지 레벨을 가진 직접 밴드갭의 그래픽 그림이다.
도 4는 본 발명에 따른 딥 어셉터와 딥 도너 에너지 레벨을 포함하며, 딥 어셉터와 딥 도너 불순물로 등전자수적 코-도핑된 반도체재료의 밴드갭을 나타내는 그래픽이다.
도 5는 본 발명에 따른 Si 서브스트레이트와 전지위에 등전자수 코-도핑된 GaP:N:Bi전지를 사용한 2-접합 탄뎀 태양전지의 도식적 단면도이다.
도 6은 본 발명에 따른 Si 서브스트레이트와 전지위에 등전자수 코-도핑된 두 개의 GaP:N:Bi전지를 사용한 3-접합 탄뎀 태양전지의 도식적 단면도이다.
도 7은 바람직한 광섬유통신 신호 파장에서 빛을 만드는 본 발명의 GaAs에 기초한 모서리-방출 레이저 적용의 등측도이다.
도 8은 바람직한 광섬유통신 신호 파장에서 레이저 빛을 만드는 본 발명의 GaAs에 기초한 VCSEL 레이저 다이오드 적용의 등측도이다.
도 9는 적색 가시광선과 적외선인접(NIR)스펙트럼 영역에서 빛을 만드는 본 발명의 GaP에 기초하는 고광도 빛발산 다이오드(LED)의 등측도이다.
도 10은 적색 가시광선과 적외선인접(NIR)스펙트럼 영역에서 빛을 만드는 GaP에 기초하며 Si위에 모노리식하게 성장한 빛발산 다이오드(LED)의 등축도이다.
도 11은 적색 가시광선과 NIR 영역에서 레이저빛을 만드는 GaP에 기초하며 Si위에 모노리식하게 성장한 모서리-발광 레이저의 등축도이다.
도 12는 본 발명의 열 광기전력(thermal photovoltaic, TPV)전지 적용의 단면도이다.
도 13은 본 발명의 광검출기(photodetector) 적용의 단면도이다.
따라서 본 발명의 구체적인 목적은, 묽은 GaAs1-x Nx합금을 밴드갭을 1.05eV에 가깝게 유지하고 GaAs에 격자적합될 뿐만 아니라 태양전지 반도체재료로서 충분히 유용하고 유익하도록 전지장치품질을 향상시키는 방법으로 조절하는 것이다.
본 발명의 더 일반적인 목적은, 이상(ideal)에 가장 가까운 설계원리를 수행하는 장치구조의 에피텍셜(epitaxial)성장에 적합한 밴드갭/격자상수 한쌍의 값(paired value)을 가지는 반도체와 합금의 가능한 선택의 레퍼토리를 넓히는 것이다.
본 발명의 다른 구체적인 목적은, GaP와 같은 반도체재료를 맞추어 만들어서(tailor), 실리콘 서브스트레이트에 격자적합하면서도, 2접합과 3접합 탄뎀(tandem) 태양전지의 최적태양방사흡수에 가까운 밴드갭을 가지도록 하는 것이다.
본 발명의 또 다른 구체적인 목적은, 광섬유전송(fiber optic transmission)에 특히 적합한 1.55㎛ 또는 1.3㎛와 같은 파장의 빛을 만들며, Si 또는 GaAs와 같은 보통의 반도체 서브스트레이트재료와 격자적합한 밴드갭을 가지는 LED의 활동층과 레이저 다이오드를 가진 반도체를 제조하고 맞추어 만드는 것이다.
또한 본 발명의 구체적인 목적은, 적색가시광선과 적외선인접 파장영역에서 어떤 특정한 색깔의 빛을 만들며 Si,GaAs 그리고 GaP와 같은 보통의 반도체 서브스트레이트재료과 격자적합한 밴드갭을 가지는 LED의 활동층과 레이저 다이오드를 가진 반도체를 제조하고 맞추어 만드는 것이다.
또한 본 발명의 다른 목적은, 전기를 생산하기 위한 적외선방사를 흡수하며InP와 같이 원하는 서브스트레이트 재료에 격자 적합한 밴드갭을 가지는 반도체재료을 제조하고 맞추어 만드는 것이다.
본 발명의 추가적인 목적, 이점, 그리고 새로운 특징은 이어지는 설명에서 부분적으로 나타나며 이는 당업자가 다음의 설명이나 그림을 조사하여 분명해지거나 본 발명을 실행함으로써 배울수 있다. 또한, 본 발명의 목적과 이점은 덧붙여진 특히 청구범위에서 지적하는 조합와 유용함에 의해 실현되고 얻어질 수 있다.
본 발명의 앞에서 언근한 목적 그리고 다른 목적을 얻기 위해서, 그리고 본 발명의 목적에 따라서, 여기에서 구체화되고 넓게 설명되었듯이, 본 발명은 변형전의 반도체화합물이나 합금의 밴드갭보다 낮은 밴드갭을 갖도록 결정격자내의 호스트원자(host atom)를 포함하는 반도체화합물이나 합금을 변형하는 것을 포함한다. 이러한 밴드갭 낮춤은 등전자수적(isoelectronically)으로 반도체화합물이나 합금을 코-도핑(co-doping)함으로써 달성될 수 있다. 여기서, 제1등전자수 도판트(dopant)는 호스트 결정격자내에서 등전자수 트랩(isoelectronic trap)을 형성하는데 이는 딥 어셉터(deep acceptor)로 행동하며, 제2등전자수 도판트는 호스트 결정격자내에서 등전자수 트랩(isoelectronic trap)을 형성하는데 이는 딥 도너(deep donor)로 행동한다. 예를 들어, 밴드갭이 1.42eV인 GaAs같은 그룹Ⅲ과 그룹Ⅴ 호스트원소를 포함하는 호스트 결정격자를 가진 반도체재료는 밴드갭을 1.42eV내지 0.8eV로 내리기 위하여 N과 Bi로 등전자수적으로 코-도핑될 수 있다. 다른 예로는 GaP를 N과 Bi로, InP를 N과 Bi로, GaInP를 N과 Bi로, InGaAs를 N과 Bi로 등전자수적으로 코-도핑하는 것을 포함한다. 다른 조합도 실행가능하다.
캐리어(carrier) 이동도와 다른 특성에 악영향을 주지 않고 반도체 합금의 밴드갭을 변형하는 이 능력은 또한 서브스트레이트와 다른 반도체재료에 격자적합한 원하는 밴드갭을 가진 재료을 만들수 있는 능력을 제공한다. 본 발명 전에는 격자 적합과 원하는 밴드갭의 조합은 얻을 수 없었다. 따라서 본 발명은 이 발명 전에는 얻을 수 없었던 태양전지와 LED 다이오드와 레이저 다이오드와 같은 반도체 장치를 포함한다. 예를 들어, 본 발명에 따른, 모노리식, 4중 접합 태양전지는 0.67eV의 밴드갭을 가지며 Ge을 포함하는 제1 또는 하부전지, 1.05eV의 밴드갭을 가지며 등전자수적으로 코-도핑된 GaAs:N:Bi인 GaAs를 포함하는 제2전지, 1.42eV의 밴드갭을 가지며 GaAs를 포함하는 제2전지, 그리고 1.90eV의 밴드갭을 가지며 InGaP를 포함하는 제4전지를 포함한다. 이러한 구조는 원한다면 Ge이나 GaAs 서브스트레이트위에 제조될 수 있다. 다른 예는 접합(밴드갭 1.1eV)과, Si 서브스트레이트위에 제작된 GaP:N:Bi(밴드갭 1.75eV)나, GaP:N:Bi(밴드갭 1.55eV)와 GaP:N:Bi(밴드갭 2.04eV)의 조합과 같이 등전자수적으로 코-도핑된 GaP가 하나 또는 그 이상의 전지에 있는 것을 포함한다.
예를 들어, 등전자수적으로 코-도핑된 GaAs:N:Bi:In과 GaAs배리어층의 활성(빛-방출) MQW층을 가진 LED 다이오드와 레이저 다이오드는 GaInP 클래딩(cladding)층과 함께 GaAs서브스트레이트위에 제조될 수 있다. 유사하게, 등전자수적으로 코-도핑된 GaP:N:Bi의 활성영역은 GaP 배리어층과 함께 GaP 서브스트레이트층위에 제조될 수 있다. 다른 실시예에서, GaP 배리어에 의해 분리된 등전자수적으로 코-도핑된 GaP:N:Bi:In MQW와 AlxGa1-x-yP 클래딩을 가진 레이저 다이오드는 격자 부적합 스트레인(mismatch strain)을 줄이기 위하여 클래딩과 Si서브스트레이트사이에 다중, 단계-그레이드된(step-graded) GaP1-x-yNxBiy층과 함께 Si서브스트레이트 위에 제조될 수 있다.
본 발명의 원리와 방법에 따라 제작된 고효율, 모노리식, 4중 접합, 태양전지(10)의 예가 도 1에 도식적으로 나와 있다. 활동(active), 빛-흡수 전지(12)는 밴드갭이 약 1.05eV인 GaAs1-x-yNxBi-y(종종 GaAs:N:Bi로 줄여 부른다)의 묽은 합급을 포함하며, 모노리식, 4중 접합, 태양전지(10)내의 Ge 전지(밴드갭 0.67eV,11)와 GaAs 전지(밴드갭 1.42eV,13)사이에 위치한다. 태양전지(10)는 GaAs 전지와 Ge 서브스트레이트(15)를 덮고 있는 InGaP 전지 (14, 밴드갭 1.90eV)와 가지고 있으며, Ge 서브스트레이트(15)는 하부 Ge전지(11)처럼 n-p 접합을 제공하기 위하여 도핑되어 있다. 물론, 태양전지(10)는 전지(10)의 회로(도시되지 않음)내로의 전기적연결을 용이하게 하기 위해 종래의 하부 접촉층(16)과 상부 그리드(17, top grid)를 갖고 있다. 안티-반사(anti reflective, A.R.)코팅(19), 윈도우층(표면을 패시베이션하기 위한, 25), 접촉층(18, 오믹(ohmic) 접촉을 용이하게 하기 위한), 그리고 백표면 반사기(26,27,28,29,30, back surface reflector, BSR)와 같은 종래의 피쳐(feature)도 나와 있으며, 이러한 구성요소는 당업자에게 잘 알려져 있으며 본 발명의 부분이 아니다. BSR 층(26,27,28,29,30)은 둘러싸고 있는 지역에 대해 격자적합하게 그러나 밴드갭은 더 높게 디자인된다.
태양 방사(30)가 태양전지(10)에 조사(irradiate)되면, 태양 스펙트럼의 더 높은 에너지의 짧은 파장부(예를 들어, 파장이 652㎛와 그 이하의 범위)가 InGaP 상부(제4)전지에서 실질적으로 흡수되며 전기에너지로 전환된다. 반면, 더 낮은 에너지. 더 긴 파장의 태양 방사는 GaAs의 다음(제3)전지로 전달된다(transmit). 그 다음으로 높은 태양방사의 에너지범위(파장이 873㎛에서 652㎛)가 GaAs제3전지(13)에서 실질적으로 흡수되며 전기에너지로 전환되며, 역시 더 낮은 에너지의 태양방사를 GaAs:N:Bi의 제2전지(12)로 전달한다. GaAs:N:Bi의 제2전지(12)는 아래에서 더 자세히 설명하겠지만 본 발명에 따라서 제작되었다. 1180㎛에서 873㎛범위의 태양 복사는 이 제2전지(12)에서 실질적으로 흡수되고 전기적 에너지로 전환되며, 흡수되지 않고 남아있는 낮은 에너지 방사는 Ge의 제1 또는 하부전지(11)로 전달된다. 하부전지(11)는 1850㎛에서 1180㎛범위의 태양방사를 흡수하고 전기적 에너지로 전환시킨다. 따라서, 위에서 설명한 바와 같이 만들어진 모노리식, 4중 접합, 태양전지(10)는 전체 전지 효율이 40% AM1에 다가가도록 충분한 태양 방사 스펙트럼을 흡수하고 전기에너지로 전환할 수 있다.
모든 p-n접합을 만들기 위한 각 전지(11,12,13,14)의 차지 도핑(charge doping)은 종래의 지식에 의하여 수행될 수 있는데, 종래의 지식은 보통 주기율표에서 높거나 낮은 그룹으로부터 선택된 불순물전자나 도판트전자를 더하는 것이다. 예를 들면, 이에 한정되지는 않지만, 본 발명의 GaAs:N:Bi 제2전지(12)는 그룹Ⅱ의 어셉터원자(예를 들어, Zn, Cd)로 p-타입으로 도핑될 수 있고 그룹Ⅵ의 도너전자(예를 들어, S, Se, Te)로 n-타입으로 도핑될 수 있다. 이렇게 하여 제2전지(12)와 제3전지(13)사이의 GaAs:N:Bi 터널접합(32)뿐만 아니라 GaAs:N:Bi 제2전지(12)의 p-n접합(22)도 형성된다.
GaAs 제3전지(13)내의 전지 p-n접합(23)과, 제3전지(13)와 제4 또는 상부전지(14)사이의 GaAs터널접합(33)은 각각 그룹Ⅵ과 그룹Ⅱ 전자로 차지 도핑함으로써 만들어질 수 있다.
Ge이 그룹Ⅳ원소이기 때문에 제1전지(11)내의 n-p접합과, 하부전지(11)와 제2전지(12)사이의 터널접합(31)을 위해 각각 p-타입과 n-타입의 반도체재료을 형성하기 위하여, 예를 들어 그룹Ⅲ원소로부터 어셉터전자와 그룹Ⅴ원소로부터 도너로서 차지도핑될 수 있다. Ge 서브스트레이트(15)는 그룹Ⅲ 어셉터 원소로 p-타입 도핑될 수 있다.
본 발명은, 그러나 위에서 설명한 특정한 태양전지(10)의 예시 구조에 한정되지 않으며 이는 당업자에게 분명할 것이다. 아래에서 논의하듯이 본 발명의 원리는 다른 태양전지 변화뿐만 아니라 다른 합금들과 함께 그리고 n-p 또는 p-n접합과 같이 사용될 수 있다.
제2전지(12)에 사용된 GaAs:N:Bi 합금은 GaAs합금에 질소(N)와 비스무스(Bi)를 등전자수적 코-도핑함으로써 제조되었다. 비록,베이어등이 관찰한 거대한 전도밴드보잉(bowing)이 GaAs에 N를 추가하면 GaAs의 밴드갭을 상당히 줄일 수 있다는 것을 나타내는 것같이 보이며, 또한 이에 이은 콘도브등의 Ga0.92In0.08N0.03As0.97의 제조가 바람직한 밴드갭 1.0eV를가진 반도체재료을 제조하는 개념을 사용했으나, 본 발명의 중요한 부분과 여기에 설명된 해법, 공정, 그리고 장치의 동기부여는 다음의 이해이다. (ⅰ) 불행히도 합금중의 N는 등전자수 트랩을 생성하는데, 이는 전도밴드의 그와 같은 거대한 보잉을 이용하려는 모든 시도를 좌절시켰다. (ⅱ) GaAs내의 N은 단지 GaAs의 전도밴드의 보잉만을 유발하는 것이 아니라, 대신 N 불순물은 딥 어셉터 N 불순물 밴드의 형성으로 전도밴드 형성에 직접 참가한다. 본 발명의 좀더 중요한 부분은 다음의 발견을 포함한다: (ⅰ) GaAs를 N과 Bi로 동시에 등전자수 코-도핑하는 것은 또한 딥 도너를 생성한다. 그리고 (ⅱ) 이와 같은 딥 도너의 가전자(valence)밴드에의 영향은 N의 전도밴드에 대한 영향을 반영(mirror)하며, N-기초 등전자수 트랩의 역효과를 사실상 제거하였다. 이 역효과는 이전에 광전지에 사용되는 GaAs 반도체재료내의 N의 좋은 효과(예를 들어, 밴드갭 감소)의 사용을 좌절시켜 왔다. 구체적으로, 이와 같이 GaAs를 N과 Bi로 동시에 등전자수 코-도핑하는 것은 N만으로 도핑된 GaAs의 고유한 특성인매우 낮은 전자 이동도와 호핑-라이크(hopping-like) 전달 특성을 사실상 제거하였으며, GaAs재료내에서의 N의 용해도를 제한하던 GaAs 결정격자내의 N의 증가된 마데룽(Madelung)에너지 효과를 상쇄하였다. N과 Bi가 주기율표 전자에서 같은 그룹에 있기 때문에 N과 Bi의 코-도핑은 등전자수적이다.
이와 같이 본 발명에 따라 GaAs를 N과 Bi로 동시에 등전자수 코-도핑하는 것은, 딥 어셉터와 딥 도너 불순물 밴드를 생성는데, 이 불순물 밴드는 효과적으로 GaAs내의 밴드갭을 감소시키는 전도밴드와 가전자밴드의 명백한 거대한 보잉으로 증명되었다. 본 발명에 따라 GaAs를 N과 Bi로 동시에 등전자수 코-도핑하는 것은 이 뿐만이 아니라, 1.0eV와 가깝거나 이보다 더 낮은 밴드갭을 가지며 GaAs에 격자 접합한 GaAs:N:Bi 합금이, N 단독으로 도핑된 GaAs에 비해, 즉 GaAs-x Nx 또는 GaAs:N에 비해 캐리어(전자 또는 정공)의 이동도가 거의 15배의 팩터로 향상된 것과 같은 큰 정도(거의 10의 팩터로)로 GaAs내의 N과 Bi 모두의 용해도가 증가한다. 이 설명 위해 사용한 위의 "거의 10의 팩터로"는 5배 보다 큰 것을 의미하여, 9배 보다 큰 것도 성취될 수 있다. 또한, "거의 15배의 팩터로"는 10배 보다 큰 것을 의미하며, 13배나 14배 보다 큰 것도 성취될 수 있다. 더 나아가, "격자 적합"은 각각의 격자 상수사이의 부적합(mismatch)의 크기를 0.2%보다 작게 만들 수 있다는 것이다.
또한, 위의 본 발명과 아래의 본 발명의 더 나아간 설명이나 예에서, 설명과 이해의 편의를 위하여, GaAs:Bi:N을 포함하여, 그룹Ⅲ-Ⅴ 반도체 합금시스템의 등전자수 코-도핑예를 사용하였지만, 이와 같이 본 발명에 따른 등전자수 코-도핑은모든 반도체와 합금에 적용가능하다. 유일한 중요한 제약은, 본 발명에 따라 이용하기 위해서는, 등원자 도판트가 딥 어셉터 또는 딥 도너로 행동하는 등전자수 트랩을 형성해야만 하는 것인데, 이는 아래에서 상세히 설명될 것이다.
본 발명의 원리의 다른 예로서 ZnSe는 그룹Ⅱ-Ⅵ 반도체 재료이다. 산소(O)가 ZnSe내의 딥 어셉터로 행동하는 등전자수트랩인 반면, Te는 딥 도너로 행동하는 등전자수 트랩이다. 따라서 O와 Te로 ZnSe를 코-도핑하는 것은, 결과적으로 나오는 합금의 행동을 질서있게(regularize) (즉, 바람직하지 않은 낮은 캐리어 이동도를 감소시키고, 또한, 전자(정공)이 호스트결정의 전위(dilocalized) 상태에 속하지 않으면서 불순물자리를 호핑하는 바람직하지 않은 호핑-라이크 이동 특성을 감소시킨다)만들 뿐만 아니라, 이들 코-도판트 각각의 용해도를 증가시킨다. 따라서, 캐리어 이동도와 수명과 같은 전기적 특성와 광발광(photoluminiscense, PL) 효율과 강도(intensity)와 같은 광학 특성, 수명, 그리고 밴드갭의 감소한 테일(tail)상태는 위에서 설명한 그룹Ⅲ-Ⅴ의 등전자수 코-도핑에 적용된 것과 같은 물리적 윈리를 따라 향상될 수 있다.
종래의 지식으로부터 GaAs내의 N과 같은 등전자수 치환기는 N과 As가 등전자수이므로, 즉 둘 다 주기율표에서 그룹Ⅴ에 속하므로, 합금의 형성을 이끌어내는 것을 알 수 있으며 또한 N은 GaAs내에서 디펙트 레벨(defect level)을 만들지 않는다는 것도 알수 있다. 그러나 장등이 Phys. Rev.B63, 85205(2001)에서 밝힌 최근의 실험에서는 GaAs1-x Nx가 진정한 합금이 아님을 밝혔다; 그 대신 많이(heavily) 도핑된 반도체이다. N은 그룹Ⅴ원소로서 그룹Ⅴ원소 As보다 더 강한 전기음성도를 갖는다(electronegative). 이는 N 도판트가 좁은 범위의 불순물 포텐셜을 갖게, 즉 등전자수 트랩으로 행동하게, 한다. 좁은 범위의 불순물 포텐셜은 전자를 잡게 되어 어셉터-라이크 파동함수내의 장구간(long range)쿨롱 포텐셜에 바운드(bound)된 정공을 남기게 된다. 다른 말로 하면, 이와 같이 N 불순물에 의해 전자가 어셉터-라이크하게 잡히는 결과로, 장주기 스크린드(screened) 쿨롱 포텐셜이 생기고, 이는 정공을 당기고 이 결과로 중성여기상태(neutral excited state)가, 즉 여기자(exciton)가 등전자수 트랩에 바운드(bound)되는 상태가 된다. 따라서, GaAs내의 N은 차지-도핑된 반도체내의 차지된 어셉터와 유사하게 등전자수 딥 어셉터로서 행동한다. 즉, 주기율표의 다른 그룹으로부터 오며 호스트내에서 대체하는 원자로 도핑된 반도체와 유사하게 행동하는 것이다.
아래에서 더 상세히 설명되겠지만, 등전자수 트랩의 형성하기 위해서는, 정공과 전자를 결박할수 있는 로칼 포텐셜(local potential)을 만들기 위하여 불순물원자의 전기상태가 대체되는 호스트전자와는 충분히 달라야만(기하학적 차원, 수도포텐셜(pseudopotential), 전기음성도) 한다. 이러한 차이는, 보통 이와 같은 원자의 치환을 에너지적으로 불리하게 하며 따라서 용해도를 제한시킨다. GaAs내의 N이 이와 같은 경우이다. 정상(normal) 차지 도핑에서는 차지 도판트의 낮은 농도는, 0.01%와 같은, 호스트 격자내에서 캐리어 이동 특성을 방해하지 않는다. 높은 농도로 차지된 파티클이, 0.1%와 같은, 도판트의 불순물 레벨과 호스트의 밴드갭을 결합시키기 시작하며 그러나 또한 그와 같이 차지된 도판트의 농도가 높은 것은 캐리어 이동 특성을 방해한다는 것은 종래의 지식이다.
GaAs내에 N을 등전자수 도핑함에 있어, N의 높은 농도는 아래에 설명할 GaAs 전도밴드와 결합하는 불순물 밴드의 형성을 이끄는 점에서 좋으며, 베이어등이 관찰한 GaAs1-xNx내의 전도밴드의 어패런트(apparent) 거대 보잉의 기원이다. 장등은 Phys. Rev. B63, 85205(2001)에서 높은 N 도핑레벨(> 1019cm-3 또는 0.1%)은 GaAs 전도밴드와 결합하는 불순물밴드를 가져오는 것을 밝혔다. 그러나, N이 딥 어셉터로 행동하기 때문에 GaAs1-x Nx내의 높은, 즉 0.1% 또는 그 이상의, N농도는 기존의 차지 도핑된 반도체 재료에서 약 0.1% 의 농도로 정상 차지된 도판트가 캐리어 이동특성을 방해하는 것과 같이 GaAs1-x Nx 합금에서 캐리어 이동 문제를 유발한다. 따라서, GaAs:N으로 제대로 된 태양전지를 만드는 것은 가능하지 않으며, 그와 같은 시도로 소용이 없다는 것이 분명하다. 더 나아가, 높은 농도의 N이 GaAs1-x Nx내의 전도밴드의 어패런트 거대 보잉을 향상시키지만, GaAs내의 N의 용해도는 3%정도로 제한되어 있었다. 본 발명의 설명에서 등전자수 도판트의 함량과 농도는 전체 결정격자가 아닌 결정격자의 음이온 서브격자(anion sublattice)의 원자함량(at.%)으로 표현되었다. 왜냐하면, 결정격자내의 음이온 자리에 떨어지는 등전자수 도판트의 수는 무시할 만하다고 생각되기 때문이다. 매우 적은 수의 등전자수 도판트가 양이온 자리나 격자간에(interstitially) 떨어지는 것이 가능하나, 그러한 작은 수는 무시할만 하다.
GaAs:N내의 N을 높은 농도로 도입하며는 많은 노력이 있었는데, 열동력학적 평형으로부터 GaAs1-x Nx를 성장시키는 것은(미야모토 등, J. Chryst. Growth 197(1999) 67) 원자 이동도를 악화시키는 문제만을 더 가져왔다. 용해도 제한은 N원자의 강한 전기음성도와 작은 크기 때문인데, 호스트 격자에 As가 대체되면 마데룽(Madelung) 에너지가 성장하게 된다. 더 많은 N이 GaAs1-x Nx로 들어가면, 격자구조에 변형(distortion)을 일으킨다. 그와 같은 격자 구조 변형을 보상하기 위하여 In을 첨가하는 것은 커츠등이 Appl.Phys.Lett. 77(2000)400에서 시도했으나 캐리어의 이동도가 불량한 문제를 해결하지 못하였다.
이 발명에 따른 GaAs에 대한 Bi와 N을 같이 등전자수 코-도핑하는 것은 N 단독으로 등전자수 도핑한 결과로 생기는 상기의 문제를 해결하였다. 구체적으로, GaAs가 N과 Bi로 등전자수적으로 코-도핑될 때, N의 강력한 전기음성도가, 이 전기음성도는 전자를 트랩하고 장구간쿨롱필드의 결과로 캐리어 스캐터링(scattering)문제를 일으키며, Bi의 약한 전기음극성으로 인해 스크린되는데, Bi의 약한 전기음극성은 정공을 트랩한다. 등전자수 딥 어셉터와 딥 도너의 장구간쿨롱필드는 효과적으로 단구간(short range) 다이폴(dipole) 필드로 전환되어 낮은 캐리어 이동도의 원인을 제압한다. 동시에, 큰 Bi원자는 격자내에서 작은 N원자가 Ga에 타이트하게(짧고 강하게) 결합하는 것보다 As에 느슨하게(길고 약하게) 결합하는데, 이는 격자가 서브스트레이트와 적합하게 유지하는 것 뿐만 아니라 호스트 격자에 이러한 다른 원자들을 대체하여 동시에 받아들이는 이점을 증명한다. 따라서, 도핑된 결정격자의 마데룽 에너지는 낮게 있게 되고, Bi 뿐만 아니라 N도 높은 농도로 호스트에 도입될 수 있다. 다른 말로 하면, GaAs에 N과 Bi를 등원자 코-도핑하는 것은 호스트 GaAs 격자내에서 N과 Bi 모두의 용해도를 증가시키는데 이는 교대로 전도밴드 에너지와 가전자밴드 에너지 모두에서 딥 보잉과, 캐리어 이동도의 부수적인 증가뿐만 아니라 잇따르는 밴드갭의 감소와 전도밴드에너지와 가전자밴드에너지 모두에서의 딥 보잉을 가져온다.
더 설명하기 위하여 도 2,3,4를 참조한다. 여기서 도 2와 도 3은 반도체재료에서 종래의 차지된 도판트 어셉터와 도판트 도너의 도판트 에너지 레벨을 나타낸 것이다. 도 2에서 전도밴드 에너지 Ec와 가전자밴드 에너지 Ev가 직접밴드갭을 가진 반도체 재료로 도시되어 있는데, 즉, 최소치 Ec와 최대치 Ev는 모두 모멘텀 벡터 k가 0일 때 발생한다. 다른 말로 하면, 밴드갭(40)을 지나가는(crossing) 전자는 에너지만 변화하지 모멘텀은 변화하지 않는다는 것인데, 이는 간접 밴드갭 재료에서 밴드갭을 지나가는 전자가 모멘텀도 변화하는 것과는 반대이다. 기존의 p-타입 차지된 도판트는 어셉터 타입 원자인데, 이 도판트는 주기율표상에서 호스트원소에서 왼쪽에 있는, 즉 바깥 에너지 껍질에서 하나의 전자가 작은, 그룹중에 있다. 이와 같은 기존의 차지된 에셉터 도판트 밴드(42)가 도 2에 나타나 있는데, 종래의 차지된 도판트 에너지 레벨은 전도에너지 밴드 Ec보다 가전자 에너지 밴드 Ev에 더 가까운 것을 나타내고 있다. 종래의 차지된 도너 도판트 밴드(44)는 도 3에 나와있듯이, 가전자밴드 Ev보다 전도에너지 밴드 Ec에 더 가깝다.
반대로, 도 4에 나와있듯이, GaAs:N:Bi내의 N페어(pair)로 만들어진 등전자수 도판트 레벨(46)은 "딥 어셉터"처럼 행동한다. 딥 어셉터는, 가전자대 에너지 밴드 Ev에서 멀리 있으며 전도에너지 밴드 Ec에 더욱 가까운 도판트 레벨(46)을 가지는 에셉터이다. 동시에, GaAs:N:Bi의 Bi에 의해 만들어진 등전자수 도판트 레벨(48)은 "딥 도너" 이다. 딥 도너는, 전도에너지 밴드 Ec에서 멀리 있으며 가전자대 에너지 밴드 Ev에 더욱 가깝다.
딥 도너와 딥 어셉터의 다음 설명에서, 당업자라면 이해하겠지만, 극성이 다르기 때문에, 같지만 반대의 물리적 영향을 갖는 딥 어셉터의 물리적 원리, 행동, 특징을 설명하는 것은 반복적이고 불필요한 것이 될 것이다. 따라서, 편리와 편의를 위하여 다음의 설명은 주로 딥 도너에 대해서 이루어지며, 문장중에 딥 어셉터에 관계되는 대응하지만 반대인 용어들은 딥도너의 뒤에 이어질 것이다. 딥 어셉터에 관련되는 대응하지만 반대인 원리, 행동, 특징등을 전체문장을 반복하지 않는 것이다.
매우 묽은 도핑 농도에서, 이웃하는 도너(어셉터)간의 거리는 커서 이웃하는 도너(어셉터)의 파동함수간의 공간적 오버랩(spatial overlap)이 없다. 또한 모든도너(어셉터)불순물 에너지 레벨이 도 2와 도 3에 나타난 바와 같이 동일하다. 그러나 호스트 반도체의 도판트 원자의 농도가 증가하면서, 이웃하는 도너(어셉터)간의 거리가 줄어들어 이웃하는 도너(어셉터)의 파동함수간에 공간적 오버랩이 있게 된다. 파울리의 배타원리가 두개의 도너(어셉터)가 같은 에너지 레벨을 갖는 것을 금지하기 때문에, 각각의 도너(어셉터)의 에너지 레벨의 위치는 다른 도너(어셉터)의 에너지 레벨에 대해 조금씩 이동하게 된다. 도너(어셉터)에 의한 조밀하게 위치한 에너지 레벨 세트는 도너(어셉터) 밴드로 불리고, 더 일반적으로, 불순물레벨이라 불린다. 따라서, 높은 도핑 농도는 필연적으로 불순물밴드의 형성을 가져오며, 이 불순물밴드가 충분히 넓어지면, 전도(가전자)밴드와 합쳐져, 전도(가전자)밴드의 최소치(최대치)를 낮추게 된다. 전도(가전자)밴드의 최소치(최대치)가 낮아지는것은 해비(heavy) 도핑에서, 밴드갭이 낮아지게, 즉 밴드갭 보잉을 가져온다.
불순물밴드와 반대로, 호스트 반도체 격자에 속하는 이웃하는 원자사이에는 강한 파동함수 오버랩이 있어서, 전자(정공)가 격자내에서 쉽게 이동한다. 즉 이동도가 크다. 불순물 밴드에서, 이웃하는 불순물 파동함수간의 파동함수 오버랩은 호스트 원자 파동함수의 오버랩에 비해 훨씬 적다. 따라서, 전자(정공)은 격자를 쉽게 움직일 수 없다. 이동도는 낮고, 전자(정공)이 하나의 불순물자리에서 어떤 가까운 인접하는 불순물자리로 호핑하는 이른바 호핑(hopping)전도가 있게 된다. 호스트내의 불순물의 용해도를 향상시킴으로써 불순물간의 거리를 감소시키고, 불순물 파동함수 오버랩을 증가시키며, 전자(정공)의 유효질량을 감소시키고, 전자(정공)의 이동도를 크게 증가시킨다.
GaAs를 N과 Bi로 등전자수적으로 코-도핑함에 있어, N 도핑에 의하여 생성된 전도밴드 Ec 보잉에 따른 밴드갭 감소는 Bi의 첨가에 의하여 보강되거나 향상되며, 이는 가전자밴드에 대한 영향과 비슷하다. 동시에, GaAs:N:Bi는 GaAs에 격자적합될 수 있는데, 이는 도 1에서 나타난 모노리식, 4중 접합 태양에너지(10)와 같은 다중-접합 태양전지에서 GaAs 전지요소(13)에 인접한 활동 전지요소(12)에 양립하며 사용가능하게 만든다. 또한, GaAs에 N이나 Bi단독으로의 용해도에 비해, GaAs에 N과 Bi를 등전자수 코-도핑하면 GaAs에 대한 N과 Bi의 용해도가 10의 팩터로 증가하기 때문에, 또한, 캐리어 이동도가 거의 15의 팩터로 증가하기 때문에, 밴드갭이 실제로 1.0eV이하이고, GaAs에 격자 매칭되는 1.42eV 내지 0.8eV의 범위내의 어떤 값을 가진 GaAs:N:Bi이 본 발명에 의하여 제조될 수 있다. 제조는 본 발명에 따라바람직한 구체적 밴드갭과 격자적합을 얻기 위한 바람직한 N과 Bi의 농도와 비율을 선택하면 되며, 이는 당업자가 본 밞명의 원리를 일단 이해하면 당업자의 능력범위내에 있다.
본 발명의 목적을 위하여, 따라서, 등전자수 딥 어셉터 또는 딥 도너는 그들이 대체하는 호스트 격자 원소보다 더욱 전기음성적인 등전자수 도판트로 설명될 수 있으며, 전자트랩으로 행동하는 호스트반도체 합금의 가전자 에너지 밴드 Ev보다 호스트 반도체 합금의 전도 에너지 밴드(Ec)에 더 가까운 도판트 에너지 레벨을 가진다. 또한, 본 발명의 목적을 위해, 등전자수 딥 도너 원소나 도판트는 그들이 대체하는 호스트 격자 원소보다 덜 전기음성적 등전자수 도판트로 설명될 수 있으며, 정공트랩으로 행동하는 호스트 반도체 합금의 전도에너지 밴드 Ec보다 호스트 반도체 합금의 가전자밴드 Ev에 더 가까운 도판트 에너지 레벨을 가진다.
더 설명하기 위하여, 호스트 결정격자에 적은 등전자수 도판트 원자가 도입되면, 단일의 고립된(single isolated) 불순물의 존재는 (ⅰ) 그렇지 않았다면 금지되었을 전자상태 에너지에 ,예를 들어 밴드갭에, 에너지 레벨이 있는 전자 상태, 또는 (ⅱ) 전도밴드 Ec의 최소치의 위나 가전자밴드 Ev의 최대치 아래에 에너지 레벨이 위치하는 전자상태를 생성한다. 불순물 전자상태는 에너지가 금지 밴드갭에 위치하고 "바운드(bound) 상태"로 불리는데 이는 캐리어가 집중되기, 즉 그러한 원자상태주위로 바운드(bound)되기, 때문이다. 에너지 레벨이 전도밴드나 가전도밴드에 위치하는 불순물 전자상태를 "공진 불순물 상태"라 한다.
그러나 큰 수의, 즉 1019cm-3이상, 등전자수 도판트가 호스트 결정격자내로도입되면 이웃하는 도판트 원자의 상호작용이, 즉, 쌍(pair) 상호작용, 3중(triplet) 상호작용등이 교대로 불순물 밴드를 만든다. GaAs나 GaP내의 N(또는 Bi)를 사용하는 것과 같은,해비 도핑에 대하여, 에너지 레벨이 전도밴드(또는 Bi의 경우에는 가전자밴드)와 머지(merge)되는 "바운드 상태"를 만드는 것은 불순물 상호작용에 의해 생성되는 다양한 불순물 레벨이다. 그리고 이러한 머저(merger)는 배드갭 보잉에 따라 분명해진다.
도판트 원자와, 도판트 원자에 의하여 바뀐 호스트 격자간의 밸런시(valency)의 차이 때문에 정상인, 즉 등전자수가 아닌, 도너 원자가 호스트 결정 격자의 전도밴드에 원자를 준다. 원자를 주면서, 도너원자는 이온화되고 알짜(net) 양극 차지를 갖게 된다. 이와 같은 정상 도너 이온의 쿨롱 필드는 r-2 즉 거리 제곱에 반비례하여 거리에 따라 변한다. 쿨롱 포텐셜은 r-1로 변한다. 이러한 정상, 등전자수가 아닌 도너를 차지된(charged) 도너라고 부른다. 차지된 어셉터라고 부르는 등전자수가 아닌 어셉터와 정공에 대하여도 같은 상황이 적용된다.
반대로, GaAs 또는 GaP내에 N(또는 Bi) 불순물로 생성된 것과 같은, 등전자수 도판트나 불순물에 의해 생성된 등전자수 트랩에 대해, 트랩상태를 생성하는 것은 등전자수불순물과 호스트 격자 원자사이의 전기음성도, 크기, 그리고 수도포텐셜의 차이이다. 이러한 트랩상태는 r-1보다 훨씬 빨리 거리에 따라 변화하는 포텐셜에 특징이 있다. 등전자수 트랩에 의해 만들어진 포텐셜 우물(well)은 따라서, 차지된 도너(어셉터)보다 많이 가파르며, 이렇게 포텐셜 우물이 가파르기 때문에등전자수 도판트나 불순물원자, 예를 들어, N(Bi) 주위에 트랩된 원자(정공)는 차지된 도너(어셉터)의 경우보다 등전자수 도판트나 불순물 원자둘레에 훨씬 더 타이트하게 집중되어 있다. 사실상, 차지된, 즉 이온화된, 도너(어셉터)와 전자(정공)간의 쿨롱 인력이 무시할 만할 정도로 적은데, 이는, 왜 차지된 도너(어셉터)로 도핑된 결정격자내의 전자(정공)이 전도(가전자)밴드를 자유롭게 움직일 수 있는 가를 설명한다. 반대로, 등전자수 트랩에 의해 바운드된 전자(정공)은 등전자수 트랩주위의 실제 공간에 집중되어 있으며 전도(가전도) 밴드내를 자유롭게 움직일 수 없다.
이러한 등전자수 트랩에 의한 전자(정공)의 집중화는 k-공간내의 등전자수 불순물 트랩의 아이겐스테이트(eigensates), 즉 모멘텀 백터 특징을 손상시키고, 따라서, 불순물 전자 상태를 k-공간내에서 비편재화되게(delocalization) 해준다. k-공간내에서 불순물 전자 상태의 비편재화는 본 발명에서 사용되는 좋은 효과를 준다. 예를 들어, GaP와 같은 간접 밴드갭 반도체재료가 N과 같은 등전자수 불순물로 도핑된 때에, k-공간내의 불순물 전자상태의 비편재화는 반도체 재료의 그러한 간접 밴드갭에서의 방사재결합(radiative recombination)의 가능성을 증가시키며 이에 의해 직접 밴드갭 재료처럼 행동하게 한다. 전기 장치에 대한 본 발명에 따른 GaP의 등전자수 코-도핑과 결합된 특징의 이점이 아래에 더욱 자세히 설명되어 있다.
도 2에 나타난 불순물 레벨(42)와 같은, 정상적으로 사용된 차지된 어셉터에 의해 도입되는 불순물 레벨은 가전자밴드 모서리 Ev보다 약간의 meV 즉 약 20meV정도 위에 대부분 위치한다. 비슷하게, 도 3에 나타난 불순물 레벨(44)과 같은, 정상적으로 사용된 차지된 도너에 의해 도입되는 불순물 레벨은 전도 모서리 밴드 Ec보다 대부분 약간의 meV 낮다. 불순물에 의하여 도입된 이러한 레벨의 깊이가 상온 볼츠만 에너지 kT=26meV보다 크게 되면, 대부분의 도판트는 상온에서 이온화되지 않고 따라서, 어셉터나 도너로 행동하지 않는다. 26meV보다 훨씬 깊고 어셉터와 도너로 차지되어서 유도된 불순물 레벨은 딥 레벨이라 부른다.
도 4에서와 같이, 본 발명에 따라 코-도핑에 사용되기 위한 등전자수 도판트의 경우에는 N과 같이 전자 트랩에 의해 유도된 불순물 레벨(46)은 가전자밴드 Ev에 가깝기 보다는 전도밴드 Ec에 가깝다. 따라서, 가전자밴드 Ev보다 전도밴드 Ec에 가까운 불순물레벨(46)을 유도하고 전자 트랩을 형성하는 N과 같은 등전자수 도판트는 등전자수 딥 어셉터라고 부른다. 한편, Bi와 같이 홀 트랩에 의해 유도된 불순물 레벨(48)은 전도밴드 Ec에 가깝기 보다는 가전자밴드 Ev에 가깝다. 따라서, 전도밴드 Ec 보다는 가전자밴드 Ev에 가까운 불순물레벨(48)을 유도하고 홀 트랩을 형성하는 Bi와 같은 등전자수 도판트를 등전자수 딥 도너라고 부른다.
반도체 재료에서 대규모의(massive) 전도밴드 보잉을 일으키는 것은, 편재된 전자가 있는 상태를 만들며 전도밴드 Ec 가장자리 바로 아래에 있는 등전자수 전자 트랩-유도된 불순물레벨의 특징과, 편재된 홀이 있는 상태를 만들며 가전도밴드 Ev 가장자리 바로 아래에 있는 등전자수 홀 트랩-유도된 불순물 레벨의 특징이다. 예를 들어 N과 Bi와 같은 등원자 도판트의 바람직한 특성은 본 발명의 예와 실시에 사용되고 있다. 또한, 불량한 용해도, 불순물 결합의 형성으로 인한 불량한 이동도그리고 불량한 캐리어 수명을 포함하는 등전자수 도핑의 바람직하지 않은 고유의 특성은 본 발명에 따른 등전자수 딥 어셉터와 딥 도너가 있는 코-도핑 기술을 사용함으로써 완화될 수 있다.
도 1을 다시 참조하면, Ge는 태양전지(10)을 위하여 바람직한 0.67eV 밴드갭을 제공하기 위해 모노리식, 4중 접합 태양전지(10)내의 바닥 또는 제1전지로 사용될 수 있는데, 그 이유는, 본 발명의 등전자수적으로 코-도핑된 GaAs:N:Bi합금은 Ge와 거의 격자 적합하게, 즉 0.2%정도의 부적합 스트레인 이내가 되게, 성장할 수 있어서 효율적인 태양전지장치내에 충분한 내구성과 캐리어 이동도를 제공하기 때문이다. Ge이 간접 밴드갭을 가졌지만, Ge 하부전지(11)를 포함하는 서브스트레이트(150)로 사용될 때는 하부전지(11)에 여전히 적합한데, 이는 서브스트레이트(15)가 Ge전지(11)가 1850㎛에서 1180㎛ 파장범위에서 실질적으로 모든 빛을 흡수하도록 충분한 두께를 줄 수 있기 때문이다.
GaAs내에 오버래핑(overlapping)하는 N과 Bi 도판트 프로파일을 이식하기위해 GaAs를 N과 Bi로 시퀀셜 밤바드먼트(sequential bombardment)하거나 유기금속증기상 에피탁시(organo-metallic vapor phase epitaxy, OMVPE) 성장기술을 사용하는 등 본 발명에 따른 등전자수 코-도핑을 달성하기 위해 이 기술분야에 잘 알려져 있는 어떠한 코-도핑을 위한 절차도 사용될 수 있다. Bi의 적당한 유기소스, 트리메틸비스무스는 예를 들어, 메사추세스 노스앤도버의 롬앤하스에서 상업적으로 구할 수 있다. 질소는 디메틸하이드라진으로부터 얻을 수 있는데, 이는 당업자에게는 잘 알려진 바와 같이 위와 같은 회사에서 얻을 수 있다. 코-도핑은분자빔에피탁시(molecular beam epitaxy, MBE)성장, 증기상에피탁시(vapor phase epitaxy, VPE)성장, 액상에피탁시성장(liquid phase beam epitaxy, LPE)으로 이루어질 수 있다. 이온-주입(ion-implantation)을 사용한 코-도핑은 예를 들어 위트로등의 "Ion Beam Annealing of Si Co-implanted with Ga and As", Mat. Res. Soc. Symp. Proc., Vol. 57, pp. 143-148, 1990에 나와 있는데, 이는 코-도핑에 관해 현재 가장 믿을 만하며 최첨단의 문헌이다. 물론 1990년부터 출판된 다른 여러 논문들에도 나와 있다. 또한, 위에서 언급했듯이, 본 발명의 GaAs를 N과 Bi로 등전자수 코-도핑하는데 한정되지 않는다. 예를 들어, 이에 한정되지는 않느나, InP, GaP, InGaAs, ZnSe도 위에서 설명한 GaAs 합금에서의 비슷한 이점을 가지면서 "딥" 어셉터와 "딥" 도너와 함께 등전자수 코-도핑될 수 있다.
본 발명에 따른 반도체 합금의 등전자수 코-도핑은 다른 적용도 갖는다. 예를 들어, 서브스트레이트로 사용하기에 풍부하고 저렴하지만 간접 밴드갭을 가진 실리콘을 사용하더라도 훨씬 더 효율적이고 경제적인 탄뎀 태양 전지를 제조하는 데 사용될 수 있다. 2-전지 탄뎀 태양전지의 이론적인 최적 1 Sun AM1 효율은 1.8eV/1.0eV의 조합으로 얻을 수 있으며, 3-전지 탄뎀 태양전지는 2.2eV/1.6eV/1.0eV의 조합으로 얻을 수 있다. 본 발명전에, 달성가능한 탄뎀(2접합이나 3접합)의 최고의 효율은 GaInP/GaAs나 GaInP/GaAs/Ge를 탄뎀전지를 위한 활동 흡수 매체에 각각 1.85eV/1.42eV와 1.85eV/1.42eV/0.67eV로 제공하는 결정적합된 반도체재료로 사용하여 얻어진다. 도 5에 나온 본 발명에 따른 2전지 탄뎀 태양전지(50)은 1.75eV/1.1eV의 밴드갭 조합을 가지고 있는데, 이는 2전지에 대한 이론적 최적치에 훨씬 더 가까운 것이다. 도 6에 나온 본 발명에 따른 3전지 탄뎀 태양전지(70)은 2.05ev/1.55eV/1.1eV의 밴드갭 조합을 가지고 있는데, 이는 3전지에 대한 이론적 최적치에 훨씬 더 가까운 것이다. 탄뎀전지(50)과 탄뎀전지(70) 모두 Si를 서브스트레이트와 하부전지로 사용하고 있다.
도 5를 참조하면, 본 발명에 따른 2-접합 탄뎀 태양전지(50)는 Si 서브스트레이트(52)를 가지고 있는데, Si 서브스트레이트(52)는 n-p접합을 제공하기 위하여 도핑되어 있으며, 이는 당업자에게 잘 알려져 있듯이, 1.1eV의 밴드갭을 가진 하부전지(54)로 작용하기 위함이다. 2-접합 탄뎀 태양전지(50)는 본 발명에 따라 등전자수 코-도핑된 GaP:N:Bi 합금의 상부전지(58)도 가지고 있는데, 상부전지(58)의 밴드갭은 1.75Ev이다. GaP:N:Bi 합금은 n-p 접합(59)을 형성하기 위하여 Zn이나 Cd같은 어셉터로 차지 도핑되거나 S나 Se의 같은 도너로 차지 도핑된다. n++와 p++로 도핑된 Si의 터널 접합(56)도 하부전지(54)와 상부전지(58)사이에 제공되는데, 이는 당업자의 능력내의 사항이다. 물론, 접합(55)와 접합(59)가 p-n접합으로 전환될수 있고, p++­n++ 터널접합(56)이 n++­p++ 터널접합으로 전환될 수도 있으며, 이는 당업자의 능력내의 사항이다. 물론, 하부접촉(60)과 그리드(grid) 접촉(62)이 태양전지(50)을 전기회로(도시되지 않았음)내에 연결하기 위하여 제공된다.; 이 또한 당업자의 능력내의 사항이다. 백 표면 반사기(back surface reflector,BSR, 63), 안티-반사 코팅(anti-reflection coating, ARC, 49), 윈도우 층(61), 그리고 접촉층(63)은 본 당업자에게 잘 알려진 종래의 기술이며 본 발명의 부분이 아니다.
Si가 1.1eV의 밴드갭을 갖는 것은 잘 알려진 것이다. 그러나, 본 발명전에는다음의 2가지를 지닌 직접 밴드갭 반도체 재료는 없었다: (ⅰ) Si에 격자 적합됨 (ⅱ) 2전지 조합 탄뎀 태양전지의 제2전지를 위해 최적의 1.75eV에 가까운 밴드갭을 제공하거나 3전지 조합 탄뎀 태양전지의 제2전지와 제3(상부)전지를 위하여 각각 최적의 1.55eV와 2.05eV에 가까운 밴드갭을 제공하는 것이다. 예를 들어, GaP가 Si에 격자적합에 가까우며(실온에서 0.37% 압축 부적합 스트레인), 밴드갭을 Si와의 탄뎀내의 제2전지와 제3전지의 이론적 최적값의 부근에 위치하게 하기 위해 In으로 합금될수 있다는 것이 알려져 있지만, 결과물인 GaInP 합금은 Si 서브스트레이트와 매우 격자 부적합을 나타낸다.
Si위에 GaP를 사용하는 데 있어 더욱 문제를 악화시키는 것은 GaP가 Si에 비해 아주 조금 큰 격자를 가지고 있고, 열팽창계수는 Si보다 약 2배인 것이다. Si위에 GaP를 성장시키는 가장 좋은 기술은 2-단계 공정을 이용하는 것이데, 2-단계공정에서는, 극성 또는 비극성 성장과 관련된 안티-페이즈(anti-phase) 경계를 제거하는데 부적합한 비극성 Si 서브스트레이트위에 극성 GaP의 2-차원 성장을 달성하기 위하여, 낮은 온도에서 얇은 GaP층이 성장시키는 공정과, 이 공정에 잇따르는 GaP의 고온성장이 있다. 따라서, Si위에 좋은 품질의 MOCVD(metal-organic chemical vapor deposition)성장 GaP의 에피층(epilayer)을 위해 요구되는 고-성장 온도(> 700℃)에서는 부적합 압축 스트레인이 실온에서 0.37%, 고성장 온도에서 0.65%까지 변화한다. 성장온도에서의 부적합 스트레인값은, 실온에서의 부적합 압축 스트레인 0.37%보다 0.28% 높은데, 이는 성장온도에서 대부분 리렉스(relax)된 실리콘위에 통상 1㎛ 두께의 GaP의 에피레이어를 만들게 된다. 그러나, 이어지는실온으로의 냉각이 결정 크래킹의 문제를 가져온다.
이제, 본 발명에 따라서, 도 5와 도6과 같이, GaP반도체 재료는 GaP나 GaP의 합금을 등전자수 딥 어셉터와 딥 도너 레벨로 등전자수적 코-도핑함으로써 Si 제1 또는 하부전지에 조합되어 제2전지로 사용될 수 있다. 예를 들어, 이에 한정되지는 않으나, 높은 도핑 레벨에서 불순물 밴드를 형성하는 N과 Bi가, GaP의 밴드갭을 2.26eV에서 실리콘 서브스트레이트 그리고/또는 하부전지위에 있는 탄뎀 태양전지(50, 70)내의 제2전지와 제3전지의 최적치에 가까운 값으로 낮추기 위하여 사용될 수 있다. GaP가 간접밴드갭 반도체이기 때문에, 직접갭밴드 반도체를 나타내기 위하여 그려진 도 2, 도 3 그리고 도 4는 최대의 가전자밴드 Ev에 대하여, 최소의 전도밴드 Ec를 측면으로(laterally), 즉 k 방향으로, 이동하도록 변형하여야 한다. 그러나 딥 도너와 딥 어셉터 등전자수 코-도핑에 관한 위의 설명중 나머지는 계속 적용된다. 본 발명에 따른 이와 같은 등전자수 코-도핑으로, 6% 또는 그 이상의 GaP내의 등전자수 코-도판트의 용해도가 얻어지며 이 결과로 밴드갭이 1.55eV정도로 낮아진다. 이러한 등전자수 코-도핑은 하나의 등전자수만의 낮은 용해도 문제를 완화시킬 뿐 아니라, 위에서 설명했듯이, 하나의 등전자수 종(species)을 사용하면서 부딪치는 밴드 테일링, 미드-갭(mid-gap) 트랩 상태, 짧은 소수 캐리어 수명, 그리고 낮은 캐리어 이동도 문제를 최소화 해 준다.
모멘텀 공간에서 파동함수의 비편재화는 GaP의 간접밴드갭의 문제를 피하게 해서, 본 발명에 따른 GaP:N:Bi합금의 박막층으로 강한 빛 흡수를 얻을 수 있게 한다. 본질적으로, 본 발명전에 알려졌듯이, GaP:N LED(빛 발광 다이오드)로부터 빛방출로 보여졌듯이, GaP내의 N은 GaP를 직접 밴드갭 반도체 재료처럼 행동하게 한다. 본 발명에 따라, Bi와 같은 등전자수 딥 도너 도판트 그리고 N과 같은 등전자수 딥 어셉터로 GaP를 등전자수 코-도핑한 것은, 이러한 직접 밴드갭 행동을 더욱 강화시키는데, 그 이유는, 각각의 N 딥 어셉터와 Bi 딥 도너 불순물 밴드사이의 강화된 전기적 전환(transition) 뿐만 아니라 코-도핑에 의해 얻어진 높은 N 농도때문이며 강화된 행동은 본 발명의 등전자수적으로 코-도핑된 GaP:N:Bi 합금에서 강력한 빛 흡수(a=104에서 105)를 유발한다.
더욱 구체적으로, GaP 결정격자내에서, 전도밴드내의 원자의 파동함수는 비편재화되어, 즉 전자가 격자내의 어떤 부분에서도 동일한 발견가능성을 갖는다. 격자내의 그러한 전자의 정확한 위치는 불분명하지만, 전자는 잘-정의된 모멘텀을 가지고, 즉 k-공간이라고도 불리우는 모멘텀 공간내에 편재되어 있다. 일반적인 이론으로서, 실제 공간에서의 편재화는 모멘텀 공간, 즉 k-공간에서의 비편재화를 의미하며, 그 반대도 마찬가지이다. 전도밴드 최소전자를 설명하는 모든 파동함수(블로크(Bloch) 상태)는 독특한 파동 벡터(모멘템 벡터) k를 갖는데, 이는 GaP가 간접 반도체이기 때문에 , 영(zero)과 같아지지 않는다. N으로 도핑함에 있어, 불순물 밴드가 형성되고, 이러한 불순물 밴드의 에너지 위치는 전도밴드 최소치의 바로 아래이다. N 도핑 농도가 증가함에 따라, 불순물 밴드가 넓어지고 전도밴드와 합쳐져서 결과적으로, 새로운 전도밴드 최소치를 구성한다. 그러나, N 도핑에 앞서 전도밴드의 비편재화된 파동함수와 대조를 이루게, 불순물 밴드의 파동함수는 N 불순물주위에 어느 정도 편재되고 전자를 트랩한다. 다른 말로 하면, 전자는 격자의 어떤부분에 같은 확율로 발견되지 않을 것이나 그 대신 격자의 다른 부분보다 N불순물 주위에서 발견될 확율이 더 높게 되는 것이다. 따라서, 위에서 말한 일반적인 원칙에 따라서 이들 불순물 밴드 파동함수는 반드시, 어느 정도는, 모멘텀(k)공간에 비편재화되어 있어야 하는데, 이는 불순물 밴드 파동함수가 잘-정의된 모멘텀을 가지고 있지 않다고 말하는 것이다. 다른 말로 하면, 모멘텀이 불순물 밴드내 전자에게 좋은 양자수가 아니다. 따라서, 전자가 가전자밴드로 이동하여 N도핑된 GaP내의 강력한 빛 흡수를 가져오는 것을 금지할 모멘텀 제한(N으로 도핑되지 않은 GaP에서와 같은)이 더 이상 없다.
따라서, 본 발명에 따라서, N과 Bi로 등전자수적으로 코-도핑된 GaP에 의해 GaP내의 N도핑 농도가 증가하는 능력은 GaP가 빛을 흡수하는 능력을 향상시킨다. 본 발명에 따라 등전자수적으로 코-도핑된 다른 합금에 대하여 설명하였듯이, 더 중요한 것은 등전자수적으로 코-도핑된 합금의 특성이 질서 있게 된다는 것이다. 예를 들어, N도핑된 GaP의 낮은 캐리어 이동도와 호핑-라이크 이동 특성이 본발명에 따른 등전자수적으로 코-도핑된 Ga:N:Bi에서 최소화되거나 제거되는 것이다.
더 나아가, 본 발명에 따라, 예를 들어, 이에 한정되는 것은 아니지만, N과 Bi와 같은 등전자수 딥 어셉터와 딥 도너로 GaP를 등전자수 코-도핑하는 것은 Si에 비하여 GaP의 열팽창계수가 높아서 발생하는 Si위에서의 고온 결정 크래킹을 완화할 수 있다. N이 GaP에 들어가면, N원자가 작기 때문에 격자는 작아진다. 사실상 GaP:N중의 N농도가 4 at.%이거나 더 높으면, 격자는 너무 작아 Si 격자에 매치될 수 없다. 그러나 본발명의 등전자수 코-도핑에서 N과 Bi 원자의 첨가가 작은 N이Si와 더 잘 적합한 격자 크기로 유지하도록 보상해준다. 사실상, N에 대한 Bi의 양은 식으면 실온에서 Si에 적합한 크기의 GaP:N:Bi 격자를 제공하기 위하여 비율이 조정될 수 있다. 예를 들어, 본 발명에 따라, 약 6 at.%의 N(5 at.%에서 7 at.%)와 약 3.4 at.%의 Bi(2.4 at.%에서 4.4 at.%)를 GaP에 등전자수적으로 코-도핑함으로써, GaP:N:B의 실온 부적합 압축 스트레인을 0.14% 장력으로 맞출 수 있다. GaP와 Si사이의 실온 부적합 압축 스트레인이 0.37%인 것과 대비된다. 이러한 0.14% 부적합 장력 스트레인은 고온 성장상(phase)동안 GaP:N:Bi와 Si의 다른 열 팽창에 의한 0.28% 부적합 압축 스트레인 증가에서 뺀다. 다른 말로 하면, Si위에 GaP:N:Bi가 고온 성장하는 동안, 고온 부적합 스트레인 0.65%가 단지 0.14% 압축 스트레인으로 감소한 것이다. 결론적으로, 고온에서, 즉 약 700℃에서, Si위에서 일관된(coherent) GaP:N:Bi 에피텍셜 성장을 달성할 수 있고, 실온으로 냉각하면서 발생하는 결정 크래킹 문제도 제거될 수 있다. 본 발명에서 고온을 설명하기 위하여 사용하는 "약"이라는 용어는 50℃ 위거나 50℃ 아래인 것을 의미한다. 본 발명에 따르면, Si위에서 성장하는 GaP:N:Bi 합금내의 N의 다른 농도는 위에서 설명한 바와 같이 부적합 스트레인과 고온에서 Si위에서 성장하는 GaP의 결정 크래킹문제가 최소화되도록 Bi농도에 맞추어 비율이 조정될 수 있다. 일반적으로, GaP:N:Bi내의 N과 Bi의 코-도핑 레벨을 조정함으로써, 약 1.55eV, 1.75eV, 그리고 2.0eV의 밴드갭이 만들어 질 수 있고, 위에서 설명한 바와 같이 보상해 주는 격자 부적합 스트레인의 미리 정한 양도 맞추어 정할 수 있다.
도 5에 나온 2-접함 탄뎀 태양전지(50)의 예는, 본발명에 따라 밴드갭이1.1eV인 Si 하부전지(54, Si 서브스트레이트(52)위에 제작되어 있음)위의 제2 또는 상부전지(58)을 제조하기 위해 약 1.75eV(1.65eV 에서 1.85eV)의 밴드갭을 가진 등전자수 코-도핑된 GaP:N:Bi를 사용한다. 상부전지(58)은 약 708㎛와그 이하 범위의 파장내의 빛 에너지를 흡수하고 빛 에너지를 전기로 전환하는데, 하부전지(54)는 약 1127㎛ 내지 708㎛ 범위의 파장내의 빛 에너지를 흡수하고 빛 에너지를 전기로 전환한다.
도 6에 나온 3-접합 탄뎀 태양전지(70)의 예는,위에서 설명한 태양전지(50)내의 하부전지(54)와 비슷하게, n-p또는 p-n도핑된 활동접합(75)을 가지며 밴드갭이 약 1.1eV인 Si 서브스트레이트(72)위에 제조된 Si 제1 또는 하부전지(74)를 가진다. 또한, 태양전지(50)내의 터널접합(56)과 비슷하게, p++­n++또는 n++­p++ Si 터널접합(76)이 하부전지(74)위에 제공되어 있다. 약 1.55eV(1.45eV내지 1.65eV)의 밴드갭을 가진 본 발명에 따른 등전자수 코-도핑된 GaP:N:Bi 반도체 합금이 제2전지(78)로 사용된다. 일반적으로, 등전자수 코-도판트의 농도가 높아질 수록 그 결과 생성되는 등전자수적으로 코-도핑된 반도체 합금의 유효 밴드갭은 낮아진다. 따라서, 본 발명을 이해한 당업자는 원하는 밴드갭에 여기에서 논의된 어떠한 반도체 합금이라도 맞추어 제작할 수 있을 것이다. GaP:N:Bi 제2전지(78)는 n-p 또는 p-n접합(79)을 제공하기 위하여 차지 도핑되어 있고, 태양전지(50)의 제2전지(58)에 대해 위에서 설명했듯이, 당업자라면 이해하겠지만, 더 많이 도핑된 터널 접합(80)이 제2전지(78)와 BSR층(85)위에 제공된다. 본 발명에 따라 약 2.05eV(1.95eV내지 2.15eV)의 밴드갭을 가지면서 등전자수 코-도핑된 GaP:N:Bi합금인 제3 또는 상부전지(82)가 제2전지(78), 터널접합(80), BSR층(84)위에 제공된다. 당업자라면 이해하듯이, 제2전지(78)내의 접합(79)의 도핑과 유사하게, GaP:N:Bi 상부전지는 n-p 또는 p-n접합(83)을 형상하기 위하여 차지 도핑된다. 당업자라면 이해하듯이, 하부 접촉(90)과 상부 그리드(grid) 접합(92)도 제공된다.
태양전지(70)의 상부전지(82)는 약 605㎛와 그 이하 범위의 파장의 빛 에너지를 흡수하여 전기로 전환하는 반면, 제2전지(78)와 하부전지(75)는 605㎛내지 200㎛와 800㎛ 내지 1127㎛ 범위 파장의 빛에너지를 각각 흡수하여 전기에너지로 전환한다.
2전지 태양전지(50)은 1.75eV/1.1eV의 조합에 그리고 3전지 태양전지(70)은 2.0eV/1.55eV/1.1eV의 조합에 근거해 설계되었고, 본 발명에 따른 등전자수 딥 어셉터와 딥 도너 종(species)으로 코-도핑된 GaP를 이용하였다. 위의 2전지 태양전지(50)와 3전지 태양전지(70)는 간단하지만 이상적인 탄뎀 태양전지 설계에서 요구되는 중요한 원리, 즉 저렴한 서브스트레이트, 태양 스펙트럼에 최적의 적합등을 모두 명확하게 갖고 있다. 태양전지(50)와 태양전지(70)의 각각 1.75eV/1.1eV와 2.0eV/1.55eV/1.1eV의 조합은 이러한 장치에 대한 최적의 설계값인 각각의 1.8eV/1.0eV과 2.2eV/1.6eV/1.0eV에 가깝다. Si는 GaAs와 대조적으로, 서브스트레이트(52, 72)와 하부 전지(54, 74)에 사용될 수 있는데, 이것은, Si 서브스트레이트가 GaAs보다 훨씬 저렴하기 때문에 중요한 이점을 가진다. 또한, APB(안티페이즈 경계, anti-phse boundaries)를 제거하기 위하여 4˚기운 기판의 사용, 비극성인 Si위에 극성인 GaP의 2차원 성장을 달성하기 위하여 GaP를 저온성장시키고 이어서고온 성장시키는 2단계 성장등의 기술이 이미 개발되었으며 본 발명의 등전자수 코-도핑된 GaP합금을 성장시키는데 사용할 수 있다. 본 발명에 따른 이러한 태양전지 설계의 광전자전환 효율은 이전에 알려진 2-전지와 3-전지 탄뎀 설계에 비하여 뛰어나며, 덜 비싸다.
원칙적으로, 태양전지는 단지 역으로 작동하는 LED( 빛 발광 다이오드)이므로, 본 발명에 따른 N과 Bi와 같이 등원자 딥 어셉터와 딥 도너로 코-도핑된 GaAs는 광섬유전송에 있어 가장 효율이 좋은, 따라서 선호되는, 파장의 신호생성을 위한 현재의 첨단인 InGaAsP장치보다 더 간단하고 덜 비싼 LED와 레이저 다이오드를 제공하는데 사용할 수 있다. 레이저 다이오드는 기본적으로 LED인데, 매우 좁고 집중적인 간섭(coherent)빛을 만들어 내기 위하여 광자(quantum)와 광학 제한구조(confinement structure)를 포함한다. 따라서, 다른 지적이 없으면, 여기서의 LED는 레이저 다이오드를 또한 포함하는 것을 의미하다. 소리, 화면 그리고 디지털 데이타의 광섬유통신은 실리카 광학 섬유에 기초하고 있는데, 단일 모드, 롱 하울(long haul) 전송 적용에 있어, 1.55㎛ 부근을 중심으로 하는 파장영역 또는 "원도우(window)"에서 가장 높은 밴드폭과 가장 낮은 감쇄를 갖는다. 실리카 광섬유의 저 손실 파장 전송 윈도우는 에르븀(erbium)-도핑된 섬유 증폭기에 대한 최대 게인(gain) 밴드폭에서의 최대치와 적합하다. 위에서 언급했듯이, 본 발명전에, 1.55㎛ 파장에 대한 광 신호 발생 소스는 InP서브스트레이트에서 성장한 InGaAsP 4중합금에 기초한 반도체 레이저 다이오드이다.
1.55㎛의 빛의 광전기 발생은 약 0.8eV의 반도체 밴드갭을 요구한다.GaAs(1.42eV)는, 유효밴드갭이 0.8eV(0.7eV 내지 0.9eV)에 해당하는 반도체 재료을 만들기 위한 GaAs의 밴드갭을 낮추기 위하여, 본 발명에 따라 등전자수 딥 어셉터와 딥 도너로 등전자수적으로 코-도핑될 수 있다. 예를 들어, GaAs(1.42eV)는 0.8eV정도의 유효 밴드갭을 가지는 GaAs:N:Bi를 만들기 위해 N과 Bi로 등전자수적으로 코-도핑될 수 있다. 따라서, 등전자수 코-도핑된 재료은 약 1.55㎛의 파장을 가진 빛을 만들기 위한 레이저 다이오드를 포함하는 LED의 구조에 사용될 수 있다. 유사하게, 1.3㎛ 빛의 광전기 발생은 약 0.95eV 반도체 밴드갭을 요구하며, 본 발명에 따라 딥 어셉터와 딥 도너로 등전자수적으로 GaAs를 코-도핑함으로 달성될 수 있다.
도 7에 나오듯이, 본 발명에 따르면, 등전자수 코-도핑은 GaAs 서브스트레이트위의 반도체 다이오드 모서리-발광 레이저(120)를 제조하는데 사용될 수 있는데, 반도체 다이오드 모서리-발광 레이저(120)는 광섬유 네트워크 통신을 위한 1.55㎛ 또는 1.3㎛ 파장영역에서 작동한다. n-타입 GaInP2 클래딩층(cladding layer, 저굴절율 광학제한층, 126)이 n-타입 GaAs 서브스트레이트(124)위에 결정 적합하게 성장하였으며, 하부 GaAs 분리제한헤테로구조(separate confinement heterostructure, SCH)층(127)이 이어진다. 활동영역(128, 도 7의 삽입부분)은 등전자수적으로 코-도핑된 GaAs:N:Bi:In의 다중양자우물(135, multiple quantum wells, MQW)의 세트로 구성되어 있는데, 각각의 우물은 GaAs 배리어(136)으로 둘러싸여 있다. MQW(135)의 등전자수 코-도핑의 양과 MQW(135)우물폭은 0.8-0.93eV(1.55 또는 1.3㎛)에 가까운 기저상태전이에너지를 만들기 위해서 선택한다.In은 격자적합에 추가의 인자를 공급하여 N대 Bi의 비가 합금의 행동을 최적으로 질서있게 하기 위해 독립적으로 조절될 수 있도록 하기 위하여 추가된다. GaAs 상부 SCH층(129)가 그 다음에 성장하고 상부 p-타입 GaInP2 클래딩층(130)과 상부 접촉스트라이프(stripe, 132)가 이어진다. 전체구조(120)는 p-i-n 다이오드이다. p-i-n 다이오드를 순방향 바이어스하기 위하여 상부접촉(132)와 하부접촉(122)에 전압을 가하면, 활동 영역(128)내로 순방향바이어스가 되면서, MQW(135)내의 배리어(136)는 n(126)과 p(130)부분에서 주입된 전자와 정공에 대하여 각각 양자 제한을 제공한다. 클래딩층(126, 130)은 MQW(135)내의 주입된 전자와 정공의 재조합으로 인해 발산되는 방사에 대한 광학적 제한을 제공한다. 상부 SCH층(129)과 하부 SCH층(127)은 광학적 파장정도의 크기(order)이어서, 쪼개진 면(cleaved face, 133, 131)에 의해 각각 형성된 전면 미러와 후면 미러에 의해 세로방향으로 결합된(bound) 광학 파브리-페롯 캐비티(cavity)의 역방향으로 제한한다. 미러는 레이저 빛 빔(134)를 만들고 방출하기 위하여 필요하거나 바라는 반사도를 늘리거나 줄이기 위하여 코팅될 수 있으며, 당업자라면 이해할 것이다. 수직방향으로의 캐리어 흐름은 상부접촉(132)의 측부 스트라이프(lateral stripe) 모양으로 정의된 경로를 따른다. 따라서, 레이징(lasing) 영역은 이득도파(gain guiding)때문에 상부 접촉(132)가 정의한 스트라이프 영역의 횡방향에 제한된다. 낮은 저항 접촉과 버퍼층을 위한 접촉층과 같은 세부사항은 표시하지 않았다. 도 7내의 모서리-방출 레이저는 가장 기본적인 모서리-방출 레이저의 구조를 나타내고 있다. 레이징 영역의 횡측 폭을 제한하는 스트라이프의 기하구조(geometry)를 정의하는 다른 수단으로서 리지-파동가이드(ridge-waveguide) 레이저구조를 위해 사용된 것들도 사용될 수 있으며, 베리드 헤테로구조(buried heterostructure, BH) 레이저구조을 위한 인덱스 가이딩(index guiding)을 사용할 수도 있으며, 메사(mesa)를 형성하거나 역메사 기하구조를 형성함으로써 할 수도 있다. 횡 전류(lateral current) 블로킹층으로 역방향 바이어스 다이오드를 사용하거나, 횡 고립(lateral isolation)과 기생 전기용량(parasitic capacitance)를 낮추기 위해 옥사이드나 폴리미드(polymide) 절연층이나 또는 깊게 에칭된 홈(recess)를 사용하는 것과 같은 많은 기술들이 당업자의 능력범위 내에서 사용될 수 있다. 또한, 당업자의 능력범위내에 있듯이, 클래딩층(130, 126)의 상부 또는 하부 접촉면에 그레이팅 프로파일(grating profile)을 삽입함으로써, 분산 피드백(distributed feedback, DFB)레이저나 분산 브래그 분산기(distributed Bragg reflector, DBR)레이저가 실현될 수 있는데, 광섬유통신에 알맞은 매우 좁은 주파수 스펙트럼을 갖는다. 마지막으로, MBE, MOCVD, VPE,LPE(액상 에피택시)등과 같은 기존의 성장 기술들이 장치의 성장에 사용될 수 있고 n타입과 p타입층에 대한 차지 도핑은, 기존의 기술로 얻을 수 있으며, 서로 바뀔 수 있다.
위에서 설명한 등전자수적으로 코-도핑한 레이저(120)은 다음의 이점을 가진다:
1) N 도핑에 의하여 유발되는 큰 전도밴드 오프셋(offset)은 MQW(135)내의 원자를 제한하는데 도움을 주며 SCH층(127,129)로 전자가 스필오버(spill over)하는 것을 최소화한다. 그리고 Bi 도핑은 배리어(136)를 건너가는 합리적인 정공이동은 허용하면서도, 스필오버를 방지하기 위하여 MQW(135)내의 정공의 제한에 충분한 양의 가전자밴드 오프셋만을 제공하도록 조절할 수 있다.
2) N, Bi, 그리고 In 도핑의 비는 가벼운 정공 질량을 줄이고 이로 인해 문턱 전류 밀도, 온도 민감성, 첩(chirp), 라인폭등의 줄이기 위하여 MQW(135) 영역내에 작은 양의 압축 스트레인 또는 인장 스트레인를 제공하도록 미세하게 조절할 수 있다.
3) 장치 구조는 알루미늄이 없어서, 알루미늅 원소와의 높은 반응성에 관련된 모든 문제와 종래 레이저의 신뢰도와 수명에 해로운 결과를 피할 수 있게 되었다.
4) 레이저 방출(134)이 본질적으로 등원자 딥 도너로부터 딥 어셉터 레벨 재조합으로 발생하기 때문에, 또한, 딥 레벨이 밴드 모서리 상태와 독립적으로 행동하기 때문에, 레이저 파장의 온도 의존성은 상당히 감소된다.
본 발명에 따른, 등전자수적으로 코-도핑된 GaAs는, 도 8과 같이, 1.55㎛ 또는 1.3㎛ 파장영역에서 작동할 수 있도록 VCSEL( 수직 캐비티 표면 방출 레이저, vertical cavity surface emitting lasers, 180)을 제조하는데 사용될 수 있다. n-타입 GaAs/AlxGa1-xAs가 교대-반복되는 층을 포함하는 DBR 스택(187)이 n-타입 GaAs 서브스트레이트(188)위에 성장되어 있다. 가장 위쪽 층(186)은 알루미늄이 많이 함유되어 있다. 하부 다음에는 SCH층(191)이 GaAs를 사용하여 성장된다. 하부 SCH층(191)다음에는 등전자수적으로 코-도핑된 GaAs:N:Bi:In의 다중양자우물(multiple quantum well, MQW, 193)의 세트를 포함하는 활동층(185)이성장한다. 여기서 각 우물(193)은 GaAs 배리어(194)로 둘러싸여 있다. MQW(193)의 등전자수 코-도핑의 양과 MQW(193)우물의 폭은, 기저상태 전이 에너지가 0.8-0.93eV(1.55 또는 1.3㎛)에 가깝게 나오도록 선택한다. 다음으로 GaAs를 사용하여 상부 SCH 층(190)이 성장하고, 그 뒤에 p-타입 GaAs/AlxGa1-xAs 교대-반복되는 층을 포함하는 DBR 스택(183)이 위치한다. DBR 스택(183)의 가장 아래쪽층(184)은 알루미늄을 많이 함유한다. 프론트 금속 접촉(182)와 백 금속 접촉(189)이 성장을 완료한다. DBR 스택(183,187)내의 알루미늄이 많은 층(184, 186)을 주변에서부터, 즉 레이저 빛(181)이 통과하여 발산하도록 가운데를 산화시키지 않고 남겨두면서, 산화하도록 설계된 시간동안 400-450℃의 온도에서 장치(180)의 수직단면을 스팀 환경에 노출시키기 위하여, 당업자에게 잘 알려진 어떠한 종래기술도 사용될 수 있다. 이 결과 생기는 산화된 틈(aperture)층(184,186)은 전류블로킹층(current blocking layer, CBL)로 작용한다. p-타입 부분과 n-타입부분은 GaAs와 AlxGa1-xAs의 차지 도핑에 의하여 얻어진다. p-타입 부분과 n-타입부분의 차지된 도핑은 종래의 기술로 얻어지며 물론 p-타입 부분과 n-타입 부분은 상호 바뀔 수 있다. VCSEL 레이저에 대한 다른 기하구조는, 전류블로킹을 만드는 다른 방법을 요구하며, 산화층(184,186)의 작용이며, 당업자의 능력내에서 사용될 수 있다. 또한, 두개의 상대적으로 낮은 n-타입 DBR 미러스택을 사용하는 것은(도 8과 같이 하나의 p-타입과 하나의 n-타입 대신에), 자유캐리어 흡수를 줄여주기 때문에(p-타입 재료의 장파장에서는 지나칠 수 있다), 상부 아웃풋 미러(183)내의 광학 캐비티(185)에 가장 가까운 높은 인덱스 GaAs층안으로 터널 접합을 도입하여 달성해야 한다. 마지막으로MBE나 MOCVD와 같은 어떠한 종래의 성장 기술도 장치의 성장에 사용될 수 있다. 본 발명 전에는, 800nm 적외선인접 파장범위 부근에서 작동하는 VCSEL레이저만이 상업적으로 이용가능했는데, 그 이유는, 1.55㎛와 1.3㎛ 파장장치를 만드는 것이 매우 어려웠기 때문이다. 이러한 한계는 이러한 장치들이 일반적으로 단지 InP 서브스트레이트에 격자 접합되도록 성장할 수 있는 4중 InGaAsP 합금시스템에 기초하였기 때문이며, 또한, 이 4중 합금을 사용하여 좋은 DBR 스택을 성장시키는 것이 어려웠기 때문이다. 따라서, InGaAsP에 기초한 1.55와 1.3㎛ 레이저는 일반적으로 VCSEL타입 대신에 모서리-발광 타입이다. VCSEL레이저가 모서리 발광 레이저보다 좋은 독특한 이점을 제공하며, GaAs기술이 InP기술보다 저렴하기 때문에, VCSEL(180)을 제조하기 위해 본 발명에 따라 GaAs를 등원자 코-도핑하는 것이 유리하다. 덧붙여, 위에서 설명한 등전자수적으로 코-도핑된 레이저(180)는 다음의 이점을 갖는다.
1) N 도핑에 의하여 유발되는 큰 전도밴드 오프셋(offset)은 MQW(193)내의 원자를 제한하는데 도움을 주며 SCH층(190,191)으로 전자가 스필오버(spill over)하는 것을 최소화한다. 그리고 Bi 도핑은 배리어(194)를 건너가는 합리적인 정공이동은 허용하면서도, 스필오버를 방지하기 위하여 MQW(193)내의 정공의 제한에 충분한 양의 가전자밴드 오프셋만을 제공하도록 조절할 수 있다.
2) N, Bi, 그리고 In 도핑의 비는 가벼운 정공 질량을 줄이고 이로 인해 문턱 전류 밀도, 온도 민감성, 첩(chirp), 라인폭등의 줄이기 위하여 MQW(193) 영역내에 작은 양의 압축 스트레인 또는 인장 스트레인를 제공하도록 미세하게 조절할수 있다.
3) 레이저 방출(181)가 본질적으로 등원자수 딥 도너로부터 딥 어셉터 레벨 재조합으로 발생하기 때문에, 또한, 딥 레벨이 밴드 모서리 상태와 독립적으로 행동하기 때문에, 레이저 파장의 온도 의존성은 상당히 감소된다.
4) 1.3 또는 1.5㎛에서의 VCSEL의 작동은 GaAs 서브스트레이트위에서 직접성장할 수 있으며 이 위에서의 고품질의 DBR의 성장은 간단하다.
본 발명에 따른 딥 어셉터와 딥 도너로 등전자수 코-도핑된 반도체의 또 다른 적용은 GaP 또는 Si 서브스트레이트위에 LED 반도체를 성장시키는 능력이다. 이와 같은 적용의 예는, 도 9에 나와 있는 적색가시광선/근적외선, 즉 640-800nm파장의 고광도(high-brightness) LED인데, 고광도(high-brightness) LED는 적색가시광선/근적외선빛을 만들기 위하여 본 발명에 따라 1.55-1.93eV의 범위에서 선택한 밴드갭을 가지며 등전자수적으로 코-도핑된 GaP의 활성영역(202)를 포함한다. N과 같은 딥 어셉터와 Bi와 같은 딥 도너로 등전자수적으로 코-도핑된 GaP는 본 발명에 따라 합금의 특성을 질서있게 하면서도(캐리어 이동도, 광발광 효율, 캐리어 수명을 향상, 밴드갭의 테일 상태를 감소), 적색가시광선/근적외선빛을 만들기 위해 GaP의 밴드갭을 1.55-1.93eV의 범위의 값으로 내리는데 사용될 수 있다. 본 발명에 따라, 등전자수적으로 코-도핑된 시스템(GaP:N:Bi)은 GaP서브스트레이트에 격자적합하게 성장할 수 있기 때문에, DH(2중 헤테로구조, double heterostructure) 구조(206)내의 적색가시광선/근적외선 LED(200)은, n-GaP 배리어층(205)와 같이, n-GaP 서브스트레이트(204)위에 직접 성장할 수 있다. 활성 영역(202)은, 도 9와같이, 다중양자우물(MQW)구조이거나, 당업자라면 이해하겠지만, 에너지 방출이 낮더라도 낮은 가격의 LED 장치를 위해 단일 등전자수적으로 코-도핑된 GaP:N:Bi층(도시되지 않음)일 수 있다. MQW 활동 영역(202)은 다중, 교대-반복되는 GaP 배리어층(203A)과 등전자수적으로 코-도핑된 GaP:N:Bi 우물층(203B)를 포함한다. MQW층(203A, 203B)에 의하여 제공되는 양자 제한은 LED방출을 높은 에너지로 가게 하며 또한 문턱전류를 낮추게도 한다. 두껍고, 투명한 GaP 서브스트레이트(204)는 두꺼운(>200㎛) 상부 윈도우로 작용하는데 이는 장치에서 동시에 상부와 측면에서 추출(extraction)하는 것의 이점을 증명해준다. 이에 더해, MOCVD나 MBE에 의한 구조의 성장후에, 장치는 VPE 성장시스템으로 이동될 수 있고 p-GaP배리어층(207)위에 두꺼운(50㎛) GaP의 수퍼스트레이트층(208)이 성장할 수 있다. 반사 백 접촉(209)를 가지고, 이 구조는 장치로부터 모든 6개의 빛의 콘(상부, 하부, 4개의 측면 콘(cone))을 추출할 수 있다. 상부와 하부표면의 텍스쳐링(texturing)이, 반사된 빛을 불규칙화하게 하고 이에 의해 활동영역을 통한 다중 빛 바운스(bounce)에 의한 손실을 감소시키기 위하여 사용될 수 있다. 낮은 저항 접촉을 위한 접촉층과 같은 세부사항은 도시하지 않았다. n-타입과 p-타입 영역은 종래의 차지 도핑에 의하여 얻을 수 있으며 반대로 성장할 수 있다. 마지막으로, 빛을 최대한 추출할 수 있게 하여 적색가시광선/근적외선 스펙트럼 영역에서 요구하는 고광도 LED의 적용에 사용할 수 있게 하기 위하여, 장치의 기하구조는 절단-역 피라미드(truncated-inverted pyramid, TIP)기하구조(이 역시 당업자의 능력범위 내이다)로 쉽게 형성될 수 있다.
도 10에서와 같이, 본 발명에 따른 등전자수 코-도핑은 적색가시광선/근적외선, 즉 640-800nm 파장, LED(210)를 실리콘 위에서 모노리식하게 성장시킬 수 있다. 위에서 설명하고 도 9에 나와 있는 LED(200)의 등전자수적 코-도핑 시스템은, GaP에 기초한 DH구조(219)와 Si 서브스트레이트(217)사이의 0.37%의 압축 부적합 스트레인을 적응하기 위하여, 단계-그레이드된 층 구조(216)을 사용함으로써, 도 10에서와 같이 Si 서브스트레이트(217)위에 성장할 수 있다. 도 10에서 나타나듯이, GaP에 기초한 DH구조 레이저(219)와 Si 서브스트레이트(217)사이의 0.37%의 압축 부적합 스트레인을 수용하기 위하여, 단계-그레이드된 층 구조(216)이 먼저 실리콘 서브스트레이트(217)위에 성장한다. 단계-그레이드된 층 구조(216)는 Si 서브스트레이트 위에 연속적으로 성장한 4개의 n-도핑된 GaP1-x-yNxBiy층을 포함하며, 처음 3층의 인접한 층간의 부적합 스트레인이 약 0.1%이고 단계-그레이드된 층 구조(216)위 제3층과 제4층간은 0.07%가 되도록 각층에 N과 Bi의 조성이 조정되어 있다. 단계-그레이드된 층 구조(216)의 처음 3개층의 두께는 대략 0.3㎛이고 제4층은 0.8㎛이다. 이 배열은 마지막 조성 단계-그레이드로부터 일어나는 부적합 전위(dislocation)의 마지막 네트위크가, 매우 낮은 밀도의 관통(threading) 전위만이 DH 구조층(219)로 전파해 들어가도록 남기면서, 충분히 진전될 수 있도록 한다. LED(210)내의 활동영역(214)은 도 10과 같이 MQW 구조이거나 에너지 방출이 낮더라도 낮은 가격의 LED 장치를 위해 단일 등전자수적으로 코-도핑된 GaP:N:Bi층(도시되지 않음)일 수 있다. 활동 영역(214)을 위한 MQW 구조는 다중, 교대로 반복되는 GaP 배리어층(221)과 등전자수적으로 코-도핑된 GaP:N:Bi층(222)을 포함하는데, MQW 구조는 LED 방출이, 단일 GaP:N:Bi층 활동 영역에 비교하여 높은 에너지와 낮은 문턱전류로 가도록 하는 양자 제한을 제공한다. p-GaP배리어층(213)과 n-GaP배리어뿐만 아니라, 다중 교대-반복되는 GaP 배리어층(221)과 등전자수적으로 코-도핑된 GaP:N:Bi 우물층(222)을 포함하는 MQW 활동영역(214)이나 단일 GaP:N:Bi층 활동영역(214, 도시되지 않음)을 포함하는 DH구조층(219) p-GaP 수퍼스트레이트(212)은 도 9에서 논의된 수퍼스트레이트층(208)과 DH층(206)과 유사한 방법으로 성장할 수 있다. 그러나 도9의 고광도 LED(200)와 대비되게, 도 10의 LED(210)의 Si 서브스트레이트(217)는 활동영역(214)에서 만드는 빛에 투명하지 않기 때문에 그러한 빛을 흡수한다. 따라서, DH 구조(219)에서 방출되는 상부와 측면 콘의 빛만이 추출될 수 있다. LED(210)의 독특한 장점은 Si위에 모노리식하게 성장할 수 있으며 이에 의해 옆을 따라 모노리식하게 제조되던 전기 회로를 직접 집적하는 장치를 가능하게 하는 점이다. 이와 같은 포토닉스(photonics)와 일렉트로닉스(electronics)의 모노리식 집적은, 광섬유통신과 마이크로디스플레이를 위한 집적된 송수신기 칩과 같은 적용에 매우 적당하다. 또한, 본 발명에는 필요하지는 않지만, Si 서브스트레이트(217)에 의한 빛 흡수의 불리한 점이 완화되고, 분산 브래그 반사기(DBR, 120)를 형성함으로써 LED(210)의 효율을 향상된다. DBR은 빛이 빛-흡수 Si서브스트레이트(217)에 도달하기 전에 DH 구조(219)와 수퍼스트레이트(212)를 통해 빛을 반사해 되돌려 보내기 위해, 배리어층(125)과 단계-그레이드된 층(216)사이에 다중, 교대-반복되는 AlP와 GaP층을 포함한다. 따라서, 이와 같이 반사된 빛은, Si 서브스트레이트(217)에 흡수되어서 열로 손실되는대신에, 에너지와 방출된 빛은 광도를 증가시키기 위하여 LED(210)의 프론트 표면으로부터 방출된다. 또한, LED(210)가 광섬유(도시되지 않음)에 연결되면, 프론트 접촉(211)은 중심에서 모서리로 이동하고, 섬유를 위한 함몰부(recess, 도시되지 않음)는 수퍼스트레이트(212)내로 에칭되어 들어가고, 레이저의 방출영역을 섬유 아래로 제한하기 위하여 층(215)와 층(216)사이에 산소 고립(isolation) 막(삽입된 AIP층을 주변으로부터 산화하여 얻을 수 있는 가운데 틈이 있는 옥사이드층)이 삽입될 수 있다.
위에서 설명한 표면-발광 LED구조와 반대로, 빛을 광섬유(도시되지 않음)에 연결시키기 위해 모서리-발광 LED구조(빛이 LED(210)의 측면 콘(cone)에서 방출됨)를 이용할 수 있다. 그러면 수퍼스트레이트(212)는 불필요하고, 접촉(211)은 전체 상부표면을 덮도록 만들어 진다. 또한 DH 구조(219)가 파동 가이드를 형성하기 위하여 AlxGa1-xP 클래딩(claddding)층(높은 밴드갭, 낮은 굴절율재료)사이에 위치해야 하며, GaP의 패시베이션층이 상부접촉 아래에 삽입되어야 한다. 낮은 저항 접촉을 위한 접촉층, 윈도우 패시베이션층, 그리고 버퍼층과 같은 세부사항은 도 9와 도 10에 도시되지 않았으나, 당업자에게는 잘 알려져 있으며 본 발명에 사용될 수 있다. n-타입영역과 p-타입영역은 종래의 차지 도핑에 의하여 달성될 수 있으며, 도 10에 나타난 n-타입과 p-타입 영역은 물론 역으로 성장할 수 있다.
도 11에서와 같이, 본 발명에 따른 등전자수 코-도핑은 실리콘 서브스트레이트위에, 가시광선/인접적외선 파장 부분, 즉 640-800nm 파장에서 작동하는, 반도체 다이오드, 모서리-발광 레이저(230)을 만드는데 사용될 수 있다. 하부 GaP 분리제한헤테로구조(SCH)층(243)에 격자적합한 n-타입 AlxGa1-xP 하부 클래딩층(낮은 굴절율 광학 제한 층)과 Si 서브스트레이트 사이에 0.37% 압축 부적합 스트레인을 조정하기 위하여, 도 10의 LED 장치(210)에 대해서와 비슷하게, 단계-그레이드 층(235)이 Si서브스트레이트(236)위에 성장할 수 있다. 활동영역(242, 도 11의 삽입부분)은 본 발명에 따른 등전자수 코-도핑된 GaP:N:Bi:In의 다중양자우물(MQW, 244)의 세트를 포함하는데, 여기서 각각의 우물(244)는 GaP배리어(245)로 둘러싸여 있다. MQW(244)의 등전자수 코-도핑의 양과 MQW(244)우물의 폭은 MQW(244)의 기저상태 전이 에너지가 1.55-1.93eV(640-800nm)에 가깝도록 골라진다. GaP 상부 SCH층(233)이 성장하고 그 뒤에, 상부 p-타입 AlxGa1-xP 클래딩층(232), GaP 표면 패시베이션층(246), 그리고 상부 접촉(231)이 이어진다. 전체적인 구조는 p-i-n다이오드이다. p-i-n다이오드의 순방향 다이오드로 상부접촉(231)과 하부접촉(237)로 전압이 걸리면, MQW(244)내의 배리어(245)는, MQW 활동 영역(242)내로 순방향 바이어스가 되면서, n-타입 영역(234)과 p-타입 영역(232)으로부터 주입된 각각의 전자와 정공을 위한 양자 제한을 제공한다. 클래딩층(232, 236)은 MQW(244)내의 주입된 원자와 정공의 재조합의 결과로 방출된 방사의 광학 제한을 제공한다. 상부와 하부 분리한정헤테로구조(separate confinement heterostructure, SCH)층(233,243)의 두께는 광학파장의 오더(order)이어서, 각각 갈라진 면(cleaved face, 240, 241)에 의해 형성된 프론트 미러와 리어 미러에 의해 세로로 바운드된 광학 파브리-페롯 캐비티를 가로 방향으로 제한한다. 미러(mirror, 240, 241)는 MQW 활동층(242)의 모서리로부터 레이저 빔(239)을 만들고 방출하기 위해 반사도를 증가시키거나 감소시키기 위하여 코팅될 수 있다. 수직방향으로의 캐리어 흐름은 상부접촉(231)의 횡 스트라이프 모양에 의하여 정의된 경로를 따른다. 따라서, 레이징 영역은 이득도파(gain guiding)때문에 상부접촉(231)에 의해 정의된 스트라이프 영역의 횡방향으로 제한된다. 낮은 저항 접촉과 버퍼층과 같은 세부사항은 당업자에게 잘 알려져 있므여 따라서, 여기에 도시하지 않았다.
도 11의 모서리-방출 레이저(230)은 가장 기본적인 모서리-발광 레이저 구조를 보여준다. SCH층(233,243)의 합금 조성은 직선형, 포물선형, 또는 GRINSCH(그레이드된 인덱스 분리 제한 헤테로구조, graded index separate confinement heterostructure) 레이저와 (클래딩층(232,234)으로 AlxGa1-xP를 사용하고 x의 조성을 0에서 클래딩층(232,234)내의 x 값으로 구배할 수도 있다) 같이 단계-그레이드일수도 있다. 레이징영역의 횡폭을 제한하기 위한 스트라이프의 기술, 예를 들면, 리지-파동가이드(ridge-wave guide) 레이저 구조를 위한 방법이나, 묻힌 헤테로구조(buried heterostructure, BH)를 위한 인데스 가이딩(index guiding)의 사용, 좁은 메사(mesa)나 역 메사 기하구조를 형성등과 같은 다른 기술등도 사용될 수 있다. 역 바이어스된 다이오드를 횡전류블로킹층으로 사용하거나, 옥사이드나 폴리미드 절연층이나 깊게 에칭된 함몰부(recess)를 횡고립과 기생 용량(parasitic capacitnce)에 사용하는 것과 같은 많은 기술이 본 발명에 익숙한 능력범위내에서 사용가능하다. 또한, 당업자의 능력내에 있듯이, 클래딩층(232, 234)의 하부나 상부의 경계에 그레이팅 프로파일(grating profile)을 삽입함으로서, DFB(분산 피드백)레이저나 DBR(분산 브래그 반사기 레이저)가 실행되는 데, 이들은 광섬유 통신에 적합한 매우 좁은 주파수를 가진다. 마지막으로, MBE, MOCVD, VPE, 또는 LPE와 같은 종래의 성장기술중 어느 것이라도 장치의 성장을 위하여 사용될 수 있으며, n과 p-타입층의 차지 도핑은, 기존의 도핑 기술로 얻을 수 있으며 역으로도 될 수 있다.
위에서 설명한 등전자수적으로 코-도핑된 레이저(230)은 다음의 이점을 가진다.
1) N 도핑에 의하여 유발되는 큰 전도밴드 오프셋(offset)은 MQW(244)내의 전자를 제한하는데 도움을 주며 SCH층(233,243)으로 전자가 스필오버(spill over)하는 것을 최소화한다. 그리고 Bi 도핑은 배리어(245)를 건너가는 합리적인 정공이동은 허용하면서도, 스필오버를 방지하기 위하여 MQW(244)내의 정공의 제한에 충분한 양의 가전자밴드 오프셋만을 제공하도록 조절할 수 있다.
2) N, Bi, 그리고 In 도핑의 비는 가벼운 정공 질량을 줄이고 이로 인해 문턱 전류 밀도, 온도 민감성, 첩(chirp), 라인폭 그리고 오제(Auger) 재결합등을 줄이기 위하여 MQW(244) 영역내에 작은 양의 압축 스트레인 또는 인장 스트레인를 제공하도록 미세하게 조절할 수 있다.
3) 레이저 방출(239)이 본질적으로 등원자 딥 도너로부터 딥 어셉터 레벨 재조합으로 발생하기 때문에, 또한, 딥 레벨이 밴드 모서리 상태와 독립적으로 행동하기 때문에, 레이저 파장의 온도 의존성은 상당히 감소된다.
도 9, 10, 11에서 보이는 장치(200,210,230)는 모두 등전자수적으로 코-도핑된 GaP:N:Bi 또는 GaP:N:Bi:In 활동 영역(202, 214, 242)을 가지고 있으며, Al을이들 활동영역에 첨가하면, 격자 크기는 바꾸지 않지만, 밴드갭을 올려서 빛 방출 에너지가 약간 오렌지색이나 노란색 밴드를 향한다. 따라서, Al은, 원한다면, 방출 파장이 약간 오렌지색이나 노란색 밴드를 향하도록 맞추기 위해, MQW 배리어층(203A, 221, 245)과 MQW 활동층(203B, 222)을 포함하여,전지(200, 210, 230)를 위한 모든 GaP DH층/활동층(202, 214, 242)에 첨가될 수 있다. MQW 활동영역에 의해 유발된 열방출에너지내에서 양자 제한 유발된 엎쉬프트(upshift)도 역시 방출파장을 낮추는 데 사용될 수 있다. 결과적으로, 도 11의 레이저(230)는 짧은 파장의 레이저가 필요한, 다른 많은 적용도 있지만 컴팩트 디스크(CD) 기억장치같은, 적용에 사용될 수 있다. 따라서, 활동층(202, 214, 242)을 위한 GaP:N:Bi, GaP:N:Bi:In, GaP:N:Bi:Al 그리고 GaP:N:Bi:In:Al도 본 발명의 목적을 위해 동등하게 여겨진다.
본 발명에 따른 등전자수 코-도핑은 열 광전지(thermal photovoltaic, TPV)의 영역, 방사에너지의 소스가 열적으로 가열된 소스로부터의 흑체 복사인 영역에 유리하게 사용될 수 있다. TPV전지의 최적의 밴드갭은 1000K 열 소스로부터의 흡수에 있어 0.5 eV이다. 본 발명전에, 가장 좋은 TPV전지는 InxGa1-xAs 합금의 밴드갭이 0.5 eV가 되도록 선택한 x를 가진 InP위에서 성장하는 InxGa1-xAs에 기초한 것이다. 그러나 x=0.22인 조성에서, InxGa1-xAs는 InP에 격자 부적합이다. 따라서, 결과적인 스트레인 그레이딩으로 부적합 스트레인을 분산시키기 위하여 InP서브스트레이트와 TPV 장치 활동층사이에 단계-그레이드층의 이어짐을 성장시키는 것과 같은 어려운 성장 절차를 따라야만 했다. 그러나 이 기술은 더 두껍고 더 복잡한구조를 만들어 냈다. 본 발명에 따른 등전자수 코-도핑된 반도체 재료을 함유하는 TPV(250)는 도 12에 나타나 있다. 이 전지(250)는 위에서 언급한 InxGa1-xAs TPV전지의 성장에서 부딪치는 어려움을 피하게 해준다. 본 예의 TPV 전지(250)는 n+InP 서브스트레이트(257)에 격자 적합하게 성장한 DH 구조(259)내에 등전자수 코-도핑된 InGaAs:N:Bi전지를 포함한다. 활동 흡수 영역은 등전자수적으로 코-도핑된 InGaAs:N:Bi의 p-타입층(254)과 등전자수 코-도핑된 InGaAs:N:Bi의 n-타입층(255)으로 만들어지는 p-n접합을 포함한다. 여기서 코-도핑의 양은, InP에 격자적합을 유지하면서도, InP에 격자접합이기 때문에 InGaAs의 밴드갭을 0.75eV에서 0.5eV로 낮추기 위하여 조정된다. 전지 p-n 접합 활동층은 InGaAs합금이 InP에 격자 적합한 조성에서 InGaAs의 p+와 n+ 배리어층(253, 256)에 의해 DH 구조(259)내에 들어간다. 에피층(epilayer, 253)은 윈도우/패시베이션 층으로 작용하며, 에피층(epilayer, 256)은 BSR층으로 작용한다. 낮은 저항 접촉을 용이하게 하기 위한 p+ InGaAs층(252)과 금속 접촉층(251(그리드), 258)은 TPV전지장치(250) 구조를 완성한다. 모든 에피택셜층(252-257)은 InP서브스트레이트(257)에 격자 접합하도록 성장되어 있다. 성장은 MBE, MOCVD, VPE기술을 이용하여 달성될수 있고 n-타입과 p-타입층의 차지 도핑은 , 종래의 도핑방법으로 얻을 수 있으며, 반대로 될 수 있다. 또한, InP 서브스트레이트(257)은 전지활성영역(254,255)에서 의해 흡수된 방사에 투명(밴드갭이 1.34eV임)하기 때문에,상부(그리드)접촉(251)과 하부 접촉(258)은 서로 바뀔수 즉, 방사열에너지(260)은 아래에서 서브스트레이트(257)를 통과하여 흡수될 수 있다. 또한, 상부전지(259)와 탄뎀되어 동작하는 추가적인InP:N:Bi 등전자수적 코-도핑된 하부전지는, 상부전지(259)와 서브스트레이트(257)사이에 모노리식하게 삽입될 수 있다. 이와 같은 추가적인 하부전지는 p-타입 InP:N:Bi와 n-타입 InP:N:Bi 에피층으로 포함하는 활성 영역 p-n 접합을 가는다. 에피층의 등전자수 코-도핑의 양은 , InP 서브스트레이트(258)에 격자접합을 유지하면서도, InP의 밴드갭을 0.6내지 0.75eV의 범위의 적당한 값(최적의 탄뎀 전지 성능을 위해)으로 내리기 위하여 조절될 수 있다. 물론, 터널 접합은 에피층(256)과 InP:N:Bi전지사이에 삽입되어야만 한다. 또한, InP:N:Bi전지는 밴드갭을 0.5eV로 내리기 위하여 많은 양으로 등전자수적으로 코-도핑될 수 있고, 상부 InxGa1-xAs 전지는 함께 제거될 수 있는데. 이에 따라 편리한 단일 전지 TPV장치가 제공된다. 마지막으로, 도 12에는 나와있지 않으나, 파장이 TPV전지 활동영역의 스텍트럼 흡수 영역의 밖에 있는 웨이(way) 방사에너지를 반사하기 위하여 열적 미러(mirror)로 사용되는 플라즈마 반사기층은 전지의 상부층으로 성장할 수 있다.
물론, 반대로 작용하는 LED는 광검출기이다. 두 장치의 차이는 주로 그들의 최적화에 있다. LED 구조는 빛 추출을 위하여 최적화되어 있는 반면, 광검출기는 높은 속도의 동작이나 낮은 소음 동작에 최적화되어 있으며 이러한 특징을 얻기위한 설계원리가 잘 정립되어 있다. 또한, InGaAs에 기초하며 아주 좋은 서브스트레이트위의 광검출기가 이미 광섬유 통신 적용(1.3-1.55㎛)에서 얻을 수 있지만, 본 발명에 따른 등전자수 코-도핑의 독특한 이점은, 활동영역에 등전자수적으로 코-도핑된 GaAS:N:B:In을 사용한 광검출기는, InP 서브스트레이트와 반대로 GaAs 서브스트레이트위에서 성장할 수 있다는 점에 있다. 예를 들어, 도 13에 도식적으로 나타났듯이 기본 GaAs:N:B:In 광검출기(270)는 GaAs 서브스트레이트(272)위에 제조된다. 활동층(274)은 원하는 빛의 파장을, 예를 들어, 1.3㎛ 또는 1.55㎛, 흡수하기 위하여 N과 Bi로 등전자수적으로 코-도핑되었다. 이와 같은 등전자수적으로 코-도핑된 GaAs:N:Bi:In활동층(274)은 물론, p-n 접합(277)을 위한 GaAs 서브스트레이트(272)위에 증착되는 n-타입 GaAs:N:Bi:In층(276)을 만들기 위해 그리고 p-타입 GaAs:N:Bi:In층(278)을 만들기 위해, 또는 그 역으로 만들기 위하여 종래의 방법으로 차지 도핑될 수 있다. 적당한 윈도우층(280), 안티-반사 코팅(281), 상부접촉(282), 그리고 하부 접촉(284)은 광다이오드(270)를 완성하기 위하여 추가된다. 물론, 이와 같은 광다이오드 구조의 다른 장식이나 변화는 본 발명의 반도체 화합물의 등전자수 코-도핑을 이해하였다면 당업자의 능력범위내일 것이다.
위에서 언급한 모든 장치에 대해, 등전자수 코-도핑은 등전자수 도판트의 용해도를 향상시키고(반도체 밴드갭을 최적의 선택값으로 낮추게 함), 캐리어 이동도를 증가시키고, 캐리어 유효 질량을 줄이고, 광발광 효율을 향상시키고 그리고 수명을 늘려서 매우 향상된 장치 성과를 가져온다. 또한 격자 크기를 조정하기 위하여 In이 양이온 서브격자에 첨가될 수 있거나 As가 그룹Ⅲ-Ⅴ반도체 화합물이나 합금에 첨가될 수 있다는 것은 이 분야에서 잘 알려져 있다. 이러한 In 그리고/또는 As의 첨가는, 보통 각각의 음이온서브격자와 양이온서브격자의 약 5 at.%보다 크지는 않지만, 예를 들어, 원하는 격자 적합 제한(constraint)를 유지하거나 얻으면서도 등전자수 도판트의 독립적인 최적화를 얻기 위하여, 격자크기의 조정이 필요하거나 원하여지는, 본 발명에 대하여 위에서 설명한, 등전자수적으로 코-도핑한 그룹Ⅲ-Ⅴ화합물 또는 합금에 사용될 수 있다. 따라서,위에서 설명한, 본 발명의 등전자수적으로 코-도핑한 그룹Ⅲ-Ⅴ화합물 또는 합금에 In 그리고/또는 As를 첨가하는 것은 본 발명의 일부로 간주된다. 모든 실시예에 대하여 설명이나 청구범위에서 모든 변화를 열거하는 것은 불필요한 귀찮은 일이 될 것이다. 따라서, 본 발명을 설명하고 청구함에 있어서의 편리함을 위하여 GaAs:N:Bi아 GaP:N:Bi의 언급은 GaAs:N:Bi:In과 같은 변형을 포함하며 GaP:N:Bi의 언급은 GaP:N:Bi:In과 GaP:N:Bi:As와 같은 변형을 포함하는 것으로 간주된다.
다른 언급이 없으며, "약" 이라는 말은, 밴드갭과 같이 쓰이면 0.2eV내를 의미하며, at.%와 같이 쓰이면 1.0 at.%내를 의미하며, 파장과 같이 쓰이면 0.1㎛내를 의미하며, 온도와 같이 쓰이면 50℃이내를 의미한다. 또한, 반도체 화합물이나 합금의 명명에서의 원자 종류가 콜론으로 다른 원자 종류와 분리되어 있으면, 예를 들어 GaAs:N:Bi내의 N과 Bi, 콜론에 의해 분리된 원자종류는 합금이나 화합물에서 매우 적은 퍼센티지를, 약 6 at.% 또는 그 이하를 이루는 것으로 간주되고, 이러한 명명은 편의를 위하여 여기에 종종 쓰였는데, 반드시 제한하는 것은 아니다.
당업자는 위의 방법과 실시예의 수많은 변형과 조합을 할 수 있기 때문에, 본 발명이 위에서 보여지고 설명된 정확한 구조와 공정에 한정되는 것은 바람직하지 않다. 따라서, 모든 적당한 변형과 균등물은 다음에 오는 청구범위로 정의되는 본 발명의 범위내에 있다. "포함하는", " 포함한다"가 본 명세서와 다음의 청구범위에 사용되면 언급된 특징, 구조, 단계를 열거하려는 의도이며, 추가의 하나 또는그 이상의 특징, 구조, 단계, 이들의 그룹을 배제하려는 것이 아니다.
본 발명에 의한 반도체 화합물 또는 합금을 딥 어셉터와 딥 도너로 등전자수적으로 코-도핑하는 방법은 태양전지, 열 기전전지, 빛발광 다이오드, 그리고 레이저등의 용도로 적용가능하다.

Claims (135)

  1. 변형전의 반도체 화합물이나 합금보다 낮은 유효(effective) 밴드갭(bandgap)을 갖게 하기 위한 호스트(host) 결정 격자내에 호스트 원자를 포함하는 반도체 화합물이나 합금의 변형 방법에 있어서:
    딥 어셉터(deep acceptor)로 행동하는 호스트 결정 격자내의 등전자수(isoelectronic) 전자 트랩(trap)을 형성하는 원자를 포함하는 제1등전자수 도판트(dopant)와 딥 도너(deep donor)로 행동하는 호스트 결정 격자내의 등전자수(isoelectronic) 정공 트랩(trap)을 형성하는 원자를 포함하는 제2등전자수 도판트(dopant)로 등전자수적으로 코-도핑(co-doping)하는 것을 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 반도체 화합물 또는 합금내의 상기 제1등전자수 도판트의 함량이 1at. %이상이 되게 하며, 상기 반도체 화합물 또는 합금내의 상기 제2등전자수 도판트의 함량이 1at. %이상이 되도록 상기 반도체 화합물 또는 합금등을 등전자수적으로 코-도핑함을 특징으로 하는 방법.
  3. 제 2항에 있어서,
    상기 반도체 화합물 또는 합금이 그룹Ⅲ과 그룹Ⅴ 호스트 원자를 포함하는것을 특징으로 하는 방법.
  4. 제 3항에 있어서,
    상기 제1등전자수 도판트는 그룹Ⅴ 또는 그룹Ⅲ 원자로 구성되어 있으며 상기 제2등전자수 도판트는 그룹Ⅴ 또는 그룹 Ⅲ 원자로 구성되어 있음을 특징으로 하는 방법.
  5. 제 4항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 Ga와 As를 포함하는 것을 특징으로 하는 방법.
  6. 제 5항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서,
    상기 반도체 화합물이나 합금내의 N의 함량은 결정 격자의 3 at.% 이상이며 상기 반도체 화합물이나 합금내의 Bi의 함량은 결정 격자의 3 at.% 이상임을 특징으로 하는 방법.
  8. 제 4항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 In과 P를 포함하는 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서,
    상기 반도체 화합물이나 합금내의 N의 함량은 3 at.% 이상이며 상기 반도체 화합물이나 합금내의 Bi의 함량은 3 at.% 이상임을 특징으로 하는 방법.
  11. 제 4항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 Ga와 P를 포함하는 것을 특징으로 하는 방법
  12. 제 11항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 방법.
  13. 제 4항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 Al, Ga와 P를 포함하는 것을 특징으로 하는 방법.
  14. 제 13항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 방법.
  15. 제 4항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 In, Ga와 As를 포함하는 것을 특징으로 하는 방법.
  16. 제 15항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 방법.
  17. 제 2항에 있어서,
    상기 반도체 화합물과 합금은 그룹Ⅱ과 그룹Ⅵ 호스트 원자를 포함하는 것을 특징으로 하는 방법.
  18. 제 17항에 있어서,
    상기 제1등전자수 도판트는 그룹Ⅵ 원자를 포함하며, 상기 제2등전자수 도판트는 그룹Ⅵ 원자를 포함하는 것을 특징으로 하는 방법.
  19. 제 17항에 있어서,
    상기 반도체 합금은 Zn과 Se 호스트원자를 포함하는 것을 특징으로 하는 방법.
  20. 제 18항에 있어서,
    상기 제1등전자수 도판트는 O를 포함하며, 상기 제2등전자수 도판트는 Te를 포함하는 것을 특징으로 하는 방법.
  21. 제 17항에 있어서,
    상기 제1등전자수 도판트는 그룹Ⅱ 원자를 포함하며 상기 제2등전자수 도판트는 그룹Ⅵ 원자를 포함하는 것을 특징으로 하는 방법.
  22. 변형전의 그룹Ⅲ-Ⅴ 반도체 화합물이나 합금보다 낮은 유효(effective) 밴드갭(bandgap)을 갖게 하기 위해 그룹Ⅲ-Ⅴ 반도체 화합물이나 합금을 변형하는 방법에 있어서:
    1 at.% 이상의 등전자수 딥 어셉터 원소와 1 at.% 이상의 등전자수 딥 도너 원소로 그룹Ⅲ-Ⅴ 반도체 화합물이나 합금을 등전자수적으로 코-도핑(co-doping)하는 것을 포함하는 것을 특징으로 하는 방법.
  23. 제 22항에 있어서,
    3 at.% 이상의 상기 등전자수 딥 어셉터 원소와 3 at.%이상의 상기 등전자수 딥 도너 원소로 상기 그룹Ⅲ-Ⅴ 반도체 화합물이나 합금을 등전자수적으로 코-도핑(co-doping)하는 것을 포함하는 것을 특징으로 하는 방법.
  24. 제 22항에 있어서,
    상기 딥 어셉터 원소는 그룹Ⅴ원소이고 상기 딥 도너 원소는 그룹Ⅴ원소임을 특징으로 하는 방법.
  25. 제 24항에 있어서,
    상기 그룹Ⅲ-Ⅴ 반도체 화합물 합금은 GaAs를 포함하며, 상기 딥 어셉터 원소는 N이고 상기 딥 도너 원소는 Bi임을 특징으로 하는 방법.
  26. 제 24항에 있어서,
    상기 그룹Ⅲ-Ⅴ 반도체 화합물 합금은 InP를 포함하며, 상기 딥 어셉터 원소는 N이고, 상기 딥 도너 원소는 Bi임을 특징으로 하는 방법.
  27. 제 24항에 있어서,
    상기 그룹Ⅲ-Ⅴ 반도체 합금은 GaP를 포함하는 것을 특징으로 하는 방법.
  28. 제 27항에 있어서,
    상기 딥 어셉터 원소는 N이고, 상기 딥 도너 원소는 Bi임을 특징으로 하는 방법.
  29. 변형전의 반도체 합금보다 낮은 유효(effective) 밴드갭(bandgap)을 갖게 하기 위해 호스트(host) 결정 격자내에 호스트 결정 원자를 포함하는 반도체 화합물이나 합금을 변형하는 방법에 있어서:
    제1등전자수 원자종(species)과 제2등전자수 원소종으로 반도체 화합물이나 합금을 등전자수적으로 코-도핑(co-doping)하는 것을 포함하는 것을 특징으로 하는 방법;
    여기서, 상기 제1등전자수 원소종은 상기 제1등전자수 원소종이 대체하는 상기 호스트 원자와 전기음성도, 크기, 그리고 수도(pseudo) 포텐셜 차이가 충분히 달라서 어셉터로서 행동하기 위해 불순물 포텐셜이 충분히 깊고 매우 짧은 등전자수 트랩(trap)를 생성할 수 있으며,
    여기서, 상기 제2등전자수 원소종은 상기 제2등전자수 원소종이 대체하는 상기 호스트 원자와 전기음성도, 크기, 그리고 수도(pseudo) 포텐셜 차이가 충분히 달라서 도너로서 행동하기 위해 불순물 포텐셜이 충분히 깊고 매우 짧은 등전자수트랩(trap)를 생성할 수 있다.
  30. 반도체 장치내의 활동전지(active cell)로 사용되는 반도체 재료에 있어서:
    딥 어셉터(deep acceptor)로 행동하는 호스트 결정 격자내의 등전자수(isoelectronic) 트랩(trap)을 형성하는 원자를 포함하는 제1등전자수 도판트(dopant)와 딥 도너(deep donor)로 행동하는 호스트 결정 격자내의 등전자수(isoelectronic) 트랩(trap)을 형성하는 원자를 포함하는 제2등전자수 도판트(dopant)로 등전자수적으로 코-도핑(co-doping)한 호스트 결정 격자내의 호스트 원자를 포함하는 반도체 화합물 또는 합금을 포함하는 것을 특징으로 하는 반도체 재료.
  31. 제 30항에 있어서,
    상기 반도체 화합물이나 합금내의 상기 제1등전자수 도판트의 함량은 1 at.% 이상이며 상기 반도체 화합물이나 합금내의 상기 제2등전자수 도판트의 함량은 1 at.% 이상임을 특징으로 하는 반도체 재료.
  32. 제 31항에 있어서,
    상기 반도체 화합물이나 합금내의 상기 제1등전자수 도판트의 함량은 3 at.% 이상이며 반도체 화합물이나 합금내의 상기 제2등전자수 도판트의 함량은 3at.% 이상임을 특징으로 하는 반도체 재료.
  33. 제 30항에 있어서
    상기 반도체 합금은 그룹Ⅲ 호스트 원자와 그룹 Ⅴ호스트 원자를 포함하는 것을 특징으로 하는 반도체 재료.
  34. 제 33항에 있어서
    상기 제1등전자수 도판트는 그룹Ⅴ 또는 그룹Ⅲ 원자를 포함하며 상기 제2등전자수 도판트는 그룹Ⅴ나 그룹Ⅲ 원자를 포함하는 것을 특징으로 하는 반도체 재료.
  35. 제 34항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 Ga과 As를 포함하는 것을 특징으로 하는 반도체 재료.
  36. 제 35항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 반도체 재료.
  37. 제 34항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 In과 P를 포함하는 것을 특징으로 하는 반도체 재료.
  38. 제 37항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 반도체 재료.
  39. 제 34항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 Ga과 P를 포함하는 것을 특징으로 하는 반도체 재료.
  40. 제 39항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 반도체 재료.
  41. 제 34항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 Al, Ga과 P를 포함하는 것을 특징으로 하는 반도체 재료.
  42. 제 41항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 반도체 재료.
  43. 제 34항에 있어서,
    그룹Ⅲ 호스트원자와 그룹Ⅴ 호스트원자는 In, Ga과 As를 포함하는 것을 특징으로 하는 반도체 재료.
  44. 제 43항에 있어서,
    상기 제1등전자수 도판트는 N을 포함하며 상기 제2등전자수 도판트는 Bi를 포함하는 것을 특징으로 하는 반도체 재료.
  45. 제 30항에 있어서,
    상기 반도체 합금은 그룹Ⅱ 호스트 원자와 그룹Ⅵ 호스트 원자를 포함하는 것을 특징으로 하는 반도체 재료.
  46. 제 45항에 있어서,
    상기 제1등전자수 도판트는 그룹Ⅵ 원자를 포함하며 상기 제2등전자수 도판트는 그룹Ⅵ 원자를 포함하는 것을 특징으로 하는 반도체 재료.
  47. 제 45항에 있어서,
    상기 제1등전자수 도판트는 그룹Ⅱ 원자를 포함하며 상기 제2등전자수 도판트는 그룹Ⅵ 원자를 포함하는 것을 특징으로 하는 반도체 재료.
  48. 제 46항에 있어서,
    그룹Ⅱ 호스트원자와 그룹Ⅵ 호스트원자는 Zn과 Se를 포함하는 것을 특징으로 하는 반도체 재료.
  49. 제 48항에 있어서,
    상기 제1등전자수 도판트는 O를 포함하며 상기 제2등전자수 도판트는 Te를 포함하는 것을 특징으로 하는 반도체 재료.
  50. 모노리식, 4중 접합(monolithic, quadruple junction) 태양전지에 있어서,
    밴드갭이 약 0.67 eV인 Ge을 포함하는 제1전지와;
    약 1.05eV의 유효 밴드갭을 가지며 딥 어셉터 원소와 딥 도너 원소로 등전자수적으로 코-도핑된 GaAs를 포함하며 상기 제1전지 위에 있는 제2전지와;
    약 1.42eV의 밴드갭을 가지는 GaAs를 포함하며 상기 제2전지 위에 있는 제3전지와;
    약 1.90eV의 밴드갭을 가지는 InGaP를 포함하며 상기 제3전지 위에 있는 제4전지를 포함하는 것을 특징으로 하는 모노리식, 4중 접합 태양전지.
  51. 제 50항에 있어서,
    Ge 서브스트레이트(substrate)가 상기 제1전지를 구성함을 특징으로 하는 모노리식, 4중 접합 태양전지.
  52. 제 51항에 있어서,
    상기 Ge 제1전지가 차지-도핑된(charge-doped) n-p접합을 가지며, 등전자수적으로 코-도핑된 GaAs 제2전지가 차지-도핑된 n-p접합을 가지며, GaAs 제3전지가 차지-도핑된 n-p접합을 가지며, 그리고 InGaP 제4전지가 차지-도핑된 n-p접합을 가지는 것을 특징으로 하는 모노리식, 4중 접합 태양전지.
  53. 제 52항에 있어서,
    상기 제1전지와 상기 제2전지의 사이의 p++­n++ 도핑된 Ge 터널 접합(tunnel junction)과, 상기 제2전지와 상기 제3전지의 사이의 등전자수적으로 코-도핑된 GaAs의 p++­n++ 도핑된 터널 접합과, 상기 제3전지와 상기 제4전지의 사이에 p++­n++ 도핑된 GaAs 터널 접합을 포함하는 것을 특징으로 하는 모노리식, 4중 접합 태양전지.
  54. 제 53항에 있어서,
    상기 제2전지와 상기 제3전지를 포함하는 상기 n-p접합은 BSR층사이에 끼어있으며, 상기 각 BSR층은 사이에 끼어 있는 각각의 p-n접합보다 밴드갭이 높음을특징으로 하는 모노리식, 4중 접합 태양전지.
  55. 제 53항에 있어서,
    상기 제4전지의 n-p접합은 n-타입 AlInP 윈도우층과 BSR층 사이에 끼어 있음을 특징으로 하는 모노리식, 4중 접합 태양전지.
  56. 제 53항에 있어서,
    상기 서브스트레이트 아래에 있는 전도하부접촉과 상기 제4전지위에 있는 전도상부접촉을 더 포함함을 특징으로 하는 모노리식, 4중 접합 태양전지.
  57. 제 35항에 있어서,
    상기 딥 어셉터 원소는 N이고 상기 딥 도너 원소는 Bi이고 GaAs:N:Bi 결정격자를 형성함을 특징으로 하는 모노리식, 4중 접합 태양전지.
  58. 제 57항에 있어서,
    상기 GaAs:N:Bi 결정격자내의 N의 함량은 약 2 at.% 이며 GaAs:N:Bi 결정격자내의 Bi의 함량은 약 3.8 at.% 임을 특징으로 하는 모노리식, 4중 접합 태양전지.
  59. 2-접합 탄뎀(tandem) 태양전지에 있어서,
    차지-도핑된 접합을 가지며 약 1.1eV의 밴드갭을 가지는 Si 서브스트레이트를 포함하는 하부전지와;
    차지-도핑된 접합을 가지며 약 1.75eV의 유효 밴드갭을 가지기 위해 딥 어셉터 원소와 딥 도너 원소로 등전자수적으로 코-도핑된 GaP를 포함하며, 상기 하부전지위에 위치하는 상부전지를 포함하는 것을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  60. 제 59항에 있어서,
    상기 하부전지와 상기 상부전지는 모노리식하며, 상기 하부전지는 차지-도핑된 p-n접합을 가지며, 그리고 상기 상부전지는 차지-도핑된 p-n접합을 가지는 것을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  61. 제 59항에 있어서,
    Si 하부전지와 등전자수적으로 코-도핑된 GaP 상부전지사이에 차지-도핑된 Si 터널 접합을 더 포함하는 것을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  62. 제 60항에 있어서,
    상기 상부전지 p-n접합이 상부 GaP 원도우와 GaP:N:Bi 하부 BSR층 사이에 끼어 있음을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  63. 제 62항에 있어서,
    상기 GaP:N:Bi 하부 BSR층이 상부 p-n 접합보다 밴드갭이 높음을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  64. 제 61항에 있어서,
    상기 Si 서브스트레이트 아래에 하부전도접촉과 상부전지 위에 상부전도접촉을 더 포함하는 것을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  65. 제 61항에 있어서,
    상기 딥 어셉터 원소는 N이고 상기 딥 도너 원소는 Bi이고 상기 Si 서브스트레이트에 격자 적합하고 등전자수적으로 코-도핑된 GaP:N:Bi 결정격자를 형성함을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  66. 제 65항에 있어서,
    GaP:N:Bi 결정격자내의 N의 함량은 약 5 at.% 이며 GaP:N:Bi 결정격자내의 Bi의 함량은 약 2.2 at.% 임을 특징으로 하는 2-접합 탄뎀(tandem) 태양전지.
  67. 3-접합 탄뎀 태양전지에 있어서,
    차지-도핑된 접합을 가지며 약 1.1eV의 밴드갭을 가지는 Si 서브스트레이트를 포함하는 제1전지와;
    차지-도핑된 p-n 접합을 가지며 약 1.55eV의 유효 밴드갭을 가지기 위해 딥 어셉터 원소와 딥 도너 원소로 등전자수적으로 코-도핑된 GaP를 포함하며, 상기 제1전지위에 위치하는 제2전지와;
    차지-도핑된 p-n 접합을 가지며 약 2.05eV의 유효 밴드갭을 가지기 위해 딥 어셉터 원소와 딥 도너 원소로 등전자수적으로 코-도핑된 GaP를 포함하며, 상기 제2전지위에 위치하는 제3전지를 포함하는 것을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  68. 제 67항에 있어서,
    상기 제1전지는 차지-도핑된 p-n접합을 가지며, 상기 제2전지는 차지-도핑된 p-n접합을 가지는 것을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  69. 제 68항에 있어서,
    Si 제1전지와 등전자수적으로 코-도핑된 GaP 제2전지사이에 차지-도핑된 Si 터널 접합과, 등전자수적으로 코-도핑된 GaP 제2전지와 등전자수적으로 코-도핑된 GaP 제3전지사이에 등전자수적으로 코-도핑된 GaP의 차지-도핑된 터널 접합을 더 포함하는 것을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  70. 제 69항에 있어서,
    상기 제2전지를 포함하는 p-n접합이 BSR층 사이에 끼어 있고, 상기 제3전지를 포함하는 p-n접합이 상부윈도와 BSR층사이에 끼어 있는 것을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  71. 제 69항에 있어서,
    상기 Si 서브스트레이트 아래에 있는 하부전도접촉와 상기 제3전지위에 있는 상부전도접촉을 더 포함하는 것을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  72. 제 67항에 있어서,
    상기 제2전지내의 딥 어셉터 원소가 N이고 상기 제2전지내의 딥 도너 원소는 Bi이고 GaP:N:Bi 결정격자를 형성함을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  73. 제 72항에 있어서,
    상기 제2전지의 GaP:N:Bi 결정격자내의 N의 함량은 약 5 at.%이며 상기 제2전지의 GaP:N:Bi 결정격자내의 Bi의 함량은 약 2.2 at.%임을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  74. 제 72항에 있어서,
    상기 제2전지의 등전자수적으로 코-도핑된 GaP:N:Bi 결정격자가 상기 Si서브스트레이트에 격자 적합인 것을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  75. 제 67항에 있어서,
    상기 제3전지내의 딥 어셉터 원소가 N이고 상기 제3전지내의 딥 도너 원소는 Bi이고 GaP:N:Bi 결정격자를 형성함을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  76. 제 75항에 있어서,
    상기 제3전지의 GaP:N:Bi 결정격자내의 N의 함량은 약 7 at.%이며 상기 제3전지의 GaP:N:Bi 결정격자내의 Bi의 함량은 약 4.5 at.%임을 특징으로 하는 3-접합 탄뎀(tandem) 태양전지.
  77. Si 결정 격자위에 GaP 반도체 재료을 제조하는 방법에 있어서,
    비극성인 Si위에 극성인 GaP의 2-차원 성장을 얻기 위하여 Si결정격자위에서 최소한 약 700℃의 온도로 GaP의 박막을 적층하는 단계와;
    딥 어셉터 원소와 딥 도너 원소로 상기 GaP의 박막을 등전자수적으로 코-도핑하는 단계를 포함하는 것을 특징으로 하는 방법.
    여기에서, 상기의 코-도핑은, Si결정위에 있는 GaP의 압축 부적합 스트레인(compressive misfit strain)을 줄여서, Si결정격자위에 등전자수적으로 코-도핑된 GaP의 잔류 압축 부적합 스트레인이 Si결정 격자위에 있는 GaP의 압축 부적합 스트레인보다 크기(magnitude)에서 작아질 정도로 한다.
  78. 제 77항에 있어서,
    상기 Si결정격자는 미스컷(miscut) Si결정격자임을 특징으로 하는 방법.
  79. 제 77항에 있어서,
    상기 Si결정격자 위에 등전자수적으로 코-도핑된 GaP의 잔류 압축 부적합 스트레인이 상기 Si결정격자위에 있는 GaP의 압축 부적합 스트레인보다 크기에서 작은 것을 특징으로 하는 방법.
  80. 제 77항에 있어서,
    상기 Si결정격자 위에 등전자수적으로 코-도핑된 GaP의 잔류 부적합 스트레인이 텐사일(tensile)인 것을 특징으로 하는 방법.
  81. 제 79항에 있어서,
    약 700℃이상의 온도에서 Si결정격자를 가열하고 GaP를 쌓는 동안 발생하는 추가의 압축 격자 부적합 스트레인을 상쇄(offset)할 정도로 GaP와 Si사이의 압축 격자 부적합을 충분히 장력 격자 부적합으로 변화시키기 위하여, GaP를 충분한 딥 어셉터 원소와 딥 도너 원소로 등전자수적으로 코-도핑하는 것을 더 포함하는 것을 특징으로 하는 방법.
  82. 제 81항에 있어서,
    상기 딥 어셉터 원소가 N이고 상기 딥 도너 원소는 Bi이고 GaP:N:Bi 결정격자를 형성함을 특징으로 하는 방법.
  83. 제 82항에 있어서,
    상기 GaP:N:Bi 결정격자내의 N의 함량은 약 6 at.%이며 상기 GaP:N:Bi 결정격자내의 Bi의 함량은 약 3.5 at.%임을 특징으로 하는 방법.
  84. 간접 밴드갭의 GaP를 직접 밴드갭의 반도체 재료처럼 작동시키기 위한 방법에서,
    N과 Bi로 GaP를 등원자적으로 코-도핑하여 GaP:N:Bi 결정격자를 형성하고 GaP:N:Bi 결정격자내의 N의 함량은 3 at.% 보다 크며 GaP:N:Bi 결정격자내의 Bi의 함량은 2 at.% 보다 큰 것을 특징으로 하는 방법.
  85. 빛-방출 다이오드에 있어서,
    딥 어셉터 원소와 딥 도너 원소로 등전자수적으로 코-도핑된 그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 활동층을 포함하는 것을 특징으로 하는 빛-방출 다이오드.
    여기서, 상기 활동층은 (ⅰ) n-타입 또는 p-타입으로 차지-도핑된 그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 제1배리어(barrier)층과 (ⅱ) n-타입 또는 p-타입으로, 차지-도핑된 제1배리어와는 반대로, 차지-도핑된 그룹Ⅲ-Ⅴ반도체 합금의 제2배리어(barrier)층의 사이에 있다.
  86. 제 85항에 있어서,
    상기 그룹Ⅲ-Ⅴ반도체 화합물 또는 합금은 GaP를 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  87. 제 85항에 있어서,
    상기 딥 어셉터 원소는 그룹Ⅴ 원소이며 상기 딥 도너 원소는 그룹Ⅴ원소임을 특징으로 하는 빛-방출 다이오드.
  88. 제 86항에 있어서,
    약 1.55eV 내지 1.93eV의 범위의 유효 밴드갭을 가진 GaP:N:Bi를 만들기 위하여 활동층의 GaP가 N과 Bi로 등전자수적으로 코-도핑됨을 특징으로 하는 빛-방출 다이오드.
  89. 제 88항에 있어서,
    상기 GaAs:N:Bi 결정격자내의 N의 함량은 약 2-7 at.%의 범위이며 상기GaAs:N:Bi 결정격자내의 Bi의 함량은 약 2-7 at.%의 범위임을 특징으로 하는 빛-방출 다이오드.
  90. 제 89항에 있어서,
    상기 활동층, 상기 제1배리어층, 그리고 상기 제2배리어층이 n-GaP 서브스트레이트 윈도우와 p-GaP 수퍼스트레이트 원도우의 사이에 끼어 있으며, 수퍼스트레이트 윈도우위에 프론트 접촉이 있고 수퍼스트레이트 윈도우 위에 반사 백 접촉이 있음을 특징으로 하는 빛-방출 다이오드.
  91. 제 90항에 있어서,
    상기 활동층이, 다중 교대-반복되는 등전자수적으로 코-도핑된 GaP:N:Bi의 우물(well)층과 GaP의 배리어층을 포함하는 MQW구조를 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  92. 제 90항에 있어서,
    GaP 서브스트레이트 윈도우가 GaP 서브스트레이트 윈도우를 통하여 빛이 방출되도록 텍스쳐링(texturing)된 표면을 갖는 것을 특징으로 하는 빛-방출 다이오드.
  93. 제 89항에 있어서,
    단계-그레이드된(step-graded) 층구조가 상기 제1배리어층과 상기 Si 서브스트레이트사이에 위치하며 , 상기 활동층, 상기 제1배리어층, 그리고 상기 제2배리어층이 GaP 수퍼스트레이트와 Si서브스트레이트 사이에 끼어 있는 것을 특징으로 하는 빛-방출 다이오드.
  94. 제 93항에 있어서,
    단계-그레이드된 층구조는 인접하는 층간의 부적합 스트레인이 윈하는 값이 되도록 N과 Bi이 각 층에 조정된 GaP1-x-y NxBiy다중층을 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  95. 제 94항에 있어서,
    단계-그레이드된 층구조는 Si 서브스트레이트위에서 연속적으로 성장한 4개의 GaP1-x-y NxBiy 층을 포함하는 것을 특징으로 하는 빛-방출 다이오드.
    여기서, N과 Bi의 함량은, 인접한 GaP1-x-y NxBi 층사이의 부접합 스트레인이 처음 3개의 GaP1-X-Y NxBiY 층에서는 약 0.1%, 제3층과 제4층 GaP1-x-y NxBiy 간에는 약 0.07%가 되도록 각각 조정한다.
  96. 제 93항에 있어서,
    제1배리어층과 단계-그레이드된 층구조사이에 위치하는 분산 브래그 반사기를 더 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  97. 제 96항에 있어서,
    상기 분산 브래그 반사기는 AlP와 GaP의 다중 교대-반복되는 층을 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  98. 제 93항에 있어서,
    상기 활동층은, 다중 교대-반복되는 등전자수적으로 코-도핑된 GaP:N:Bi의 우물층과 GaP의 배리어층을 포함하는 MQW 구조를 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  99. 제 93항에 있어서,
    Si 서브스트레이트 위에 있는 백 접촉과 GaP수퍼스트레이트위에 있는 프론트 접촉을 더 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  100. 제 99항에 있어서,
    상기 프론트 접촉은 GaP 수퍼스트레이트의 표면위에 있는 스트립(strip) 접촉이며, 여기서 GaP 수퍼스트레이트의 표면은 텍스쳐링되어 있음을 특징으로 하는 빛-방출 다이오드.
  101. 제 96항에 있어서,
    상기 GaP 수퍼스트레이트는 그 표면에 광섬유를 받아들이고 연결하도록 맞추어진 함몰부(recess)를 가지고 있음을 특징으로 하는 빛-방출 다이오드.
  102. 제 101항에 있어서,
    상기 분산 브래그 반사기와 상기 제1배리어층사이에 산화된 AIP 고립(isolation)층을 더 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  103. 제 85항에 있어서,
    그룹Ⅲ-그룹Ⅴ 반도체 화합물이나 합금은 AlxGa1-xP를 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  104. 제 103항에 있어서,
    상기 AlxGa1-xP활동층은 AlxGa1-xP:N:Bi 결정격자를 제공하기 위하여 N과 Bi로 등전자수적으로 코-도핑되었음을 특징으로 하는 빛-방출 다이오드.
  105. 제 104항에 있어서,
    상기 활동층은 다중 교대-반복되는 등전자수적으로 코-도핑된 AlxGa1-xP:N:Bi의 우물(well)층과 AlxGa1-xP의 배리어층을 포함하는 MQW 구조를 포함하는 것을 특징으로 하는 빛-방출 다이오드.
  106. 열 기전(thermal voltaic) 전지에 있어서,
    밴드갭이 약 1.45eV인 InP 서브스트레이트와;
    상기 InP 서브스트레이트위에 적층된 반도체전지를 포함하는 것을 특징으로 하는 열 기전 전지.
    여기서, 상기 반도체 전지는 InGaAs:N:Bi 결정격자를 제공하기 위하여 N딥 어셉터 전자와 Bi 딥 도너 전자로 등전자수적으로 코-도핑된 InGaAs 반도체 합금을 포함한다.
  107. 제 106항에 있어서,
    상기 InGaAs:N:Bi는 약 0.5eV의 밴드갭을 가지며 InP서브스트레이트에 격자적합한 것을 특징으로 하는 열 기전 전지.
  108. GaAs-기초한 레이저 장치에 있어서,
    GaAs내에 딥 어셉터를 만드는 등전자수 원소종과 딥 도너를 만드는 등전자수 원소종으로 등전자수적으로 코-도핑된 GaAs를 포함하는 활동층과;
    상기 활동층의 양 쪽에 있는 하부 클래딩(cladding)층과 상부 클래딩층을 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  109. 제 108항에 있어서,
    상기 활동층과 상기 하부 클래딩층의 사이에 위치하는 하부 분리제한헤테로구조와;
    상기 활동층과 상기 상부 클래딩층의 사이에 위치하는 상부 분리제한헤테로구조를 더 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  110. 제 109항에 있어서,
    상기 하부 클래딩층은 GaInP를 포함하고, 상기 상부 클래딩층은 GaInP를 더 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  111. 제 109항에 있어서,
    상기 하부 분리제한헤테로구조는 GaAs를 포함하며, 상기 상부 분리제한헤테로구조는 GaAs를 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  112. 제 108항에 있어서,
    상기 활동층은 GaAs배리어로 분리된 등전자수적으로 코-도핑된 GaAs의 다중 양자 우물을 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  113. 제 112항에 있어서,
    상기 다중 양자 우물은 N과 Bi로 등원자적으로 코-도핑된 GaAs를 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  114. 제 113항에 있어서,
    상기 다중 양자 우물은 N과 Bi로 등원자적으로 코-도핑된 GaAs내에 In을 포함하며 GaAs:N:Bi:In을 만드는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  115. 제 108항에 있어서,
    상기 하부 클래딩층의 아래에 놓이는 GaAs 서브스트레이트를 더 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  116. 제 115항에 있어서,
    상기 서브스트레이트 아래에 놓이는 하부접촉과 상기 상부 클래딩층의 위에 놓이는 상부 접촉을 더 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  117. 제 108항에 있어서,
    상기 하부 클래딩층은 교대-반복되는 GaAs/AlxGa1-xAs층의 분산 브래그 반사기 스택(stack)를 포함하며, 상부 클래딩층은 교대-반복되는 GaAs/AlxGa1-xAs층의 분산 브래그 반사기 스택(stack)를 포함하는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  118. 제 117항에 있어서,
    상기 하부 클래딩층의 분산 브래그 반사기 스택은 Al이 많고 주변에서 안쪽으로 위치한 산화되지 않은 틈(aperture)을 향해 주변에서부터 산화되는 층으로서 AlxGa1-xAs중의 하나를 가지며, 상기 상부 클래딩의 분산 브래그 반사기 스택은 Al이 많고 주변에서부터 주변에서 안쪽으로 위치한 산화되지 않은 틈(aperture)을 향해 산화되는 층으로서 AlxGa1-xAs중의 하나를 가지는 것을 특징으로 하는 GaAs-기초한 레이저 장치.
  119. 레이저 다이오드에 있어서,
    그룹Ⅲ-Ⅴ의 배리어층에 의해 분리된 등전자수적으로 코-도핑된 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금 MQW의 세트와;
    하부 SCH층의 아래에 놓이는 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금의 하부 클래딩층과;
    상부 SCH층의 위에 놓이는 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금의 상부 클래딩층을 포함하는 것을 특징으로 하는 레이저 다이오드.
    여기서, 활동영역은 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금의 하부 SCH층과 그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 상부 SCH층사이에 끼어 있다.
  120. 제 119항에 있어서,
    등전자수적으로 코-도핑된 그룹Ⅲ-Ⅴ반도체 화합물 또는 합금 MQW층은 GaP:N:Bi를 포함하며;
    그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 배리어 층은 GaP를 포함하며;
    그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 하부 SCH층은 GaP를 포함하며;
    그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 상부 SCH층은 GaP를 포함하는 것을 특징으로 하는 레이저 다이오드.
  121. 제 119항에 있어서,
    그룹Ⅲ-Ⅴ반도체 화합물 또는 합금 MQW 우물층은 AlzGa1-zP:N:Bi를 포함하며;
    그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 MQW 배리어 층은 AlzGa1-zP를 포함하는 것을 특징으로 하는 레이저 다이오드.
  122. 제 119항에 있어서,
    그룹Ⅲ-Ⅴ반도체 화합물 또는 합금의 상기 상부와 하부 클래딩층은 AlxGa1-xP를 포함하는 것을 특징으로 하는 레이저 다이오드.
  123. 제 122항에 있어서,
    상기 하부 클래딩층은 상기 Si서브스트레이트에 결합되어 있는 것을 것을 특징으로 하는 레이저 다이오드.
  124. 제 123항에 있어서,
    상기 하부 클래딩층은 단계-그레이드된 GaP1-x-yNxBy의 일련의 층에 의해상기 Si서브스트레이트에 결합되어 있는 것을 특징으로 하는 레이저 다이오드.
    여기에서, GaP1-x-yNxBy각 층의 N과 Bi는 상기 Si서브스트레이트와 상기 AlxGa1-xP 하부 클래딩층사이에 0.37%의 부적합 스트레인을 수용하기 위해 인접한 층간의 원하는 부적합 스트레인이 되도록 조정되어 있다.
  125. 제 124항에 있어서,
    단계-그레이드된 층은 상기 Si 서브스트레이트위에서 연속적으로 성장한 4개의 GaP1-x-yNxBiy를 포함하는 것을 특징으로 하는 레이저 다이오드.
    여기에서, GaP1-x-yNxBy 각 층의 N과 Bi의 함량은 처음 3개 GaP1-x-yNxBy층간의 인전한 GaP1-x-yNxBy층간의 부적합 스트레인은 약 0.1%로, 제3 GaP1-x-yNxBy층과 제4 GaP1-x-yNxBy층간의 부적합 스트레인은 약 0.07%가 되도록 조정되어 있다.
  126. 제 125항에 있어서,
    등전자수적으로 코-도핑된 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금의 MQW층은 GaP:N:Bi:In을 포함하는 것을 특징으로 하는 레이저 다이오드.
  127. 제 126항에 있어서,
    상기 상부클래딩층위에 놓여지는 GaP 표면 패시베이션(passivation)층, GaP 표면 패시베이션층에 부착되는 상부 접촉, 상기 Si서브스트레이트에 부착되는 하부접촉을 더 포함하는 것을 특징으로 하는 레이저 다이오드.
  128. 제 127항에 있어서,
    상기 Si 서브스트레이트는 n-타입이고, 상기 AlxGa1-xP 하부 클래딩층은 n-타입이고, 그리고 상기 AlxGa1-xP 상부 클래딩층은 p-타입인 것을 특징으로 하는 레이저 다이오드.
  129. 제 128항에 있어서,
    상기 하부 SCH층은 n-타입이고, 상기 상부 SCH층은 p-타입인 것을 특징으로 하는 레이저 다이오드.
  130. 제 127항에 있어서,
    상기 하부 SCH층은 그레이드된 AlxGa1-xP를 포함하는 것을 특징으로 하는 레이저 다이오드.
    여기에서, AlxGa1-xP중의 x는 활동영역에 인접한 0으로부터 상기 하부 클래딩층에 인접한 상기 하부 SCH층의 AlxGa1-xP와 상기 하부 클래딩층의 AlxGa1-xP를 적합시키는 하부클레딩층에 인접한 값까지 변화한다.
  131. 제 103항에 있어서,
    그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금의 상기 상부 클래딩층은 AlxGa1-xP를포함하는 것을 특징으로 하는 레이저 다이오드.
    여기에서, 상기 상부 SCH층은 그레이드된 AlxGa1-xP를 포함하며, 여기에서 AlxGa1-xP중의 x는 활동영역에 인접한 0으로부터 상기 상부 클래딩층에 인접한 SCH층과 상기 상부 클래딩층의 AlxGa1-xP를 적합시키는 상기 상부 클레딩층에 인접한 값까지 변화한다.
  132. 광다이오드에 있어서,
    그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금의 서브스트레이트 위에 제조되는 등전자수적으로 코-도핑된 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금의 활동 접합을 포함하는 것을 특징으로 하는 광다이오드.
  133. 제 132항에 있어서,
    등전자수적으로 코-도핑된 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금은 등전자수적으로 코-도핑된 GaAs:N:Bi를 포함하는 것을 특징으로 하는 광다이오드.
  134. 제 133항에 있어서,
    등전자수적으로 코-도핑된 그룹Ⅲ-Ⅴ 반도체 화합물 또는 합금은 등전자수적으로 코-도핑된 GaAs:N:Bi:In을 포함하는 것을 특징으로 하는 광다이오드.
  135. 제 134항에 있어서,
    상기 서브스트레이트는 GaAs를 포함하는 것을 특징으로 하는 광다이오드.
KR10-2003-7010526A 2001-02-09 2001-02-09 등전자수 코-도핑 KR20030079988A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2001/004416 WO2002065553A1 (en) 2001-02-09 2001-02-09 Isoelectronic co-doping

Publications (1)

Publication Number Publication Date
KR20030079988A true KR20030079988A (ko) 2003-10-10

Family

ID=21742333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7010526A KR20030079988A (ko) 2001-02-09 2001-02-09 등전자수 코-도핑

Country Status (6)

Country Link
EP (1) EP1358680B1 (ko)
JP (1) JP4902092B2 (ko)
KR (1) KR20030079988A (ko)
CA (1) CA2437124A1 (ko)
DE (1) DE60136101D1 (ko)
WO (1) WO2002065553A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056396B1 (ko) * 2010-09-27 2011-08-11 연세대학교 산학협력단 벌크 이종접합형 태양전지 및 그 제조 방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035113B2 (en) 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
US7777241B2 (en) 2004-04-15 2010-08-17 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
DE102004023856B4 (de) * 2004-05-12 2006-07-13 Rwe Space Solar Power Gmbh Solarzelle mit integrierter Schutzdiode und zusätzlich auf dieser angeordneten Tunneldiode
JP2005347402A (ja) * 2004-06-01 2005-12-15 Sharp Corp 裏面反射型化合物半導体太陽電池およびその製造方法
JP4927381B2 (ja) * 2005-11-02 2012-05-09 光照 木村 深い準位を持つテラヘルツ波発生ダイオードおよびこれを用いたテラヘルツ波放射装置
US8536445B2 (en) * 2006-06-02 2013-09-17 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells
CN101999177A (zh) * 2007-12-21 2011-03-30 高通Mems科技公司 多接面光伏电池
JP2009188316A (ja) * 2008-02-08 2009-08-20 Denso Corp 受光素子
WO2009111790A1 (en) 2008-03-07 2009-09-11 Trustees Of Boston University Optical devices featuring nonpolar textured semiconductor layers
CN102257637A (zh) * 2008-10-23 2011-11-23 奥塔装置公司 光伏器件
US9029680B2 (en) 2008-10-23 2015-05-12 Alta Devices, Inc. Integration of a photovoltaic device
CN102257635A (zh) * 2008-10-23 2011-11-23 奥塔装置公司 光伏器件的薄吸收层
WO2010048547A2 (en) * 2008-10-23 2010-04-29 Alta Devices, Inc. Photovoltaic device with increased light trapping
US20120104460A1 (en) 2010-11-03 2012-05-03 Alta Devices, Inc. Optoelectronic devices including heterojunction
EP2351099A2 (en) 2008-10-23 2011-08-03 Alta Devices, Inc. Photovoltaic device with back side contacts
GB0911134D0 (en) 2009-06-26 2009-08-12 Univ Surrey Optoelectronic devices
US9691921B2 (en) 2009-10-14 2017-06-27 Alta Devices, Inc. Textured metallic back reflector
US11271128B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device
US9502594B2 (en) 2012-01-19 2016-11-22 Alta Devices, Inc. Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
US20170141256A1 (en) 2009-10-23 2017-05-18 Alta Devices, Inc. Multi-junction optoelectronic device with group iv semiconductor as a bottom junction
US9768329B1 (en) 2009-10-23 2017-09-19 Alta Devices, Inc. Multi-junction optoelectronic device
US20150380576A1 (en) 2010-10-13 2015-12-31 Alta Devices, Inc. Optoelectronic device with dielectric layer and method of manufacture
US11038080B2 (en) 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
TWI602315B (zh) * 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
US10571631B2 (en) 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
DE102015012007A1 (de) * 2015-09-19 2017-03-23 Azur Space Solar Power Gmbh Skalierbare Spannungsquelle
KR102654957B1 (ko) * 2016-03-30 2024-04-05 소니그룹주식회사 광전변환 소자 및 광전변환 장치
TWI721167B (zh) 2017-05-11 2021-03-11 光環科技股份有限公司 具小垂直發射角的邊射型雷射元件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04168774A (ja) * 1990-10-31 1992-06-16 Sharp Corp 炭化珪素を用いたｐｎ接合型発光ダイオード
JP2991616B2 (ja) * 1994-06-30 1999-12-20 シャープ株式会社 半導体発光素子
JP3643665B2 (ja) * 1996-12-20 2005-04-27 シャープ株式会社 半導体発光素子
DE19824566C1 (de) * 1998-06-02 1999-12-02 Siemens Ag GaP-Halbleiteranordnung und Verfahren zur Herstellung derselben

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056396B1 (ko) * 2010-09-27 2011-08-11 연세대학교 산학협력단 벌크 이종접합형 태양전지 및 그 제조 방법

Also Published As

Publication number Publication date
WO2002065553A1 (en) 2002-08-22
EP1358680B1 (en) 2008-10-08
DE60136101D1 (de) 2008-11-20
CA2437124A1 (en) 2002-08-22
EP1358680A1 (en) 2003-11-05
JP2004537159A (ja) 2004-12-09
JP4902092B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
US6815736B2 (en) Isoelectronic co-doping
KR20030079988A (ko) 등전자수 코-도핑
Toprasertpong et al. Absorption threshold extended to 1.15 eV using InGaAs/GaAsP quantum wells for over‐50%‐efficient lattice‐matched quad‐junction solar cells
JP3183296B2 (ja) 転倒型透明基板光電子装置とその製造
US5407491A (en) Tandem solar cell with improved tunnel junction
TWI488316B (zh) 反向質變之多接面太陽能電池之替代基板
US5391896A (en) Monolithic multi-color light emission/detection device
KR101431658B1 (ko) 양자 점 구조물들을 이용한 반도체 구조물 및 소자들의 제조 방법들 및 관련된 구조물들
US7119377B2 (en) II-VI/III-V layered construction on InP substrate
EP3159940B1 (en) Multijunction metamorphic solar cell assembly for space applications
US8901412B2 (en) Photovoltaic cell
Nuese III-V alloys for optoelectronic applications
JP2010118667A (ja) ２つの変性層を備えた４接合型反転変性多接合太陽電池
KR101879319B1 (ko) 광활성 소자들에서의 사용을 위한 희석 질화물 반도체 물질들을 제조하는 방법들 및 관련된 구조물들
US20070137700A1 (en) Development of an electronic device quality aluminum antimonide (AISb) semiconductor for solar cell applications
US5115286A (en) Electro-optical device with inverted transparent substrate and method for making same
US10109758B2 (en) Photovoltaic cell with variable band gap
Schygulla et al. Subcell development for wafer-bonded III-V//Si tandem solar cells
US6437233B1 (en) Solar cell having multi-quantum well layers transitioning from small to large band gaps and method of manufacture therefor
EP3958331A1 (en) Multi-junction laminated laser photovoltaic cell
JPH0964386A (ja) 多接合太陽電池
US10026856B2 (en) Systems and methods for advanced ultra-high-performance InP solar cells
JPH08204215A (ja) 直列接続型太陽電池
JP2005347402A (ja) 裏面反射型化合物半導体太陽電池およびその製造方法
JP4873938B2 (ja) 化合物、光電変換装置、発光装置および光通信用装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid