KR20030061940A - 질화물 반도체 제조방법 - Google Patents

질화물 반도체 제조방법 Download PDF

Info

Publication number
KR20030061940A
KR20030061940A KR1020020001965A KR20020001965A KR20030061940A KR 20030061940 A KR20030061940 A KR 20030061940A KR 1020020001965 A KR1020020001965 A KR 1020020001965A KR 20020001965 A KR20020001965 A KR 20020001965A KR 20030061940 A KR20030061940 A KR 20030061940A
Authority
KR
South Korea
Prior art keywords
thin film
nitride semiconductor
grown
silicon substrate
gan
Prior art date
Application number
KR1020020001965A
Other languages
English (en)
Other versions
KR100477075B1 (ko
Inventor
이석헌
이용현
박병훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR10-2002-0001965A priority Critical patent/KR100477075B1/ko
Publication of KR20030061940A publication Critical patent/KR20030061940A/ko
Application granted granted Critical
Publication of KR100477075B1 publication Critical patent/KR100477075B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명에 따른 질화물 반도체 제조방법은, 실리콘 기판에 Al2O3박막을 성장시키는 단계와; 상기 성장된 Al2O3박막에 대하여 열처리를 수행하고, Al2O3박막의 결정성을 향상시키는 단계; 및 상기 결정성이 향상된 Al2O3박막 위에 GaN 단결정 박막을 성장시키는 단계; 를 포함한다.
여기서, 상기 GaN 단결정 박막을 성장시키는 단계는, 상기 결정성이 향상된 Al2O3박막 위에 GaN 완충층(buffer layer)을 성장시키는 단계; 및 상기 GaN 완충층 위에 GaN 단결정 박막을 성장시키는 단계; 를 구비한다.
또한, 상기 GaN 완충층을 성장시키는 단계에 있어, MOCVD 장비를 이용하여 450~600℃에서, H2캐리어 가스를 공급하면서 TMGa를 펄스로 유입시키고, NH3가스를 유입시켜 GaN 완충층을 성장시킨다.
또한, 상기 TMGa를 유입시킴에 있어, 30~120초 동안 펄스로 공급하며, 10~300μmol/min으로 유입시킨다.
또한, 상기 GaN 단결정 박막을 성장시키는 단계에 있어, MOCVD 장비를 이용하여 1000~1100℃에서 TMGa를 공급시켜 GaN 단결정 박막을 성장시킨다.

Description

질화물 반도체 제조방법{Nitride semiconductor fabrication method}
본 발명은 질화물 반도체 제조방법에 관한 것으로서, 특히 실리콘 기판을 이용하여 양질의 GaN계 질화물 반도체를 성장시킬 수 있는 질화물 반도체 제조방법에 관한 것이다.
일반적으로 GaN계 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전세계적인 매출은 지수함수적으로 증가되고 있는 상황이다.
한편, GaN계 질화물 반도체는 주로 사파이어 및 SiC 기판 위에서 성장된다. 이와 같이, 사파이어 및 SiC 기판을 이용하여 GaN계 질화물 반도체를 성장시키는 경우에는 양질의 질화물 반도체를 성장시킬 수 있게 된다. 그런데, 상기와 같은 사파이어 및 SiC 기판은 그 제조 단가가 높다는 단점이 있다.
또한, 상기 사파이어 기판을 사용하는 경우에는, 자체의 열전도도가 낮기 때문에 열 방출이 어려운 문제점이 있다. 이에 따라, 사파이어 기판을 이용하여 성장시킨 GaN계 질화물 반도체는 소자의 수명이 짧고 신뢰성 확보가 어려운 단점이 있다. 그리고, 제조되어지는 기판이 서로 다르므로(수동소자는 실리콘 기판 위에서 제조된다), 수동소자(예컨대 저항, 코일, 필터)와 능동소자(예컨대 트랜지스터)를 상호 연결한 'one chip'화가 가능하지 않게 됨에 따라 광소자, 전자소자 등으로 각각 구별되어 독립적으로 사용되어야 하는 한계가 있다.
본 발명은 상기와 같은 여건을 감안하여 창출된 것으로서, 실리콘 기판 위에ALE 방법을 이용하여 Al2O3박막을 성장시키고, 육방정계 구조를 갖도록 열처리 과정을 통하여 Al2O3박막의 결정성을 향상시킨 후에, MOCVD 장치를 이용하여 양질의 GaN계 질화물 반도체를 성장시킬 수 있는 질화물 반도체 제조방법을 제공함에 그 목적이 있다.
도 1은 본 발명에 따른 질화물 반도체 제조방법에 의하여 GaN계 질화물 반도체를 제조하는 과정을 나타낸 순서도.
도 2 및 도 3은 본 발명에 따른 질화물 반도체 제조방법에 의하여 실리콘 기판에 형성된 Al2O3박막의 열처리 조건에 따른 XRD 스펙트럼을 나타낸 도면.
도 4는 본 발명에 따른 질화물 반도체 제조방법에 의하여 실리콘 기판에 형성된 Al2O3박막의 열처리 조건에 따른 AFM 영상을 나타낸 도면.
도 5 내지 도 7은 본 발명에 따른 질화물 반도체 제조방법에 의하여, 실리콘 기판에 형성된 Al2O3박막의 열처리 조건에 따라 성장된 GaN 박막의 SEM 영상을 나타낸 도면.
도 8은 본 발명에 따른 질화물 반도체 제조방법에 의하여 성장된 GaN 박막의 두께에 대한 캐리어 농도 및 이동도를 나타낸 도면.
상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 제조방법은,
실리콘 기판에 Al2O3박막을 성장시키는 단계와;
상기 성장된 Al2O3박막에 대하여 열처리를 수행하고, Al2O3박막의 결정성을 향상시키는 단계; 및
상기 결정성이 향상된 Al2O3박막 위에 GaN 단결정 박막을 성장시키는 단계; 를 포함하는 점에 그 특징이 있다.
여기서, 상기 GaN 단결정 박막을 성장시키는 단계는,
상기 결정성이 향상된 Al2O3박막 위에 GaN 완충층(buffer layer)을 성장시키는 단계; 및 상기 GaN 완충층 위에 GaN 단결정 박막을 성장시키는 단계; 를 구비하는 점에 그 특징이 있다.
또한, 상기 GaN 완충층을 성장시키는 단계에 있어, MOCVD 장비를 이용하여 450~600℃에서, H2캐리어 가스를 공급하면서 TMGa를 펄스로 유입시키고, NH3가스를 유입시켜 GaN 완충층을 성장시키는 점에 그 특징이 있다.
또한, 상기 TMGa를 유입시킴에 있어, 30~120초 동안 펄스로 공급하는 점에 그 특징이 있다.
또한, 상기 TMGa를 유입시킴에 있어, 10~300μmol/min으로 유입시키는 점에 그 특징이 있다.
또한, 상기 GaN 단결정 박막을 성장시키는 단계에 있어, MOCVD 장비를 이용하여 1000~1100℃에서 TMGa를 공급시켜 GaN 단결정 박막을 성장시키는 점에 그 특징이 있다.
또한, 상기 TMGa를 유입시킴에 있어, 100~650 torr 압력하에서 60분 동안 50~600μmol/min으로 공급시켜 GaN 단결정 박막을 성장시키는 점에 그 특징이 있다.
또한, 상기 실리콘 기판 위에 Al2O3박막을 성장시킴에 있어, ALE(Atomic Layer Epitaxy) 방법을 이용하여 성장시키는 점에 그 특징이 있다.
또한, 상기 실리콘 기판 위에 성장되는 Al2O3박막의 두께는 1000~10000Å인 점에 그 특징이 있다.
또한, 상기 실리콘 기판 위에 성장된 Al2O3박막의 결정성을 향상시키기 위하여 열처리 하는 온도는 900℃ 이상에서 수행되는 점에 그 특징이 있다.
또한, 상기 실리콘 기판 위에 성장된 Al2O3박막의 결정성을 향상시키기 위하여 열처리 하는 시간은 1~60분인 점에 그 특징이 있다.
또한, 상기 실리콘 기판 위에 성장된 Al2O3박막의 결정성을 향상시키기 위하여 열처리 하는 분위기는, N2,O2, N2/O2, N2/H2중의 어느 한 분위기에서 열처리를 수행하는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 실리콘 기판 위에 ALE 방법을 이용하여 Al2O3박막을 성장시키고, 육방정계 구조를 갖도록 열처리 과정을 통하여 Al2O3박막의 결정성을 향상시킨 후에, MOCVD 장치를 이용하여 양질의 GaN계 질화물 반도체를 성장시킬 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 1은 본 발명에 따른 질화물 반도체 제조방법에 의하여 GaN계 질화물 반도체를 제조하는 과정을 나타낸 순서도이다.
도 1을 참조하여 설명하면, 본 발명에 따른 질화물 반도체 제조방법은 먼저 실리콘 기판 위에 ALE(Atomic Layer Epitaxy) 법을 이용하여 비정질의 Al2O3박막을 성장시킨다(단계 101).
여기서, 상기 ALE 법은 MBE(Molecular Beam Epitaxy) 법과 비슷한 박막 성장 기술로써, 5 인치 이상의 대구경 실리콘 기판 위에 균일한 두께(uniformity)를 갖는 비정질의 Al2O3박막을 성장시킬 수 있다. 상기 Al2O3박막은 TMAl 소오스, 고순도의 O2를 각각 펄스(pulse)로 주입하여 원자 레벨(level)의 두께로 제어가 가능하다. 본 발명의 실시 예에서는 비정질 Al2O3박막의 두께를 각각 500Å, 1500Å으로하여 상기 실리콘 기판 위에 성장시켰다.
그리고, 상기 실리콘 기판 위에 성장된 Al2O3박막의 결정성을 향상시키기 위하여 열처리 공정을 수행하였다(단계 102). 이때, 상기 실리콘 기판 위에 성장된 500Å, 1500Å의 두께를 갖는 비정질 Al2O3박막의 결정성을 향상시키기 위하여 고온의 열처리 로(furnace)를 이용하였다. 열처리 공정은 각각 상온, 600℃, 700℃, 800℃, 900℃, 1000℃, 1100℃에서 각각 수행하였으며, N2, O2, N2/O2혼합 분위기, N2/H2혼합 분위기 중의 한 조건에서 20분 동안 열처리를 수행하였다.
그리고, Al2O3박막의 결정성이 향상되는 최적의 열처리 공정을 설정하기 위하여 AFM, XRD 스펙트럼 등을 통한 분석을 통하여 표면의 평균거칠기(surface roughness)와 결정성(crystal quality)을 조사하였다.
도 2는 본 발명에 다른 질화물 반도체 제조방법에 의하여 실리콘 기판에 형성된 Al2O3박막을 N2분위기(도 2(a))와 O2분위기(도 2(b)) 하에서 열처리를 수행한 경우에 대한 XRD 분석결과를 나타낸 것이다.
여기서, 비정질 Al2O3박막의 두께는 각각 500Å이며, 열처리 시간은 20분으로 고정시켜 열처리 온도를 상온에서부터 1100℃까지 변화시켰다. 도 2(a)의 결과에서 보듯이, 열처리 온도가 1100℃까지 증가하였지만, N2분위기 하의 열처리 과정에서는 뚜렷한 결정 피크(peak)는 관측되지 않고 비정질의 결정상을 나타내고 있다.
그러나, 도 2(b)에 나타낸 O2분위기 하의 열처리 과정에서는, 800℃ 이하의 열처리 온도에서는 비정질의 결정상을 나타내고 있지만 800℃ 이상으로 증가되면서 31.40°에서 미약하지만 (0004) 방향의 delta-Al2O3결정 피크가 관측되고 있다. 이와 같이, O2분위기에서 약간의 결정피크가 관측되는 것은 고온의 열처리 과정에서 Al-O 결합이 분해되는 것을 방지하기 때문이다. 그러나, 결과적으로는 500Å의 두께를 갖는 Al2O3박막으로는 어느 정도의 양호한 결정 박막을 얻기가 어려운 것으로 조사되었다.
한편, 도 3은 본 발명에 따른 질화물 반도체 제조방법에 의하여 실리콘 기판에 Al2O3박막의 두께를 1500Å으로 성장시킨 후, 열처리 조건에 따른 XRD 스펙트럼을 나타낸 도면이다.
도 3(a)는 N2분위기 하에서 열처리된 경우를 나타낸 것으로서, Al2O3박막의 두께가 500Å인 경우 비정질의 결정상을 나타냈지만, 그 두께가 1500Å으로 증가되면서 900℃ 이상에서 31.30°의 (0004) delta-Al2O3와 beta-Al2O3가 혼재되어 있는 47.69°에서 두 가지 결정 피크가 관측되고 있다.
비록, 전체적으로는 잡음신호가 크게 나타났지만 결정 피크가 뚜렷하게 구분되고 있으며 1500Å의 두께를 갖는 Al2O3박막을 비정질에서 결정상으로 변화시키기위한 열처리 온도는 900℃ 이상으로 증가시켜야 하는 것으로 조사되었다. 이러한조건에서 열처리된 Al2O3박막은 육방정계(hexagonal) 구조의 GaN 결정 박막을 성장시키기 위한 모체 기판으로서의 응용이 가능하게 된다.
도 4는 실리콘 기판에 형성된 1500Å의 두께를 갖는 Al2O3박막을 상온, 800℃, 900℃, 1000℃, 1100℃에서 20분 동안 열처리를 수행한 시편에 대한 AFM (Atomic Force Microscope) 영상을 나타낸 것이다. 여기서, 열처리는 O2분위기에서 1㎛ ×㎛ 범위에서 분석을 수행하였다.
도 4(a)의 열처리를 수행하지 않은 시편의 표면 평균거칠기(surface roughness)는 약 0.903nm로 원형의 표면상태를 나타내었다. 그러나, 열처리가 증가되면서 표면의 평균거칠기는 열처리를 수행하지 않은 시편보다 증가하였지만 3.248nm, 2.618nm, 1.599nm, 1.221nm으로 감소하는 경향을 나타내었다.
그리고, 표면 상태는 초기의 원형상태의 섬(island)들이 융합되어진 사각형의 형태를 이루고 있으며, 실리콘 기판과의 격자상수의 차이에 의해서 구부러진 형태를 나타내었다. 그러므로, 전체적인 표면의 평균거칠기는 열처리를 수행하지 않은 시편보다 높게 나타났지만 구부러진 부분을 제외한 영역에서는 우수한 표면 평탄도를 갖는 것으로 조사되었다. 이러한 표면의 평균거칠기는 종래의 사파이어 기판 위에 완충층(buffer layer)으로 사용되는 저온의 GaN 층보다 우수하여 충분히 실리콘 기판 위에 GaN 단결정 박막을 성장시킬 수 있게 된다.
이와 같은 과정을 통하여 실리콘 기판 위에 결정화가 진행된 Al2O3박막이 형성되면, 그 결정성이 향상된 Al2O3박막 위에 MOCVD 장비를 이용하여 GaN계 질화물 반도체를 성장시킨다(단계 103).
도 5는 본 발명에 따른 질화물 반도체 제조방법에 의하여, 실리콘 기판 위에 성장된 1500Å의 두께를 갖는 Al2O3박막을 1000℃에서 열처리를 수행한 후, 그 위에 성장된 GaN 단결정 박막에 대한 표면(도 5(a)) 및 단면(도 5(b))의 SEM 사진을 나타낸 것이다.
여기서, GaN 단결정 박막을 성장시키기 위하여 열처리된 Al2O3박막 위에 고순도 NH3가스를 유입하지 않고, H2캐리어 가스만을 7slpm으로 유지하여 480℃에서 TMGa 유량을 60μmol/min으로 30초간 펄스(pulse)로 유입하였다. 그리고, NH3가스를 7slpm으로 유입하여 종래의 사파이어 기판 위에 성장시키는 방법과 동일한 방법으로 약 3분동안 GaN 완충층을 성장시켰다. 그 후, 성장 온도를 1010℃로 증가시키고 TMGa 유량을 130μmol/min으로 하여 30분 동안 200torr에서 GaN 단결정 박막을 성장시켰다.
도 5(a)에서 육방정계(hexagonal) 구조의 섬(island)들이 뚜렷하게 성장된 것을 볼 수 있으며, 부분적으로 초기 섬들간의 초기 융합이 진행된 것을 볼 수 있다. 그리고, 도 5(b)의 SEM 단면 사진에서 섬들의 폭과 높이는 약 1.0㎛~1.15㎛로 부분적이지만 수평방향의 성장보다 수직 방향이 우선하는 것으로 조사되었다. 또한, 성장된 섬들간의 거리는 약 2.07㎛로 수평방향으로의 성장보다 두 배 정도 증가하였다. 비록 육방정계(hexagonal) 구조의 GaN 단결정 박막이 성장되었지만 30초간의 짧은 TMGa 펄스 시간에 의해서 Al2O3박막 위에 전체적으로 성장이 이루어지지 않았음을 알 수 있다.
한편, 도 6은 본 발명에 따른 질화물 반도체 제조방법에 의하여, Al2O3박막을 800℃의 온도에서 열처리를 수행한 후, TMGa 펄스 시간만을 60초로 증가시켜 성장된 GaN 단결정 박막의 표면(도 6(a)) 및 단면(도 6(b))에 대한 SEM 사진을 나타낸 것이다. 여기서, TMGa 펄스 시간이 변경된 것을 제외하고는 모든 성장 조건은 도 5의 예에서와 동일하게 하였다.
도 6(a)의 SEM 표면 사진에서, TMGa 펄스 시간이 증가되면서 육방정계 (hexagonal) 구조의 섬(island)들에 대한 융합이 활발하게 진행된 것을 볼 수 있으며, Al2O3박막 위에 전체적으로 GaN 단결정 박막이 성장되었다. 또한, 도 6(b)의 SEM 단면 사진에서, 성장된 GaN 단결정 박막에 대한 수평 방향의 높이는 최대 1.656㎛이고 최소 1.125㎛정도 였으며, 결정 성장이 멈추는 끝부분이 수평방향으로 평탄하게 나타나고 있다.
이러한 결과는 결정 성장이 수직방향보다는 수평방향으로 우선 배향성을 가지고 성장되는 것을 의미하는 것으로써, Al2O3박막의 열처리 온도 및 TMGa 펄스 시간을 적절하게 조절하면 충분히 표면이 균일한 GaN 단결정 박막을 실리콘 기판 위에 성장시킬 수 있음을 의미한다.
한편, 도 7은 본 발명에 따른 질화물 반도체 제조방법에 의하여, Al2O3박막을 1000℃의 온도에서 열처리를 수행한 후, TMGa 펄스 시간을 60초로 증가시켜 성장된 GaN 단결정 박막의 표면(도 7(a)) 및 단면(도 7(b))에 대한 SEM 사진을 나타낸 것이다. 여기서, GaN 단결정 박막의 성장은 도 6의 예에서와 동일한 조건으로 수행하였다.
도 7(a)를 참조하면, Al2O3박막 위에 전체적으로 균일하게 GaN 단결정 박막이 성장된 것을 보이고 있으며, 섬(island)들간의 융합이 완전히 진행되어 그 경계면 상에 약간의 굴곡들을 제외하고는 수평방향으로의 수선 배향성을 가지고 성장이 진행된 것을 볼 수 있다.
그리고, 도 7(b)의 단면 SEM 사진에서, 성장된 GaN 단결정 박막의 성장률은 시간당 11㎛로 종래의 사파이어 기판에서 성장시키는 경우보다 약 5배 이상 빠른 것으로 나타났다. 성장된 GaN 단결정 박막이 약 4㎛의 두께 단면을 보이고 있고, 성장 끝 부분에서 섬들간의 융합이 발생되어 수평방향으로 성장이 이루어지는 그 경계면 상에 굴곡이 형성되어 있다.
이상에서 설명된 바와 같이, 실리콘 기판 위에 성장된 Al2O3박막을 900℃ 이상의 고온에서 열처리를 수행하여 이를 중간의 매개체로(1차 완충층) 사용하면, GaN 단결정 박막을 충분히 성장시킬 수 있음을 알 수 있다. 이때, TMGa 및 NH3와 H2의 비율을 적절하게 조절하여 성장율을 낮추면 양호한 GaN 단결정 박막을 얻을 수 있다. 그리고, 도 7에 나타낸 예와 같은 경우에 있어, GaN 단결정 박막의 성장 시간을 30분에서 60분으로 증가시키면, 수평방향으로 성장이 완전하게 진행되어 균일한 표면을 갖는 GaN 단결정 박막을 성장시킬 수 있게 된다.
한편, 도 8은 본 발명에 따른 질화물 반도체 제조방법에 의하여, Al2O3박막을 1000℃에서 열처리를 수행한 후, 성장된 GaN 박막에 대한 Hall 측정 결과를 나타낸 것이다. 성장된 GaN 박막의 두께에 따른 캐리어 농도 및 이동도를 조사하기 위해서 그 두께를 2㎛, 3㎛, 4㎛, 5㎛로 성장시켰다. GaN 박막의 두께가 2㎛~5㎛로 증가되면서 캐리어 농도는 6.3 ×1017/㎤에서 2.4 ×1017/㎤로 감소되었고, 그에 따른 캐리어 이동도는 약 147㎠/V.sec에서 177㎠/V.sec로 증가하였다.
이상에서 설명한 바와 같이, 본 발명에 따른 질화물 반도체 제조방법에 의하면, 실리콘 기판 위에 성장시킨 Al2O3박막에 대한 열처리를 통하여, 상기 Al2O3박막이 육방정계의 결정상을 갖도록 함으로써, 그 위에 격자 상수 매칭에 따라 GaN 단결정이 성장될 수 있게 된다.
한편, 본 발명의 실시 예에서는 제조 조건을 표기함에 있어, 각 도면에 대응되는 실험 데이터를 표기한 것으로서, 각 제조 조건은 다음과 같이 변화를 줄 수 있다.
1. 실리콘 기판 위에 성장되는 Al2O3박막의 두께는 1000~10000Å로 성장되며, N2,O2, N2/O2, N2/H2중의 어느 한 분위기에서, 900℃ 이상의 온도에서 1~60분 동안 열처리가 수행된다.
2. MOCVD 장비를 이용하여 450~600℃에서, H2캐리어 가스를 공급하면서, 30~120초 동안 펄스로 TMGa를 10~300μmol/min으로 유입시키고, NH3가스를 유입시켜 250~600Å 두께의 GaN 완충층을 성장시킨다.
3. GaN 단결정 박막을 성장시키는 단계에 있어, MOCVD 장비를 이용하여 1000~1100℃에서, 100~650 torr 압력하에서 60분 동안 50~600μmol/min으로 TMGa를 공급시켜 GaN 단결정 박막을 성장시킨다.
이상의 설명에서와 같이 본 발명에 따른 질화물 반도체 제조방법에 의하면, 실리콘 기판 위에 ALE 방법을 이용하여 Al2O3박막을 성장시키고, 육방정계 구조를 갖도록 열처리 과정을 통하여 Al2O3박막의 결정성을 향상시킨 후에, MOCVD 장치를 이용하여 양질의 GaN계 질화물 반도체를 성장시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 질화물 반도체 제조방법에 의하면, 5 인치 이상의 대구경 실리콘 기판을 사용함으로써 제조 단가를 낮출 수 있는 장점이 있으며, 열전도도가 우수하여 LED와 같은 광소자를 제조할 경우에, 수명 연장 및 신뢰성을 확보할 수 있는 장점이 있다.
또한, 본 발명에 따른 질화물 반도체 제조방법에 의하면, 수동소자 및 능동소자의 상호 연결이 가능함에 따라 one-chip화가 가능하게 되는 장점이 있다.

Claims (12)

  1. 실리콘 기판에 Al2O3박막을 성장시키는 단계와;
    상기 성장된 Al2O3박막에 대하여 열처리를 수행하고, Al2O3박막의 결정성을 향상시키는 단계; 및
    상기 결정성이 향상된 Al2O3박막 위에 GaN 단결정 박막을 성장시키는 단계; 를 포함하는 것을 특징으로 하는 질화물 반도체 제조방법.
  2. 제 1항에 있어서, 상기 GaN 단결정 박막을 성장시키는 단계는,
    상기 결정성이 향상된 Al2O3박막 위에 GaN 완충층(buffer layer)을 성장시키는 단계; 및
    상기 GaN 완충층 위에 GaN 단결정 박막을 성장시키는 단계; 를 구비하는 것을 특징으로 하는 질화물 반도체 제조방법.
  3. 제 2항에 있어서, 상기 GaN 완충층을 성장시키는 단계에 있어,
    MOCVD 장비를 이용하여 450~600℃에서, H2캐리어 가스를 공급하면서 TMGa를 펄스로 유입시키고, NH3가스를 유입시켜 GaN 완충층을 성장시키는 것을 특징으로 하는 질화물 반도체 제조방법.
  4. 제 3항에 있어서,
    상기 TMGa를 유입시킴에 있어, 30~120초 동안 펄스로 공급하는 것을 특징으로 하는 질화물 반도체 제조방법.
  5. 제 3항에 있어서,
    상기 TMGa를 유입시킴에 있어, 10~300μmol/min으로 유입시키는 것을 특징으로 하는 질화물 반도체 제조방법.
  6. 제 2항에 있어서, 상기 GaN 단결정 박막을 성장시키는 단계에 있어,
    MOCVD 장비를 이용하여 1000~1100℃에서 TMGa를 공급시켜 GaN 단결정 박막을 성장시키는 것을 특징으로 하는 질화물 반도체 제조방법.
  7. 제 6항에 있어서,
    상기 TMGa를 유입시킴에 있어, 100~650 torr 압력하에서 60분 동안 50~600μmol/min으로 공급시켜 GaN 단결정 박막을 성장시키는 것을 특징으로 하는 질화물 반도체 제조방법.
  8. 제 1항에 있어서,
    상기 실리콘 기판 위에 Al2O3박막을 성장시킴에 있어, ALE(Atomic Layer Epitaxy) 방법을 이용하여 성장시키는 것을 특징으로 하는 질화물 반도체 제조방법.
  9. 제 8항에 있어서,
    상기 실리콘 기판 위에 성장되는 Al2O3박막의 두께는 1000~10000Å인 것을 특징으로 하는 질화물 반도체 제조방법.
  10. 제 1항에 있어서,
    상기 실리콘 기판 위에 성장된 Al2O3박막의 결정성을 향상시키기 위하여 열처리 하는 온도는 900℃ 이상에서 수행되는 것을 특징으로 하는 질화물 반도체 제조방법.
  11. 제 10항에 있어서,
    상기 실리콘 기판 위에 성장된 Al2O3박막의 결정성을 향상시키기 위하여 열처리 하는 시간은 1~60분인 것을 특징으로 하는 질화물 반도체 제조방법.
  12. 제 1항에 있어서,
    상기 실리콘 기판 위에 성장된 Al2O3박막의 결정성을 향상시키기 위하여 열처리 하는 분위기는, N2,O2, N2/O2, N2/H2중의 어느 한 분위기에서 열처리를 수행하는 것을 특징으로 하는 질화물 반도체 제조방법.
KR10-2002-0001965A 2002-01-14 2002-01-14 질화물 반도체 제조방법 KR100477075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001965A KR100477075B1 (ko) 2002-01-14 2002-01-14 질화물 반도체 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001965A KR100477075B1 (ko) 2002-01-14 2002-01-14 질화물 반도체 제조방법

Publications (2)

Publication Number Publication Date
KR20030061940A true KR20030061940A (ko) 2003-07-23
KR100477075B1 KR100477075B1 (ko) 2005-03-17

Family

ID=32217913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0001965A KR100477075B1 (ko) 2002-01-14 2002-01-14 질화물 반도체 제조방법

Country Status (1)

Country Link
KR (1) KR100477075B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012177019A2 (ko) * 2011-06-21 2012-12-27 (주) 세츠 기판 형성 방법 및 그 기판

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186232B1 (ko) 2011-07-26 2012-09-27 삼성코닝정밀소재 주식회사 프리-스탠딩 질화갈륨 기판 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3673541B2 (ja) * 1993-12-22 2005-07-20 住友化学株式会社 ３−５族化合物半導体結晶の製造方法
KR0124972B1 (ko) * 1994-05-16 1997-11-27 강박광 갈륨 나이트라이드 단결정 박막의 제조방법
KR100287362B1 (ko) * 1997-11-21 2001-05-02 박호군 이온빔을이용한산화물기판표면의전처리방법및이를이용한질화물박막형성방법
JP2000049378A (ja) * 1998-07-31 2000-02-18 Rikagaku Kenkyusho 発光素子用窒化物半導体及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012177019A2 (ko) * 2011-06-21 2012-12-27 (주) 세츠 기판 형성 방법 및 그 기판
WO2012177019A3 (ko) * 2011-06-21 2013-04-04 (주) 세츠 기판 형성 방법 및 그 기판

Also Published As

Publication number Publication date
KR100477075B1 (ko) 2005-03-17

Similar Documents

Publication Publication Date Title
KR100304664B1 (ko) ＧａＮ막 제조 방법
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
CN100530543C (zh) 外延生长方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
CN102268737B (zh) 生成iii-n层的方法，和iii-n层或iii-n衬底，以及其上的器件
US20020069817A1 (en) Method to reduce the dislocation density in group III-nitride films
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
KR20090018106A (ko) 비극성 및 준극성 (ａｌ, ｇａ, ｉｎ)ｎ을 위한 인-시츄 결함 감소 기술
CN101436531A (zh) 用于制备化合物半导体衬底的方法
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
KR100331447B1 (ko) ＧａＮ 후막 제조 방법
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
CN112760611B (zh) 一种提高mocvd外延薄膜质量的优化生长方法
JP2002050585A (ja) 半導体の結晶成長方法
KR100477075B1 (ko) 질화물 반도체 제조방법
US5438951A (en) Method of growing compound semiconductor on silicon wafer
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
WO2003056073A1 (fr) Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication
KR101890750B1 (ko) 질화물 반도체층 성장 방법
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법
JP4524630B2 (ja) Ｈｅｍｔ用エピタキシャルウェハの製造方法
JPH07321374A (ja) 化合物半導体薄膜の成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee