KR20030058629A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20030058629A
KR20030058629A KR1020010089153A KR20010089153A KR20030058629A KR 20030058629 A KR20030058629 A KR 20030058629A KR 1020010089153 A KR1020010089153 A KR 1020010089153A KR 20010089153 A KR20010089153 A KR 20010089153A KR 20030058629 A KR20030058629 A KR 20030058629A
Authority
KR
South Korea
Prior art keywords
photoresist layer
interlayer insulating
layer pattern
photoresist pattern
insulating film
Prior art date
Application number
KR1020010089153A
Other languages
English (en)
Inventor
박병준
안성환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010089153A priority Critical patent/KR20030058629A/ko
Publication of KR20030058629A publication Critical patent/KR20030058629A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 금속배선 콘택홀을 형성하는 공정에서 금속배선 콘택마스크인 감광막패턴의 표면을 노광시킨 다음, 상기 감광막패턴의 노광영역을 실릴레이션시킨 후 층간절연막에 대해 고선택비 식각공정을 실시함으로써 감광막패턴의 두께를 감소시켜 패턴의 재현성을 향상시키고 그에 따른 사진식각공정의 마진을 향상시켜 안정적인 공정을 진행시키고 그에 따른 반도체소자의 고집적화를 유리하게 하는 기술이다.

Description

반도체소자의 제조방법{Manufacturing method for semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게 감광막패턴의 표면을 전면적으로 노광시키고, 상기 감광막패턴의 노광영역을 실릴레이션시켜 깊은 콘택홀을 형성하는 식각공정에서의 공정 마진을 확보하는 반도체소자의 제조방법에 관한 것이다.
소자가 고집적화 되어감에 따라 상하의 도전배선을 연결하는 콘택홀은 자체 크기와 간격이 감소하고, 콘택홀의 지름과 깊이의 비인 에스펙트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들 간의 정확하고, 엄격한 정렬이 요구되어 공정여유도가 감소된다.
또한, 금속배선 콘택홀은 워드라인, 비트라인 및 캐패시터 등의 소자를 형성한 후 형성되기 때문에 그 깊이가 매우 깊게 형성된다. 이로 인하여 식각마스크로 사용되는 감광막패턴의 두께를 두껍게 형성하여 금속배선 콘택홀을 형성해야 한다.
상기와 같은 종래기술에 따른 반도체소자의 제조방법은, 금속배선 콘택 마스크로 사용되는 감광막패턴은 그 두께가 한정되어 있으므로 상기 감광막패턴에 대한 고선택비의 식각공정이 필요하다. 상기와 같이 식각공정에 대한 고선택비를 확보하기 위하여 식각 레시피(recipe)를 변경하거나, 감광막의 두께를 최대한 증가시키는 방법이 사용되고 있지만, 전자는 콘택홀 깊이에 따른 식각 속도 조절 및 과도식각에 의한 문제점이 있고, 후자는 소자가 고집적화되어 감에 따라 감광막 도포 두께에 한계가 있다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 콘택마스크인 감광막패턴을 전면적으로 노광시킨 다음, 상기 감광막패턴의 노광영역을 실릴레이션시켜 층간절연막에 대한 식각선택비를 향상시킴으로써 감광막패턴의 두께를 감소시킬 수 있고 그에 따른 공정 마진을 확보하여 안정적인 공정을 진행할 수 있는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 5 는 본 발명에 따른 반도체소자의 제조방법을 도시한 공정 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 층간절연막
15 : 감광막패턴 17 : 노광영역
19 : 실릴레이션영역 21 : 금속배선 콘택홀
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,
소정의 하부구조물이 구비되는 반도체기판 상부에 층간절연막을 형성하는 공정과,
상기 층간절연막 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 전면적으로 노광시키는 공정과,
상기 감광막패턴의 노광영역을 실릴레이션시켜 상기 층간절연막에 대한 식각선택비 차이를 증가시키는 공정과,
상기 실릴레이션된 감광막패턴을 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성하는 것을 포함하는 것을 특징으로 한다.
본 발명의 원리는 산화막과 다결정실리콘층의 식각선택비 차이를 이용하는 것으로, 감광막패턴의 표면을 노광시킨 후 실릴레이션시켜 고선택비 식각공정을 실시함으로써 감광막의 두께 증가없이 깊은 콘택홀을 형성하는 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 5 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도이다.
먼저, 워드라인, 비트라인 및 캐패시터 등의 하부구조물이 구비된 반도체기판(11) 상부에 층간절연막(13)을 형성한다.
다음, 상기 층간절연막(13) 상부에 감광막(도시안됨)을 도포한다.
그 다음, 금속배선 콘택마스크를 식각마스크로 상기 감광막을 노광 및 현상하여 감광막패턴(15)을 형성한다. (도 1 참조)
다음, 전면 노광공정을 실시한다. 이때, 상기 감광막패턴(15)이 화학증폭형인 경우 전면 노광공정으로 광산발생제에 의해 산(acid)이 생성되고, 이 산이 촉매로 작용하여 감광막패턴의 노광영역(17) 내 고분자의 보호기를 탈리시킨다. (도 2 참조)
그 다음, 상기 감광막패턴의 노광영역(17)을 실릴레이션시킨다. 이때, 상기 감광막패턴의 실릴레이션영역(19)은 상기 노광영역(17)에 실리콘이 확산 주입되어 부피가 팽창된다. 상기 실릴레이션공정은 90∼180℃의 온도와 50∼100Torr 압력에서 30∼300초간 실시되며, HMDS(hexamethyl disilazane) 또는 TMDS(tetramethyl disilazane) 분위기 하에서 실시된다. (도 3 참조)
다음, 상기 감광막패턴(15)을 식각마스크로 상기 층간절연막(13)을 식각하여 금속배선 콘택홀(21)을 형성한다. 이때, 상기 감광막패턴(15) 상의 실릴레이션영역(19)은 산화물인 층간절연막(13)에 대해 고선택비를 갖는다. (도 4 참조)
그 다음, 상기 감광막패턴(15)을 제거한다. (도 5 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 금속배선 콘택홀을 형성하는 공정에서 금속배선 콘택마스크인 감광막패턴의 표면을 노광시킨 다음, 상기 감광막패턴의 노광영역을 실릴레이션시킨 후 층간절연막에 대해 고선택비 식각공정을 실시함으로써 감광막패턴의 두께를 감소시켜 패턴의 재현성을 향상시키고 그에 따른 사진식각공정의 마진을 향상시켜 안정적인 공정을 진행시키고 그에 따른 반도체소자의 고집적화를 유리하게 하는 이점이 있다.

Claims (2)

  1. 소정의 하부구조물이 구비되는 반도체기판 상부에 층간절연막을 형성하는 공정과,
    상기 층간절연막 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 전면적으로 노광시키는 공정과,
    상기 감광막패턴의 노광영역을 실릴레이션시켜 상기 층간절연막에 대한 식각선택비 차이를 증가시키는 공정과,
    상기 실릴레이션된 감광막패턴을 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성하는 것을 공정을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 감광막패턴의 노광영역을 실릴레이션시키는 공정은 HMDS 또는 TMDS 분위기에서 실시되는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020010089153A 2001-12-31 2001-12-31 반도체소자의 제조방법 KR20030058629A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089153A KR20030058629A (ko) 2001-12-31 2001-12-31 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089153A KR20030058629A (ko) 2001-12-31 2001-12-31 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20030058629A true KR20030058629A (ko) 2003-07-07

Family

ID=32216526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089153A KR20030058629A (ko) 2001-12-31 2001-12-31 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20030058629A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781876B1 (ko) * 2006-12-28 2007-12-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US10319590B2 (en) 2015-12-23 2019-06-11 Samsung Electronics Co., Ltd. Method of forming semiconductor device using metal-containing hardmask to pattern photoresist having protected polymer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781876B1 (ko) * 2006-12-28 2007-12-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US10319590B2 (en) 2015-12-23 2019-06-11 Samsung Electronics Co., Ltd. Method of forming semiconductor device using metal-containing hardmask to pattern photoresist having protected polymer

Similar Documents

Publication Publication Date Title
KR100415088B1 (ko) 반도체장치의 제조방법
US7687403B2 (en) Method of manufacturing flash memory device
US5922516A (en) Bi-layer silylation process
KR20030058629A (ko) 반도체소자의 제조방법
KR100327428B1 (ko) 반도체 소자의 제조 방법
JP2000164701A (ja) 半導体装置の製造方法
KR100320445B1 (ko) 반도체장치의트렌치형성방법
KR100342874B1 (ko) 이종 감광막을 이용한 콘택 형성방법
KR100349692B1 (ko) 강유전체 메모리 소자의 보호막 식각 방법
JPH0481323B2 (ko)
KR100244791B1 (ko) 반도체 소자의 콘택홀 제조방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR20010004275A (ko) 반도체 소자의 제조 방법
KR20010003687A (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100436131B1 (ko) 반도체소자의미세패턴형성방법
KR970007821B1 (ko) 반도체 장치의 콘택 제조방법
KR100258368B1 (ko) 반도체 소자의 콘택 형성방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR20040001845A (ko) 반도체소자의 패턴 형성방법
KR20000045440A (ko) 반도체소자의 콘택 형성방법
KR20060011021A (ko) 반도체 소자의 제조 방법
KR20060131131A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination