KR20030056827A - 폴리실리콘 박막트랜지스터의 형성방법 - Google Patents

폴리실리콘 박막트랜지스터의 형성방법 Download PDF

Info

Publication number
KR20030056827A
KR20030056827A KR1020010087129A KR20010087129A KR20030056827A KR 20030056827 A KR20030056827 A KR 20030056827A KR 1020010087129 A KR1020010087129 A KR 1020010087129A KR 20010087129 A KR20010087129 A KR 20010087129A KR 20030056827 A KR20030056827 A KR 20030056827A
Authority
KR
South Korea
Prior art keywords
photoresist
forming
layer
source
thin film
Prior art date
Application number
KR1020010087129A
Other languages
English (en)
Inventor
이현규
조용진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010087129A priority Critical patent/KR20030056827A/ko
Publication of KR20030056827A publication Critical patent/KR20030056827A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 포토레지스트 패턴이 역단차를 가지도록 형성하여 불순물 이온 주입시 심부의 포토레지시트 패턴이 변성되지 않도록 하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 형성방법에 관한 것으로서, 특히 기판 상에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층을 패터닝하여 액티브층을 형성하는 단계와, 상기 액티브층에 절연되는 게이트를 형성하는 단계와, 상기 게이트를 포함한 소정영역에 포토레지스트를 도포한 후 역단차 형으로 패터닝하는 단계와, 상기 포토레지스트를 마스크로 하여 상기 액티브층의 소정영역에 불순물을 이온주입하여 소스/드레인 영역을 형성하는 단계와, 상기 게이트와 절연되어 상기 소스/드레인 영역에 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

폴리실리콘 박막트랜지스터의 형성방법{Method For Forming Polysilicon Thin Film Transistor}
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 소자의 구동특성을 향상시키는 폴리실리콘 박막트랜지스터의 형성방 법에 관한 것이다.
상기 TFT 소자는 반도체 소자 및 액정표시소자(LCD;Liquid Crystal Display Device) 등에 다양하게 적용되는데, 이 때 상기 TFT 소자를 형성하는 방법으로는 TFT 소자의 게이트가 채널 및 소스/드레인의 상부에 위치하도록 형성하는 톱 게이트(top gate)형, TFT 소자의 게이트가 채널 및 소스/드레인의 하부에 위치하도록 형성하는 보텀 게이트(bottom gate)형, 그리고 그 상,하부에 위치하도록 형성하는 더블 게이트(double gate)형이 있다.
한편, 액티브매트릭스 액정표시장치는 스위칭소자로서 박막트랜지스터(TFT:Thin Film Transistor)를 주로 이용하는데, 비정질실리콘 TFT와 폴리실리콘 TFT가 있다.
비정질실리콘을 이용한 비정질실리콘 TFT는 이동도가 낮아 고속동작회로에는 적용하기 힘들지만, 폴리실리콘 TFT는 비정질실리콘 TFT보다 이동도가 높아 구동 IC를 별도로 부착하지 않고, TFT가 배치되는 기판상에 구동회로를 동시에 형성할 수 있어, 구동 IC와 관련된 비용도 줄일 수 있고 실장도 간단해진다.
다만, 구동회로의 내장에 의해서 소자의 고집적화가 요구되는데, 이에 따라 채널영역의 크기가 작아져 오프-커런트를 증가시킨다는 문제점이 있다.
이러한 문제점을 해결하기 위해 채널영역에 오프-셋(off-set) 영역을 형성하여 누설전류를 최소화한다.
이하, 첨부된 도면을 참조하여 종래 기술의 폴리실리콘 박막트랜지스터의 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 폴리실리콘 박막트랜지스터의 공정단면도이다.
종래의 폴리실리콘 박막트랜지스터의 형성방법을 살펴보면, 우선, 도 1a에서와 같이, 유리기판(1) 전면에 아몰퍼스 실리콘(a-Si)을 증착하여 비정질실리콘층을 형성하고, 상기 비정질실리콘층에 엑시머 레이저(Excimer Laser)를 이용한 어닐링(Annealing)공정을 수행하여 폴리실리콘층으로 결정화한 뒤, 상기 폴리실리콘층을 패터닝하여 액티브층(3)을 형성한다.
이후, 도 1b에서와 같이, 상기 액티브층(3)을 포함한 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 층간절연막(4)을 형성한다.
다음, 상기 층간절연막(4)을 포함한 전면에 알루미늄(Al) 또는 Al합금 등의 도전물질을 증착하고 사진식각(photolithography) 방법으로 패터닝하여 상기 액티브층(3) 상부의 소정 부위에 게이트(5)를 형성한다.
그리고, 도 1c에서와 같이, 상기 게이트(5)를 포함한 전면에 포토 레지스트(2)를 도포하고 마스크(9)를 얼라인시켜 UV로서 노광한 뒤, 포토레지스트를 현상함으로써 포토레지스트(2)를 패터닝한다.
계속하여, 도 1d에서와 같이, 패터닝된 포토 레지스트(2)를 마스크로 하여상기 액티브층(3)에 N+불순물을 이온 주입하여 고농도 주입영역을 형성한다. 이 때, P-MOS를 형성하기 위한 영역은 포토레지스트(2)로 블로킹(blocking)한다.
상기 고농도 주입영역은 소스/드레인 영역(3a,3c)이 되고, 상기 포토레지스트(2)에 의해 블로킹되어 이온이 주입되지 않은 액티브층은 채널영역(3b)이 된다.
이 때 주입되는 이온은 BF2또는 P3이다.
상기 게이트(5)를 마스크로 하여 불순물을 이온 주입하여도 되지만, 누설전류를 막기 위한 오프셋(off-set) 영역을 형성하기 위해 상기와 같이 포토레지스트(2)를 형성하여 이온 주입하는 것이다. 오프셋 영역은 소스영역(3a)와 게이트(5) 사이 및 드레인 영역(3c)과 게이트(5) 사이가 된다.
한편, 상기 포토레지스트(2)는 양성(positive) 포토레지스트로서 노광된 부분이 제거되는 성질을 가지므로 노광시 에너지를 많이 받은 포토레지스트 표부가 심부보다 더 많이 제거된다. 따라서, 도 1c에서와 같이, 포토레지스트 패턴의 모서리가 라운드 형태를 가진다.
구체적으로, 상기 양성 포토레지스트는 PAC(Photo active compound), 레진(resin), 솔벤트(solvent)로 이루어지며, 상기 PAC는 내현상성을 가지는 NQD(o-napho-quinonediazide)로서 현상액에 좀처럼 녹지 않도록 방해하는 물질이고, 상기 레진은 노볼락 수지(novolak resin)로서 현상액에 잘 녹는 물질이다.
이러한 양성 포토레지스트가 빛을 받으면 PAC인 NQD가카르복실산(carboxylic acid)로 바뀌게 되는데, 이 카르복실산이 알칼리 수용액(현상액)에 매우 잘 녹으므로 현상시 노볼락 수지를 붙들어 두지 못하고 함께 휩쓸려 나가는 것이다.
계속하여, 불순물 이온 주입이 끝난 뒤에는 도 1e에서와 같이, 포토레지스트(2)를 떼어낸다. 포토 레지스트를 떼어내기 위한 스트리퍼는 공정에 따라 유기계, 무기계, 수계를 선택하여 사용할 수 있으며, 스트립 후의 포토 레지스트 재부착 방지용으로 이소플로필 알코올(IPA;iso-propyl alchol)을 쓰기도 한다.
그런데, 불순물 이온 주입시 포토레지스트 외측에 변성이 일어나서 스트립시 포토레지스트가 완전히 제거되지 못하고 도 1e에서와 같이, 남게 된다. 포토레지스트 잔류물이 형성되는 것은 불순물 이온 주입에 의해 포토레지스트가 스트립되지 않는 성질로 회복될 수 없을 만큼 변성되어 포토레지스트 특성을 잃어버렸기 때문이다.
이와 같은 현상은 불순물 이온주입시 주입되는 수소와 주입된 이온을 활성시키기 위해 가하는 열 때문이다.
상기와 같은 포토레지스트 잔류 문제를 해결하기 위해 포토레지스트 대신에 마스크를 사용하여 불순물을 이온주입하는 방법이 있으나, 마스크 제작에 의한 부대비용으로 인해 공정비용이 증가하는 한계가 있다.
이상으로, N-MOS를 형성한 후에는 같은 방법으로 P형 불순물을 이온주입하여 P-MOS를 형성할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 포토레지스트 패턴을 역단차형으로 형성하여 이온에 대한 데미지로부터 보호하여 포토 레지스트 스트립시 잔사가 남지 않도록 하는 폴리실리콘 박막트랜지스터의 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 의한 폴리실리콘 박막트랜지스터의 공정단면도.
도 2a 내지 도 2h는 본 발명에 의한 폴리실리콘 박막트랜지스터의 형성방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호설명
11 : 유리기판 12 : 포토레지스트
12a : 포토레지스트 변성 영역
13 : 액티브층 13a : 소스영역
13b : 채널영역 13c : 드레인 영역
14 : 층간절연막 15 : 게이트
19 : 마스크 21 : 게이트 절연막
22 : 소스전극 23 : 드레인 전극
24 : 보호막 26 : 화소전극
상기와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 박막트랜지스터의 형성방법은 기판 상에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층을 패터닝하여 액티브층을 형성하는 단계와, 상기 액티브층에 절연되는 게이트를 형성하는 단계와, 상기 게이트를 포함한 소정영역에 포토레지스트를 도포한 후 역단차 형으로 패터닝하는 단계와, 상기 포토레지스트를 마스크로 하여 상기 액티브층의 소정영역에 불순물을 이온주입하여 소스/드레인 영역을 형성하는 단계와, 상기 게이트와 절연되어 상기 소스/드레인 영역에 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이 때, 포토레지스트를 역단차 형으로 형성하기 위해 음성 포토레지스트를 사용한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘 박막트랜지스터의 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2h는 본 발명에 의한 폴리실리콘 박막트랜지스터의 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 의한 폴리실리콘 박막트랜지스터의 형성방법을 살펴보면 먼저 도 2a에서와 같이, 유리기판(11) 상에 폴리실리콘층을 형성하고 이를 패터닝하여 액티브층(13)을 형성한다.
상기 폴리실리콘층은 폴리실리콘을 직접 증착하는 방법과, 비정질실리콘을 증착한 후 다결정으로 결정화하는 방법이 있는데, 후자의 방법이 많이 사용된다. 후자의 방법으로 플라즈마 CVD(chemical vapor depostion)로 비정질 실리콘을 증착한 뒤, 그 위에 레이저 등으로 열을 가하여 급속히 용융 및 응고시켜 비정질실리콘을 폴리실리콘으로 결정화한다.
상기 폴리실리콘층 형성 전에 유리기판(11) 전면에 실리콘산화물을 증착하여 버퍼층을 형성할 수도 있다.
다음 도 2b에서와 같이, 상기 액티브층(13)을 포함한 전면에 SiNx 또는 SiOx 등의 무기절연막을 플라즈마 CVD 방법으로 적층하여 층간절연막(14)을 형성하고, 상기 층간절연막(14) 상에 저저항의 금속을 증착하고 사진식각(photolithography) 방법으로 패터닝하여 소정 형태의 게이트(15)를 형성한다.
이후, 상기 게이트(13)를 포함한 전면에 음성(negative) 포토레지스트(12)를 도포하고 경화한다. 다음 상기 음성 포토레지스트 상부에 마스크(19)를 얼라인시킨 후, 선택적으로 노광하고 노광되지 않은 부분을 현상하여 그 부분을 제거한다.
음성 포토레지스트는 노광되지 않은 부분을 제거하기 위해 사용한다는 점에서 노광된 부분을 제거하기 위해 사용되는 양성 포토레지스트와 다르다.
이러한 성질 때문에 노광 에너지가 적게 가해진 포토레지스트 심부가 에너지가 많이 가해진 표부에 비해 더 제거되어 결국, 역단차형을 가지게 되는 것이다.
참고로, 상기 음성 포토 레지스트는 기본적으로 솔벤트와 감광제와 합성고무의 세가지로 이루어지는데, 상기 감광제는 비스-아릴디아지드(bis-aryldiazide)로서, UV 광에 의해 노광되면 합성고무의 고부성분을 가교결합(crdoss-linking)시켜 현상액에 씻겨 나가지 않도록 하며, 상기 합성고무는 단량체인 이소프렌(isoprene)이 다량으로 연결되어 있는 고분자로서, 감광제에 의해 에너지를 전달받아 가교결합되어 솔벤드에 의해 씻겨 나가지 않게 되는 물질이다.
계속하여, 도 2d에서와 같이, 역단차형으로 패터닝된 포토레지스트(12)를 마스크로 하여 상기 액티브층(13)에 N+불순물을 이온 주입함으로써 소스 영역(13a) 및 드레인 영역(13c)을 형성한다. 이 때, 소스영역(13a)과 드레인 영역(13c) 사이의 이온주입이 되지 않는 영역은 채널영역(13b)이 된다.
N+불순물을 이온 주입하여 N-MOS를 형성할 경우에는, P-MOS가 형성될 자리는 포토레지스트로 완전히 블로킹한다.
이온 주입 공정 후에는 레이저를 이용하거나 450℃정도의 열처리 등을 이용하여 주입이온을 활성화시킨다.
한편, 불순물 이온주입시 포토레지스트의 성질이 변하게 되는데, 도 2d에서와 같이, 역단차형을 가지므로 기판과 접한 포토레지스트에 이온이 도달하지 않게 된다. 결국, 기판과 접촉한 포토레지스트에 불순물 이온이 도달하지 않아 변성되지 아니하고, 이후, 스트립시 도 2e에서와 같이, 포토레지스트 잔사가 남게 되는 문제점도 해결된다.
다음, 도 2f에서와 같이,N-MOS영역을 포토레지스트(12)로서 블로킹하고, 게이트(15)를 마스크로 하여 액티브층(13)에 P+불순물을 이온주입하여 P-MOS를 형성한다.
이 경우에도 N-MOS 형성방법과 동일하게 게이트(15) 상에 역차단형 포토레지스트를 형성한 후, 상기 역단차형 포토레지스트를 마스크로 하여 액티브층(13)에 P+불순물을 이온주입할 수 있다.
그리고, 도 2g에서와 같이, 상기 게이트(15)를 포함한 전면에 SiNx 또는 SiOx 등의 무기절연막을 스퍼터링방법으로 적층하여 게이트 절연막(21)을 형성하고, 상기 층간절연막(14)과 게이트 절연막(21)을 관통하여 상기 소스/드레인 영역에 연결되는 소스 전극(22) 및 드레인 전극(23)을 형성하여 폴리실리콘 박막트랜지스터를 완성한다.
여기서, 상기 게이트(15) 및 소스/드레인 전극(22,23)은 알루미늄 또는 구리 등의 단일금속층으로 하거나 또는 알루미늄층 상에 몰리브덴(Mo), 우라늄(W), 크롬(Cr), 백금(Pt) 등의 금속을 적층한 이중금속층으로 할 수 있다.
마지막으로, 도 2h에서와 같이, 상기 소스/드레인 전극(22,23)을 포함한 전면에 SiNx, SiOx 등의 무기절연막 또는 BCB, 아크릴 수지 등의 유기절연막을 증착하여 보호막(24)을 형성한다.
이후, 화소영역에 한해서 상기 보호막(24)을 관통하여 상기 드레인 전극(23)과 연결되는 ITO 재질의 화소전극(26)을 형성하면 화소영역과 구동회로영역을 나누어져 N-MOS 및 P-MOS를 구비하는 소자가 완성된다.
상기와 같은 본 발명의 폴리실리콘 박막트랜지스터 및 그 형성방법 그리고, 이를 적용한 액정표시소자의 형성방법은 다음과 같은 효과가 있다.
첫째, 포토레지스트 패턴이 역단차를 가지도록 형성하여 이온주입시 심부의 포토레지시트의 패턴이 변성되지 않도록 함으로써 포토레지스트가 전사없이 완전제거된다.
따라서, 포토레지스트 잔사가 남지 않아 소자의 결함을 방지할 수 있다.
둘째, 이온 주입시 발생하던 이온에 의한 포토레지스트 데미지를 해결하여 N형 주입을 사용하는 CMOS 공정을 확보하고, 이온주입에 필요한 변도의 마스크를 사용하지 않아도 되므로 부대비용이 절감된다.

Claims (6)

  1. 기판 상에 폴리실리콘층을 형성하는 단계;
    상기 폴리실리콘층을 패터닝하여 액티브층을 형성하는 단계;
    상기 액티브층에 절연되는 게이트를 형성하는 단계;
    상기 게이트를 포함한 소정영역에 포토레지스트를 도포한 후 역단차 형으로 패터닝하는 단계;
    상기 포토레지스트를 마스크로 하여 상기 액티브층의 소정영역에 불순물을 이온주입하여 소스/드레인 영역을 형성하는 단계;
    상기 게이트와 절연되어 상기 소스/드레인 영역에 연결되는 소스/드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 형성방법.
  2. 제 1 항에 있어서, 상기 불순물은 N형 불순물 또는 P형 불순물으로 하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 형성방법.
  3. 제 1 항에 있어서, 상기 포토레지스트는 음성 포토레지스트로 하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 형성방법.
  4. 제 1 항에 있어서, 상기 폴리실리콘층을 형성하는 단계는,
    상기 기판 상에 비정질실리콘층을 형성하는 단계와,
    상기 비정질실리콘층을 결정화하는 단계로 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 형성방법.
  5. 제 1 항에 있어서, 상기 비정질실리콘층을 형성하기 이전에 버퍼층을 더 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 형성방법.
  6. 제 1 항에 있어서, 상기 소스/드레인 전극 상에 보호막을 형성하고 상기 보호막의 콘택홀을 통하여 상기 드레인 전극과 전기적으로 접속되는 투명도전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 형성방법.
KR1020010087129A 2001-12-28 2001-12-28 폴리실리콘 박막트랜지스터의 형성방법 KR20030056827A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087129A KR20030056827A (ko) 2001-12-28 2001-12-28 폴리실리콘 박막트랜지스터의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087129A KR20030056827A (ko) 2001-12-28 2001-12-28 폴리실리콘 박막트랜지스터의 형성방법

Publications (1)

Publication Number Publication Date
KR20030056827A true KR20030056827A (ko) 2003-07-04

Family

ID=32214983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087129A KR20030056827A (ko) 2001-12-28 2001-12-28 폴리실리콘 박막트랜지스터의 형성방법

Country Status (1)

Country Link
KR (1) KR20030056827A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686337B1 (ko) * 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291293A (ja) * 1992-04-10 1993-11-05 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH0837313A (ja) * 1994-05-20 1996-02-06 Mitsubishi Electric Corp アクティブマトリクス液晶ディスプレイおよびその製法
US5702960A (en) * 1994-02-25 1997-12-30 Samsung Electronics Co., Ltd. Method for manufacturing polysilicon thin film transistor
JPH10233511A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291293A (ja) * 1992-04-10 1993-11-05 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5702960A (en) * 1994-02-25 1997-12-30 Samsung Electronics Co., Ltd. Method for manufacturing polysilicon thin film transistor
JPH0837313A (ja) * 1994-05-20 1996-02-06 Mitsubishi Electric Corp アクティブマトリクス液晶ディスプレイおよびその製法
JPH10233511A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686337B1 (ko) * 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치

Similar Documents

Publication Publication Date Title
KR100585410B1 (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
US7428026B2 (en) Polycrystalline liquid crystal display device comprising a data line disposed between two separated portions of the gate line
US8012921B2 (en) Composition for stripping photoresist and method for manufacturing thin transistor array panel using the same
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US20070145369A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP2000031496A (ja) 液晶表示装置用薄膜トランジスタ形成方法
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
US20210074742A1 (en) Manufacturing method of array substrate and array substrate
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
US7700483B2 (en) Method for fabricating pixel structure
US6699738B2 (en) Semiconductor doping method and liquid crystal display device fabricating method using the same
KR20010055071A (ko) 박막 트랜지스터의 제조 방법
KR20030056827A (ko) 폴리실리콘 박막트랜지스터의 형성방법
KR20050003496A (ko) 구동회로 일체형 액정표시장치용 어레이기판 제조방법
JPH05152325A (ja) 薄膜トランジスタの製造方法
KR20050031249A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100915148B1 (ko) 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법
KR100441436B1 (ko) 투과율이 향상된 평판표시장치 및 그의 제조방법
CN111106132B (zh) 阵列基板的制作方法及显示面板
JPH05152326A (ja) 薄膜トランジスタの製造方法
JPH08204200A (ja) 薄膜トランジスタ
KR0156215B1 (ko) 완전 자기정렬형 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application