KR20030053966A - 반도체 소자의 비트 라인 형성 방법 - Google Patents
반도체 소자의 비트 라인 형성 방법 Download PDFInfo
- Publication number
- KR20030053966A KR20030053966A KR1020010084014A KR20010084014A KR20030053966A KR 20030053966 A KR20030053966 A KR 20030053966A KR 1020010084014 A KR1020010084014 A KR 1020010084014A KR 20010084014 A KR20010084014 A KR 20010084014A KR 20030053966 A KR20030053966 A KR 20030053966A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- contact plug
- forming
- silicon substrate
- line contact
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000003860 storage Methods 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000001312 dry etching Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 비트 라인 형성 방법에 관한 것으로, 실리콘 기판의 P웰 하부에 비트라인을 형성시켜 비트라인과 다른 배선라인 사이의 쇼트를 방지할 수 있다. 이를 위한 본 발명에 의한 반도체 소자의 비트 라인 형성 방법은 실리콘 기판 위에 비트라인 형성용 마스크 패턴을 형성한 후 고농도의 임플런트 주입 공정으로 상기 실리콘 기판 내에 비트 라인을 형성하는 단계와, 상기 비트라인 형성용 마스크 패턴을 제거한 후 실리콘 기판 내부에 형성된 상기 비트 라인의 상부에 P 웰을 형성하는 단계와, 상기 P 웰 내부에 공지의 기술로 필드 산화막을 형성하는 단계와, 상기 구조물을 갖는 실리콘 기판 위에 게이트 절연막과 게이트 전극 및 마스크 질화막을 차례로 형성한 후 패터닝하여 워드 라인을 형성하는 단계와, 상기 워드 라인 외측에 불순물을 주입하여 소오스/드레인 영역을 형성한 후 상기 워드 라인 측벽에 질화막 스페이서를 형성하는 단계와, 상기 질화막 스페이서를 형성한 후 습식식각으로 상기 소오스/드레인 영역의 실리콘을 노출시킨 다음 비트 라인 콘택 플러그와 스토리지 노드 콘택 플러그를 동시에 형성하는 단계와, 상기 워드 라인 사이에 제 1 절연막을 충진한 후 화학기계적연마 또는 에치백으로 평탄화하는 단계와, 상기 구조물 위에 소정 두께의 제 2 절연막을 증착한 다음 비트라인 콘택 마스크 패턴을 그 위에 형성하는 단계와, 상기 비트라인 콘택 마스크 패턴을 이용하여 상기 비트 라인이 드러날 때까지 상기 비트라인 콘택 플러그와 실리콘 기판을 건식 식각하는 단계와, 상기 비트라인 콘택 마스크 패턴을 제거한 후 그 상부에 제 3 절연막을 적층한 다음 블랭킷으로 건식 식각하여 비트라인 콘택의 내측면에 제 3 절연막을 소정의 두께로 형성하는 단계와, 상기 구조물 위에 비트라인 콘택 플러그를 증착한 다음 블랭킷 건식 식각하여 비트 라인을 형성하는 단계와, 상기 비트라인 콘택 플러그 위에 제 4 절연막을 증착한 다음 에치백 또는 화학기계적연마(CMP) 공정으로 스토리지 노드 콘택 플러그를 오픈 시킨 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 비트 라인 형성 방법에 관한 것으로, 특히 실리콘 기판의 P 웰(Well) 하부에 주입(Implantation) 공정으로 고농도로 도핑된 배선 라인을 만드는 비트 라인 형성 방법에 관한 것이다.
일반적으로, 메모리 소자에 있어서 워드 라인은 셀을 선택하는 역할을 하고, 비트 라인은 선택된 셀에 데이터를 전달하는 역할을 한다. 여기서, 메모리 소자의 주변 영역에서는 워드 라인과 비트 라인이 콘택된다.
이러한 워드 라인과 비트 라인은 신호지연을 방지하기 위하여 전도성이 우수한 물질로 형성되어야 한다. 따라서, 종래에는 워드라인과 비트 라인으로 전도특성이 우수한 도핑된 폴리실리콘막과 텅스텐 실리사이드막의 2중막으로 된 텅스텐 폴리사이드 구조가 이용된다.
즉, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 게이트 절연막(2)과 도핑된 폴리실리콘막(3)과 텅스텐 실리사이드막(4) 및 보호용 산화막(5)을 순차적으로 증착한다. 그후, 적층된 보호용 산화막(5), 텅스텐 실리사이드막(4), 도핑된 폴리실리콘막(3) 및 게이트 절연막(2)을 소정 부분 패터닝하여, 워드 라인(6)을 형성한다. 그후, 워드 라인(6)이 형성된 기판(1) 상부에 절연막을 증착한다음, 보호용 산화막(5) 표면이 노출되도록 블랭킷 식각하여, 워드 라인(6) 측벽에 스페이서(7)을 형성한다. 그후, 도면에는 도시되지 않았지만, 워드 라인(6)의 양측에 소오스, 드레인용 불순물을 주입하고, 결과물 상에 층간 절연막(8)을 증착한다.
그리고나서, 도 1b에 도시된 바와 같이, 워드 라인(6)의 텅스텐 실리사이드막(4) 표면이 노출되도록 층간 절연막(8)의 소정 부분을 식각한다음, 노출된 텅스텐 실리사이드막(4)과 콘택되도록, 비트 라인(도시되지 않음)을 형성한다.
그러나, 종래기술에 따른 반도체 소자의 비트 라인 형성 방법은 메모리 셀 사이즈가 점차 축소되면서 수직 토포러지(Vertical Topology)가 증가하게 된다. 이로 인해, 후속 금속화(Metallization) 공정에 부담을 줄 뿐 아니라 비트 라인과 워드 라인 또는 비트 라인과 스토리지 노드(storage node) 간에 쇼트가 발생되어 수율이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 실리콘 기판의 P웰 하부에 비트라인을 형성시켜 비트라인과 다른 배선라인 사이의 쇼트(short)를 방지할 수 있는 반도체 소자의 비트라인 형성 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 실리콘 기판의 P 웰(Well) 하부에 주입(Implantation) 공정으로 고농도로 도핑된 배선 라인을 만드는 비트 라인 형성 방법을 제공하는데 있다.
도 1a 및 도 1b는 종래의 반도체 소자의 제조방법을 설명하기 위한 단면도
도 2 내지 도 5는 본 발명에 의한 반도체 소자의 비트 라인 형성 방법을 설명하기 위한 제조공정 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 실리콘 기판2 : 비트 라인
3 : P 웰4 : 필드 산화막
5 : 게이트 절연막6 : 게이트 전극
7 : 마스크 질화막8 : 질화막 스페이서
9 : 제 1 절연막10a : 비트라인 콘택 플러그
10b : 스토리지 노드 콘택 플러그12 : 제 2 절연막
13 : 비트라인 콘택 마스크14 : 제 3 절연막
15 : 비트라인 콘택 플러그16 : 제 4 절연막
상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 비트 라인 형성 방법은,
실리콘 기판 위에 비트라인 형성용 마스크 패턴을 형성한 후 고농도의 임플런트 주입 공정으로 상기 실리콘 기판 내에 비트 라인을 형성하는 단계와,
상기 비트라인 형성용 마스크 패턴을 제거한 후 실리콘 기판 내부에 형성된상기 비트 라인의 상부에 P 웰을 형성하는 단계와,
상기 P 웰 내부에 공지의 기술로 필드 산화막을 형성하는 단계와,
상기 구조물을 갖는 실리콘 기판 위에 게이트 절연막과 게이트 전극 및 마스크 질화막을 차례로 형성한 후 패터닝하여 워드 라인을 형성하는 단계와,
상기 워드 라인 외측에 불순물을 주입하여 소오스/드레인 영역을 형성한 후 상기 워드 라인 측벽에 질화막 스페이서를 형성하는 단계와,
상기 질화막 스페이서를 형성한 후 습식식각으로 상기 소오스/드레인 영역의 실리콘을 노출시킨 다음 비트 라인 콘택 플러그와 스토리지 노드 콘택 플러그를 동시에 형성하는 단계와,
상기 워드 라인 사이에 제 1 절연막을 충진한 후 화학기계적연마 또는 에치백으로 평탄화하는 단계와,
상기 구조물 위에 소정 두께의 제 2 절연막을 증착한 다음 비트라인 콘택 마스크 패턴을 그 위에 형성하는 단계와,
상기 비트라인 콘택 마스크 패턴을 이용하여 상기 비트 라인이 드러날 때까지 상기 비트라인 콘택 플러그와 실리콘 기판을 건식 식각하는 단계와,
상기 비트라인 콘택 마스크 패턴을 제거한 후 그 상부에 제 3 절연막을 적층한 다음 블랭킷으로 건식 식각하여 비트라인 콘택의 내측면에 제 3 절연막을 소정의 두께로 형성하는 단계와,
상기 구조물 위에 비트라인 콘택 플러그를 증착한 다음 블랭킷 건식 식각하여 비트 라인을 형성하는 단계와,
상기 비트라인 콘택 플러그 위에 제 4 절연막을 증착한 다음 에치백 또는 화학기계적연마(CMP) 공정으로 스토리지 노드 콘택 플러그를 오픈 시킨 단계를 포함하는 것을 특징으로 한다.
상기 비트 라인은 상기 실리콘 기판의 내부에 임플런트로 도핑(NB>1015) 해서 형성하는 것을 특징으로 한다.
상기 비트 라인 콘택 플러그와 상기 스토리지 노드 콘택 플러그는 선택적 폴리 공정에 의해 동시에 형성하는 것을 특징으로 한다.
상기 비트 라인 콘택 플러그와 상기 스토리지 노드 콘택 플러그는 선택적으로 도핑된 폴리 실리콘 공정에 의해 동시에 형성하는 것을 특징으로 한다.
상기 비트 라인 콘택 플러그와 상기 스토리지 노드 콘택 플러그는 선택적인 에피텍셜 성장 공정에 의해 동시에 형성하는 것을 특징으로 한다.
상기 절연막 스페이서와 상기 비트라인 콘택 플러그 및 상기 실리콘 기판의 높은 건식 식각 선택비를 이용하여 P웰 하부에 형성된 비트 라인이 노출될 때까지 건식 식각하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 2 내지 도 4는 본 발명의 반도체 소자의 제조 방법을 설명하기 위한 단면도이다.
먼저, 도 2에 도시된 공정은, 실리콘 기판(1) 위에 비트라인 형성용 마스크 패턴(도시되지 않음)을 형성한 후 실리콘 기판(1) 내에 P 웰(well)이 형성될 영역의 하부에 비트 라인(2)을 형성한다. 이때, 비트 라인(2)은 실리콘 기판(1) 내부에 인(P)을 임플런트(Implant)하여 고농도로 도핑(NB>1015) 해서 형성한다. 그후, 마스크로 사용한 비트라인 형성용 마스크 패턴을 제거한 후 실리콘 기판(1)의 상부에 P 웰(well)(3)을 형성한다. 그후, P 웰(3) 내부에 공지의 기술인 STI 방법으로 필드 산화막(7)을 형성한 단계이다.
여기서, 종래의 공지된 기술은 워드 라인(게이트 전극)(6)을 형성한 다음 그 이후에 비트 라인을 형성하는 것이 기본으로 되어 있었지만, 본 발명에서는 워드 라인을 형성하기 전에 비트 라인을 형성하였다.
도 3에 도시된 공정은, 필드 산화막(4)이 형성된 실리콘 기판(1) 위에 게이트 절연막(5)과 게이트 전극(6) 및 마스크 질화막(7)을 차례로 증착한다. 그후, 적층된 마스크 질화막(7), 게이트 전극(6) 및 게이트 절연막(5)을 소정 부분 패터닝하여, 워드 라인을 형성한다. 그후, 워드 라인 외측의 실리콘 기판에 소오스/드레인용 불순물을 주입하여 소오스/드레인 영역(21)을 형성한다. 그후, 워드 라인 측벽에 질화막 스페이서(8)를 형성한다.
질화막 스페이서(8)를 형성한 후 습식식각으로 소오스/드레인 영역(21)의 실리콘을 노출시키고 선택적 폴리(Selective Poly) 또는 선택적으로 도핑된 폴리 실리콘(Selective Doped Poly-Silicon) 또는 선택적인 에피텍셜 성장(Selective Epitaxial Growing)으로 동시에 비트 라인 콘택 플러그(10a)와 스토리지 노드 콘택 플러그(10b)를 형성시킨다. 그후, 제 1 절연막(9)을 적층한 다음 화학기계적연마(CMP) 또는 에치백(Etchback)으로 평탄화시킨 단계이다.
도 4에 도시된 공정은, 도 3의 상부에 소정의 두께의 제 2 절연막(12)을 증착한 다음 비트라인을 형성하기 위한 비트라인 콘택 마스크 패턴(13)을 그 위에 형성한다. 그후, 상기 비트라인 콘택 마스크 패턴(13)을 이용하여 P웰(well)의 하부에 형성된 비트 라인(2)이 드러날 때까지 상기 비트라인 콘택 플러그(10a)와 실리콘 기판(1)의 소스/드레인 영역(21) 및 P웰(well)(3)을 건식 식각한다. 이때, 절연막 스페이서(8)와 비트라인 콘택 플러그(10a) 및 실리콘 기판(1)의 높은 건식 식각 선택비를 이용하여 P웰(3) 하부에 형성된 비트 라인(2)이 노출될 때까지 건식 식각한다.
그 다음, 비트라인 콘택 마스크 패턴(13)을 제거한 후 그 상부에 제 3 절연막(14)을 적층하고 블랭킷(Blanket)으로 건식 식각하여 비트라인 콘택의 내측면에 제 3 절연막(14)을 소정의 두께로 형성한 단계이다. 이때, 비트라인 콘택의 내측면에 형성된 제 3 절연막(14)은 P 웰(well)(3)과 후속 공정에서 형성될 비트 라인 콘택 플러그(15)가 쇼트되지 않도록 방지하는 역할을 함과 동시에 n형 소오스와 비트 라인(2) 사이의 연결 통로를 만드는 역할을 한다.
도 5에 도시된 공정은, 도 4의 구조물 위에 비트라인 콘택 플러그(15)용 폴리 실리콘(Poly-Si)을 증착한 다음 블랭킷 건식 식각하여 비트 라인을 형성을 완료한다. 그리고, 비트라인 콘택 플러그(15) 위에 제 4 절연막(16)을 증착한 다음 에치백 또는 화학기계적연마(CMP) 공정으로 스토리지 노드 콘택 플러그(10b)를 오픈 시킨 단계이다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 비트라인 형성 방법은 실리콘 기판의 P웰 하부에 비트 라인을 형성시킴으로써 비트라인과 다른 배선라인 간의 쇼트(short)를 방지할 수 있는 잇점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (6)
- 실리콘 기판 위에 비트라인 형성용 마스크 패턴을 형성한 후 고농도의 임플런트 주입 공정으로 상기 실리콘 기판 내에 비트 라인을 형성하는 단계와,상기 비트라인 형성용 마스크 패턴을 제거한 후 실리콘 기판 내부에 형성된 상기 비트 라인의 상부에 P 웰을 형성하는 단계와,상기 P 웰 내부에 공지의 기술로 필드 산화막을 형성하는 단계와,상기 구조물을 갖는 실리콘 기판 위에 게이트 절연막과 게이트 전극 및 마스크 질화막을 차례로 형성한 후 패터닝하여 워드 라인을 형성하는 단계와,상기 워드 라인 외측에 불순물을 주입하여 소오스/드레인 영역을 형성한 후 상기 워드 라인 측벽에 질화막 스페이서를 형성하는 단계와,상기 질화막 스페이서를 형성한 후 습식식각으로 상기 소오스/드레인 영역의 실리콘을 노출시킨 다음 비트 라인 콘택 플러그와 스토리지 노드 콘택 플러그를 동시에 형성하는 단계와,상기 워드 라인 사이에 제 1 절연막을 충진한 후 화학기계적연마 또는 에치백으로 평탄화하는 단계와,상기 구조물 위에 소정 두께의 제 2 절연막을 증착한 다음 비트라인 콘택 마스크 패턴을 그 위에 형성하는 단계와,상기 비트라인 콘택 마스크 패턴을 이용하여 상기 비트 라인이 드러날 때까지 상기 비트라인 콘택 플러그와 실리콘 기판을 건식 식각하는 단계와,상기 비트라인 콘택 마스크 패턴을 제거한 후 그 상부에 제 3 절연막을 적층한 다음 블랭킷으로 건식 식각하여 비트라인 콘택의 내측면에 제 3 절연막을 소정의 두께로 형성하는 단계와,상기 구조물 위에 비트라인 콘택 플러그를 증착한 다음 블랭킷 건식 식각하여 비트 라인을 형성하는 단계와,상기 비트라인 콘택 플러그 위에 제 4 절연막을 증착한 다음 에치백 또는 화학기계적연마(CMP) 공정으로 스토리지 노드 콘택 플러그를 오픈 시킨 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비트 라인 형성방법.
- 제 1 항에 있어서,상기 비트 라인은 상기 실리콘 기판의 내부에 임플런트로 도핑(NB>1015) 해서 형성하는 것을 특징으로 하는 반도체 소자의 비트 라인 형성방법.
- 제 1 항에 있어서,상기 비트 라인 콘택 플러그와 상기 스토리지 노드 콘택 플러그는 선택적 폴리 공정에 의해 동시에 형성하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.
- 제 1 항에 있어서,상기 비트 라인 콘택 플러그와 상기 스토리지 노드 콘택 플러그는 선택적으로 도핑된 폴리 실리콘 공정에 의해 동시에 형성하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.
- 제 1 항에 있어서,상기 비트 라인 콘택 플러그와 상기 스토리지 노드 콘택 플러그는 선택적인 에피텍셜 성장 공정에 의해 동시에 형성하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.
- 제 1 항에 있어서,상기 절연막 스페이서와 상기 비트라인 콘택 플러그 및 상기 실리콘 기판의 높은 건식 식각 선택비를 이용하여 P웰 하부에 형성된 비트 라인이 노출될 때까지 건식 식각하는 것을 특징으로 하는 반도체 소자의 비트 라인 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084014A KR100430557B1 (ko) | 2001-12-24 | 2001-12-24 | 반도체 소자의 비트 라인 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0084014A KR100430557B1 (ko) | 2001-12-24 | 2001-12-24 | 반도체 소자의 비트 라인 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030053966A true KR20030053966A (ko) | 2003-07-02 |
| KR100430557B1 KR100430557B1 (ko) | 2004-05-10 |
Family
ID=32212614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0084014A KR100430557B1 (ko) | 2001-12-24 | 2001-12-24 | 반도체 소자의 비트 라인 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100430557B1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5438009A (en) * | 1993-04-02 | 1995-08-01 | United Microelectronics Corporation | Method of fabrication of MOSFET device with buried bit line |
| US5362665A (en) * | 1994-02-14 | 1994-11-08 | Industrial Technology Research Institute | Method of making vertical DRAM cross point memory cell |
| KR980011894A (ko) * | 1996-07-24 | 1998-04-30 | 김광호 | 반도체 장치 제조방법 |
| KR100219533B1 (ko) * | 1997-01-31 | 1999-09-01 | 윤종용 | 임베디드 메모리소자 및 그 제조방법 |
| KR20010063426A (ko) * | 1999-12-22 | 2001-07-09 | 박종섭 | 반도체 소자 및 그 제조 방법 |
-
2001
- 2001-12-24 KR KR10-2001-0084014A patent/KR100430557B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100430557B1 (ko) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235574B1 (en) | High performance DRAM and method of manufacture | |
| US7361537B2 (en) | Method of fabricating recess channel array transistor | |
| JPH05267614A (ja) | パラレル環状リングとの間の電気的連絡に有効なセンターフィンから成る記憶ノードキャパシタプレートを具備する縦型平行セルキャパシタの製法 | |
| US6232224B1 (en) | Method of manufacturing semiconductor device having reliable contact structure | |
| KR20010050067A (ko) | Ｄｒａｍ 디바이스 및 그의 제조 프로세스 | |
| US6340614B1 (en) | Method of forming a DRAM cell | |
| US6159808A (en) | Method of forming self-aligned DRAM cell | |
| KR100335121B1 (ko) | 반도체 메모리 소자 및 그의 제조 방법 | |
| JP3963629B2 (ja) | 半導体装置及びその製造方法 | |
| KR20020030505A (ko) | 반도체 소자의 제조방법 | |
| KR100311842B1 (ko) | 컨택트 형성 방법 및 반도체 장치 | |
| KR100404682B1 (ko) | 플랫 셀 메모리 소자의 실리사이드막 제조방법 | |
| US20040079984A1 (en) | Polysilicon self-aligned contact and a polysilicon common source line and method of forming the same | |
| KR100430557B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| US6417048B1 (en) | Method for fabricating flash memory with recessed floating gates | |
| KR100430556B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100955923B1 (ko) | 매몰형 비트라인 구조를 갖는 반도체소자의 제조방법 | |
| US6924225B2 (en) | Method for producing an electrically conductive contact | |
| KR19990070614A (ko) | 반도체장치의 비트라인 평탄화 방법 | |
| KR20010008589A (ko) | 상감 기법을 이용한 반도체장치의 비트라인 형성방법 | |
| KR100528765B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100533378B1 (ko) | 플러그폴리를 이용한 반도체소자의 수직 배선 형성방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| US6780737B2 (en) | Method of manufacturing semiconductor device with buried conductive lines | |
| US6919246B2 (en) | Semiconductor device and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |