KR20030050591A - 다층 구리 배선의 형성 방법 - Google Patents

다층 구리 배선의 형성 방법 Download PDF

Info

Publication number
KR20030050591A
KR20030050591A KR1020010081074A KR20010081074A KR20030050591A KR 20030050591 A KR20030050591 A KR 20030050591A KR 1020010081074 A KR1020010081074 A KR 1020010081074A KR 20010081074 A KR20010081074 A KR 20010081074A KR 20030050591 A KR20030050591 A KR 20030050591A
Authority
KR
South Korea
Prior art keywords
film
forming
via hole
nitride film
copper wiring
Prior art date
Application number
KR1020010081074A
Other languages
English (en)
Other versions
KR100799118B1 (ko
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010081074A priority Critical patent/KR100799118B1/ko
Publication of KR20030050591A publication Critical patent/KR20030050591A/ko
Application granted granted Critical
Publication of KR100799118B1 publication Critical patent/KR100799118B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 비아홀의 측벽에 재증착되는 구리원자의 후속 세정공정시 층간절연막으로의 확산에 따른 소자 특성 저하를 개선시키도록 한 다층 구리배선의 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 다층 구리 배선의 형성 방법은 제1구리배선상에 실리콘카바이드막, 제1절연막, 제1질화막을 차례로 형성하는 단계, 상기 제1질화막을 선택적으로 식각하여 홀을 형성하는 단계, 상기 홀이 형성된 상기 제1질화막상에 제2절연막, 제2질화막을 형성하는 단계, 상기 제2질화막과 상기 제2절연막을 선택적으로 식각하여 상기 홀보다 큰 선폭을 갖는 트렌치 패턴을 형성하면서 동시에 상기 홀에 의해 노출된 상기 제1절연막을 식각하여 비아홀을 형성하는 단계, 상기 비아홀 형성후 노출된 상기 실리콘카바이드막을 식각하는 단계, 및 상기 비아홀에 비아를 형성함과 동시에 상기 트렌치에 제2구리배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

다층 구리 배선의 형성 방법{Method for forming multi-Cu interconnection layer}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 듀얼다마신 공정(Dual damascene process)에 의한 다층 구리(Cu) 배선의 형성 방법에 관한 것이다.
반도체 소자 제조에 있어 고집적화될수록 RC 지연, 교류전력, 누화에 영향을 미치는 배선 캐패시턴스를 줄이기 위해 금속간절연막(Inter Metal Dielectric; IMD)으로 저유전상수(low-k)를 갖는 절연막을 적용하는 다마신 공정이 개발되고 있다.
일반적으로 다마신 공정은 절연막을 식각하여 트렌치를 형성하고, 트렌치에 배선막을 매립시키는 공정으로, 트렌치 하부에 비아(Via)가 정렬되는 자기정렬 듀얼 다마신 공정(Self-aligned dual damascene etching)이 주로 이용되고 있다.
자기정렬 듀얼 다마신 공정은 절연막을 사진 및 식각으로 식각하여 트렌치(Trench)를 형성하고, 이 트렌치에 텅스텐(W), 알루미늄, 구리 등의 도전 물질을 채워 넣고 필요한 배선 이외의 도전 물질은 에치백(Etchback)이나 화학적기계적연마(Chemical Mechanical Polishing; CMP) 등의 기술을 이용하여 제거하므로써처음에 형성한 트렌치 모양으로 배선을 형성하는 기술이다.
이러한 자기정렬 듀얼 다마신 기술은 주로 DRAM 등의 비트 라인(bit line) 또는 워드라인(Wordline), 금속배선 형성에 이용되며, 특히 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 비아홀을 동시에 형성할 수 있을뿐만 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로 후속 공정을 용이하게 하는 장점이 있다.
도 1a 내지 도 1e는 종래기술에 따른 자기정렬 듀얼 다마신 공정에 의한 다층 구리배선의 형성 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(11)상에 하층 구리배선(12)을 형성한 후, 하층 구리배선(12)을 포함한 전면에 제1층간절연막(13)을 형성한다.
계속해서, 하층 구리배선(12)의 표면이 드러날때까지 제1층간절연막(13)을 평탄화한 후, 전면에 제1질화막(14), 제2층간절연막(15), 제2질화막(16)을 형성한다.
다음으로, 제2질화막(16)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(17)를 형성한 후, 비아홀 마스크(17)를 이용하여 제2질화막(16)을 식각한다. 이 때, 제2질화막(16)의 식각부분 즉 홀(16a)은 후에 형성될 비아홀의 폭과 동일하다.
도 1b에 도시된 바와 같이, 비아홀마스크(17)를 제거한 후, 홀(16a)이 형성된 제2질화막(16)을 포함한 전면에 제3층간절연막(18), 제3질화막(19)을 차례로 형성한다.
다음으로, 제3질화막(19)상에 감광막을 다시 도포하고 노광 및 현상으로 패터닝하여 트렌치 마스크(20)를 형성한다. 이 때, 트렌치 마스크(20)는 전술한 비아홀 마스크(17)보다 선폭이 더 크다.
다음으로, 트렌치 마스크(20)를 식각마스크로 하여 제3질화막(19)을 먼저 식각하고 연속해서 제3층간절연막(18)을 식각하여 후속 상층 구리배선의 라인(line)을 위한 트렌치(21)를 형성한다. 이때, 제3층간절연막(18) 식각시 제2질화막(16)에서 식각이 멈추고, 제2질화막(16)의 홀(16a)을 통해 제2층간절연막(15)이 식각됨에 따라 트렌치(21)가 형성됨과 동시에 비아홀(22)이 형성된다.
그리고, 비아홀(22) 형성시 제2층간절연막(15)의 식각은 제1질화막(14)에서 정지한다.
결국, 트렌치(21) 및 비아홀(22) 형성시 제2질화막(16)과 제1질화막(14)이 노출되고, 이와 같이 노출된 질화막들은 하층 구리배선(12)을 통전시키기 위해서는 제거되어야 한다.
이를 도 1c에 도시하고 있는데, 트렌치 마스크(20)를 남겨둔 상태에서 노출된 제2질화막(16)과 제1질화막(14)을 플라즈마 식각하여 하층 구리배선(12)을 노출시킨다.
이와 같은 하층 구리배선(12)의 통전을 위한 제1질화막(14)의 플라즈마 식각시 노출되는 하층 구리배선(12)도 소정 부분 식각된다. 즉, 미량의 구리원자(23)가 비아홀의 측벽에 스퍼터되어 재증착(redeposition)되는 현상이 발생된다.
다음으로, 도 1d에 도시된 바와 같이, 트렌치 마스크(20)를 제거하는데, 트렌치마스크(20)가 통상의 감광막을 이용하므로 감광막 스트립(strip) 공정에 의해 제거된다.
그리고, 감광막 스트립공정후 부산물들을 제거하기 위해 세정(cleaning) 공정을 실시하는데, 통상적으로 알려진 EKC, ACT, R502 등의 솔벤트 용액을 이용한다.
다음으로, 도 1e에 도시된 바와 같이, 전면에 구리막을 증착하고 제3층간절연막(18)의 표면이 노출될때까지 화학적기계적연마(CMP)를 실시하여 트렌치(21) 및 비아홀(22)에 매립되는 상층 구리배선(24)을 형성한다. 여기서, 상층 구리배선(24) 형성시 하층 구리배선(12)과의 접속을 위한 비아(24a)가 동시에 형성된다.
상술한 종래기술에서는 질화막을 식각정지막으로 이용하고, 층간절연막으로 산화막을 이용하고, 하층 구리배선(12)의 통전을 위한 제1질화막(14)의 플라즈마 식각시 노출되는 하층 구리배선(12)도 소정 부분 식각되어 미량의 구리원자(23)가 비아홀(22)의 측벽에 재증착되는 현상이 발생된다.
결국, 도 1d에 도시된 것처럼, 재증착된 구리원자(23)는 감광막 스트립후 실시하는 후속 솔벤트 등을 이용한 세정시에 제거되기 전 비아홀(22)이 형성된 제2층간절연막(15)으로 확산되어 소자의 절연특성을 열화시키는 현상이 발생되는 문제점이 있다.
통상적으로 구리의 확산속도는 산화막(특히 SiO2)내에서 매우 빠른 것으로알려져 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 비아홀의 측벽에 재증착되는 구리원자의 후속 세정공정시 층간절연막으로의 확산에 따른 소자 특성 저하를 방지하는데 적합한 다층 구리배선의 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래기술에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도,
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 다층 구리배선의 형성 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 하층 구리배선
33 : 제1층간절연막 34 : 실리콘카바이드막
35 : 제2층간절연막 36 : 제1질화막
37 : 비아홀 마스크 38 : 제3층간절연막
39 : 제2질화막 40 : 트렌치 마스크
41 : 트렌치 42 : 비아홀
43 : SiF계 폴리머 44 : 구리원자
45 : 상층 구리배선
상기 목적을 달성하기 위한 본 발명의 다층 구리배선의 형성 방법은 제1구리배선상에 실리콘카바이드막, 제1절연막, 제1질화막을 차례로 형성하는 단계, 상기 제1질화막을 선택적으로 식각하여 홀을 형성하는 단계, 상기 홀이 형성된 상기 제1질화막상에 제2절연막, 제2질화막을 형성하는 단계, 상기 제2질화막과 상기 제2절연막을 선택적으로 식각하여 상기 홀보다 큰 선폭을 갖는 트렌치 패턴을 형성하면서 동시에 상기 홀에 의해 노출된 상기 제1절연막을 식각하여 비아홀을 형성하는 단계, 상기 비아홀 형성후 노출된 상기 실리콘카바이드막을 식각하는 단계, 및 상기 비아홀에 비아를 형성함과 동시에 상기 트렌치에 제2구리배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 비아홀을 형성하는 단계는, 불소계 플라즈마를 식각가스로이용함을 특징으로 하며, 불소계 플라즈마는 CF4, C4F8, C2F6, CO, Ar의 기체를 혼용 또는 단독으로 사용하는 것을 특징으로 한다.
또한, 본 발명의 다층 구리배선의 형성 방법은 제1구리배선상에 실리콘카바이드막, 실리콘질화막, 제1절연막, 제1질화막을 차례로 형성하는 단계, 상기 제1질화막을 선택적으로 식각하여 홀을 형성하는 단계, 상기 홀이 형성된 상기 제1질화막상에 제2절연막, 제2질화막을 형성하는 단계, 상기 제2질화막과 상기 제2절연막을 선택적으로 식각하여 상기 홀보다 큰 선폭을 갖는 트렌치 패턴을 형성하면서 동시에 상기 홀에 의해 노출된 상기 제1절연막을 식각하여 비아홀을 형성하는 단계, 상기 비아홀 형성후 노출된 상기 실리콘질화막과 상기 실리콘카바이드막을 순차적으로 식각하는 단계, 및 상기 비아홀에 비아를 형성함과 동시에 상기 트렌치에 제2구리배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 자기정렬 듀얼 다마신 공정에 의한 다층 구리배선의 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(31)상에 하층 구리배선(32)을 형성한 후, 하층 구리배선(32)을 포함한 전면에 제1층간절연막(33)을 형성한다.
계속해서, 하층 구리배선(32)의 표면이 드러날때까지 제1층간절연막(33)을 평탄화한 후, 전면에 실리콘카바이드(Silicon carbide: SiC)막(34), 제2층간절연막 (35), 제1질화막(36)을 형성한다.
여기서, 실리콘카바이드막(34)은 200Å∼2000Å의 두께로 형성되며, 제1층간절연막(33) 및 제2층간절연막(35)은 SOG, PE-산화막, TEOS, HDP-산화막 및 저유전율막중에서 선택된 하나를 이용하고, 그 두께는 3000Å∼30000Å이다.
그리고, 제1질화막(36)은 500Å∼2000Å 두께로 형성된다.
다음으로, 제1질화막(36)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(37)를 형성한 후, 비아홀 마스크(37)를 이용하여 제1질화막(36)을 식각한다. 이 때, 제1질화막(36)의 식각부분 즉 홀(36a)은 후에 형성될 비아홀의 폭과 동일하다.
도 2b에 도시된 바와 같이, 비아홀마스크(37)를 제거한 후, 홀(36a)이 형성된 제1질화막(36)을 포함한 전면에 제3층간절연막(38), 제2질화막(39)을 차례로 형성한다.
여기서, 제2질화막(39)은 500Å∼2000Å 두께로 형성되고, 제3층간절연막(38)은 제1 및 제2층간절연막(33,35)과 동일하게 SOG, PE-산화막, TEOS, HDP-산화막 및 저유전율막중에서 선택된 하나를 이용하고 그 두께는 3000Å∼30000Å이다.
다음으로, 제2질화막(39)상에 감광막을 다시 도포하고 노광 및 현상으로 패터닝하여 트렌치 마스크(40)를 형성한다. 이 때, 트렌치 마스크(40)는 전술한 비아홀 마스크(37)보더 선폭이 더 크다.
다음으로, 트렌치 마스크(40)를 식각마스크로 하여 제2질화막(39)을 먼저 식각하고 연속해서 제3층간절연막(38)을 식각하여 트렌치(41)를 형성한다. 이때, 제3층간절연막(38) 식각시 제1질화막(36)에서 식각이 멈추고, 제1질화막(36)의 홀(36a)을 통해 제2층간절연막(35)이 식각됨에 따라 트렌치(41)가 형성됨과 동시에 비아홀(42)이 형성된다.
이러한 비아홀(42) 형성시 제2층간절연막(35)의 식각이 실리콘카바이드막(34)에서 정지하며, 이 때, 식각가스와 실리콘카바이드막(34)이 반응하여 비아홀(42)의 측벽에 SiF계 폴리머(43)가 형성된다.
상술한 것처럼 SiF계 폴리머(43)를 비아홀(42)의 측벽에 형성하기 위해서는 식각가스로서 불소(F)계 플라즈마를 이용하며, 불소계 플라즈마를 이용하는 경우 CF4, C4F8, C2F6, CO, Ar의 기체를 혼용 또는 단독으로 사용한다.
결국, 트렌치(41)과 비아홀(42)을 동시에 형성할 때 제1질화막(36)과 실리콘카바이드막(34)이 노출되고, 노출된 실리콘카바이드막(34)은 하층 구리배선(32)을 통전시키기 위해서는 제거되어야 한다.
이를 도 2c에 도시하고 있는데, 트렌치 마스크(40)를 남겨둔 상태에서 노출된 제1질화막(36)과 실리콘카바이드막(34)를 플라즈마 식각하여 하층 구리배선(32)을 노출시킨다.
이 때, 실리콘카바이드막(34)의 플라즈마 식각시 하층 구리배선(32)이 노출됨에 따라 종래와 동일하게 미량의 구리원자가 비아홀(42)의 측벽에 스퍼터되어 재증착되는 현상이 발생된다. 도면부호 '44'는 재증착된 구리원자를 나타낸다.
다음으로, 도 2d에 도시된 바와 같이, 트렌치 마스크(40)를 제거하는데, 트렌치마스크(40)가 통상의 감광막을 이용하므로 감광막 스트립 공정에 의해 제거된다.
그리고, 감광막 스트립공정후 부산물들을 제거하기 위해 세정 공정을 실시하는데, 통상적으로 알려진 EKC, ACT, R502 등의 솔벤트 용액을 이용한다. 이때, SiF계 폴리머(43)도 동시에 제거된다.
상술한 세정 공정시에 비아홀(42) 형성시 식각가스와 실리콘카바이드막(34)의 반응에 의해 비아홀(42)의 측벽에 미리 SiF계 폴리머(43)가 형성되어 있으므로 재증착된 구리원자(44)가 제거되기전 주로 산화막인 제2층간절연막(35)으로 확산되는 것을 방지하고, 아울러 재증착된 구리원자(44)는 세정공정시 SiF계 폴리머(43)와 함께 제거된다.
다음으로, 도 2e에 도시된 바와 같이, 전면에 구리막을 증착하고 제3층간절연막(38)의 표면이 노출될때까지 화학적기계적연마(CMP)를 실시하여 트렌치(41) 및 비아홀(42)에 매립되는 상층 구리배선(45)을 형성한다. 여기서, 상층 구리배선(45) 형성시 하층 구리배선(32)과의 접속을 위한 비아(45a)가 동시에 형성된다.
한편, 구리배선(45)을 위한 구리막은 화학기상증착법(CVD), 무전해법(Electroless), 물리기상증착법(PVD)중에서 선택된 하나의 증착법으로 증착되고, 그 증착두께는 1000Å∼5000Å이다.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 자기정렬 듀얼 다마신 공정에 의한 다층 구리배선의 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 소정 공정이 완료된 반도체기판(31)상에 하층 구리배선(32)을 형성한 후, 하층 구리배선(32)을 포함한 전면에 제1층간절연막(33)을 형성한다.
계속해서, 하층 구리배선(32)의 표면이 드러날때까지 제1층간절연막(33)을 평탄화한 후, 전면에 실리콘카바이드막(SiC)(34a)과 실리콘질화막(SiN)(34b)의 순서로 적층한 식각정지막, 제2층간절연막(35), 제1질화막(36)을 차례로 형성한다.
여기서, 실리콘카바이드막(34a)은 200Å∼2000Å의 두께로 형성되며, 제1층간절연막(33) 및 제2층간절연막(35)은 SOG, PE-산화막, TEOS, HDP-산화막 및 저유전율막중에서 선택된 하나를 이용하고, 그 두께는 3000Å∼30000Å이다.
그리고, 제1질화막(36)과 실리콘질화막(34b)은 500Å∼2000Å 두께로 형성된다.
다음으로, 제1질화막(36)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 비아홀 마스크(37)를 형성한 후, 비아홀 마스크(37)를 이용하여 제1질화막(36)을 식각한다. 이 때, 제1질화막(36)의 식각부분 즉 홀(36a)은 후에 형성될 비아홀의 폭과 동일하다.
도 3b에 도시된 바와 같이, 비아홀마스크(37)를 제거한 후, 홀(36a)이 형성된 제1질화막(36)을 포함한 전면에 제3층간절연막(38), 제2질화막(39)을 차례로 형성한다.
여기서, 제2질화막(39)은 500Å∼2000Å 두께로 형성되고, 제3층간절연막(38)은 제1 및 제2층간절연막(33,35)과 동일하게 SOG, PE-산화막, TEOS, HDP-산화막 및 저유전율막중에서 선택된 하나를 이용하고 그 두께는 3000Å∼30000Å이다.
다음으로, 제2질화막(39)상에 감광막을 다시 도포하고 노광 및 현상으로 패터닝하여 트렌치 마스크(40)를 형성한다. 이 때, 트렌치 마스크(40)는 전술한 비아홀 마스크(37)보더 선폭이 더 크다.
다음으로, 트렌치 마스크(40)를 식각마스크로 하여 제2질화막(39)을 먼저 식각하고 연속해서 제3층간절연막(38)을 식각하여 트렌치(41)를 형성한다. 이때, 제3층간절연막(38) 식각시 제1질화막(36)에서 식각이 멈추고, 제1질화막(36)의 홀(36a)을 통해 제2층간절연막(35)이 식각됨에 따라 트렌치(41)가 형성됨과 동시에 비아홀(42)이 형성된다.
이러한 비아홀(42) 형성시 제2층간절연막(35)의 식각이 실리콘질화막(34b)에서 정지한다.
결국, 트렌치(41)과 비아홀(42)을 동시에 형성할 때 제1질화막(36)과 실리콘질화막(34b)이 노출되고, 노출된 실리콘질화막(34b)과 그 하부의 실리콘카바이드막(34a)은 하층 구리배선(32)을 통전시키기 위해서는 제거되어야 한다.
이를 도 3c에 도시하고 있는데, 트렌치 마스크(40)를 남겨둔 상태에서 노출된 제1질화막(36), 실리콘질화막(34b) 및 실리콘카바이드막(34a)을 플라즈마 식각하여 하층 구리배선(32)을 노출시킨다.
이 때, 실리콘질화막(34b) 식각후 노출되는 실리콘카바이드막(34a)이 식각가스와 반응하여 비아홀(42)의 측벽에 SiF계 폴리머(43)를 형성시킨다.
상술한 것처럼 SiF계 폴리머(43)를 비아홀(42)의 측벽에 형성하기 위해서는 식각가스로서 불소(F)계 플라즈마를 이용하며, 불소계 플라즈마를 이용하는 경우 CF4, C4F8, C2F6, CO, Ar의 기체를 혼용 또는 단독으로 사용한다.
한편, 실리콘카바이드막(34a)의 플라즈마 식각시 하층 구리배선(32)이 노출됨에 따라 종래와 동일하게 미량의 구리원자가 비아홀(42)의 측벽에 스퍼터되어 재증착되는 현상이 발생된다. 도면부호 '44'는 재증착된 구리원자를 나타내며, 재증착된 구리원자(44)는 상세하게는 SiF계 폴리머(43)의 표면에 형성된다.
다음으로, 도 3d에 도시된 바와 같이, 트렌치 마스크(40)를 제거하는데, 트렌치마스크(40)가 통상의 감광막을 이용하므로 감광막 스트립 공정에 의해 제거된다.
그리고, 감광막 스트립공정후 부산물들을 제거하기 위해 세정 공정을 실시하는데, 통상적으로 알려진 EKC, ACT, R502 등의 솔벤트 용액을 이용한다. 이때, SiF계 폴리머(43)도 동시에 제거된다.
상술한 세정 공정시에 하층 구리배선(32)을 노출시키기 위한 플라즈마 식각시, 실리콘질화막(34b)의 식각시 노출되는 실리콘카바이드막(34a)이 식각가스와 반응하여 비아홀(42)의 측벽에 미리 SiF계 폴리머(43)를 형성시키므로 재증착된 구리원자(44)가 제2층간절연막(35)으로 확산되는 것을 방지한다.
아울러 재증착된 구리원자(44)는 세정공정시 SiF계 폴리머(43)와 함께 제거된다.
다음으로, 도 3e에 도시된 바와 같이, 전면에 구리막을 증착하고 제3층간절연막(38)의 표면이 노출될때까지 화학적기계적연마(CMP)를 실시하여 트렌치(41) 및 비아홀(42)에 매립되는 상층 구리배선(45)을 형성한다. 여기서, 상층 구리배선(45) 형성시 하층 구리배선(32)과의 접속을 위한 비아(45a)가 동시에 형성된다.
한편, 구리배선(45)을 위한 구리막은 화학기상증착법(CVD), 무전해법(Electroless), 물리기상증착법(PVD)중에서 선택된 하나의 증착법으로 증착되고, 그 증착두께는 1000Å∼5000Å이다.
상술한 제1 및 제2실시예에서는 구리배선의 예를 들었으나, 구리외에 알루미늄을 이용한 다층 금속배선 공정에도 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 재증착된 구리원자가 층간절연막으로 확산되는 것을 방지하므로 구리배선의 신뢰성 및 수율을 증대시킬 수 있는 효과가 있다.

Claims (9)

  1. 제1구리배선상에 실리콘카바이드막, 제1절연막, 제1질화막을 차례로 형성하는 단계;
    상기 제1질화막을 선택적으로 식각하여 홀을 형성하는 단계;
    상기 홀이 형성된 상기 제1질화막상에 제2절연막, 제2질화막을 형성하는 단계;
    상기 제2질화막과 상기 제2절연막을 선택적으로 식각하여 상기 비아홀패턴보다 큰 선폭을 갖는 트렌치 패턴을 형성하면서 동시에 상기 홀에 의해 노출된 상기 제1절연막을 식각하여 비아홀을 형성하는 단계;
    상기 비아홀 형성후 노출된 상기 실리콘카바이드막을 식각하는 단계; 및
    상기 비아홀에 비아를 형성함과 동시에 상기 트렌치에 제2구리배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 다층 구리배선의 형성 방법.
  2. 제1항에 있어서,
    상기 트렌치를 형성하는 단계는,
    불소계 플라즈마를 식각가스로 이용함을 특징으로 하는 다층 구리배선의 형성 방법.
  3. 제2항에 있어서,
    상기 불소계 플라즈마는 CF4, C4F8, C2F6, CO, Ar의 기체를 혼용 또는 단독으로 사용하는 것을 특징으로 하는 다층 구리배선의 형성 방법.
  4. 제1항에 있어서,
    상기 실리콘카바이드막은 200Å∼2000Å의 두께로 형성됨을 특징으로 하는 다층 구리배선의 형성 방법.
  5. 제1구리배선상에 실리콘카바이드막, 실리콘질화막, 제1절연막, 제1질화막을 차례로 형성하는 단계;
    상기 제1질화막을 선택적으로 식각하여 홀을 형성하는 단계;
    상기 홀이 형성된 상기 제1질화막상에 제2절연막, 제2질화막을 형성하는 단계;
    상기 제2질화막과 상기 제2절연막을 선택적으로 식각하여 상기 홀보다 큰 선폭을 갖는 트렌치 패턴을 형성하면서 동시에 상기 홀에 의해 노출된 상기 제1절연막을 식각하여 비아홀을 형성하는 단계;
    상기 비아홀 형성후 노출된 상기 실리콘질화막과 상기 실리콘카바이드막을 순차적으로 식각하는 단계; 및
    상기 비아홀에 비아를 형성함과 동시에 상기 트렌치에 제2구리배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 다층 구리배선의 형성 방법.
  6. 제5항에 있어서,
    상기 상기 실리콘질화막과 상기 실리콘카바이드막을 순차적으로 식각하는 단계, 불소계 플라즈마를 식각가스로 이용함을 특징으로 하는 다층 구리배선의 형성 방법.
  7. 제6항에 있어서,
    상기 불소계 플라즈마는 CF4, C4F8, C2F6, CO, Ar의 기체를 혼용 또는 단독으로 사용하는 것을 특징으로 하는 다층 구리배선의 형성 방법.
  8. 제5항에 있어서,
    상기 실리콘카바이드막은 200Å∼2000Å의 두께로 형성됨을 특징으로 하는 다층 구리배선의 형성 방법.
  9. 제5항에 있어서,
    상기 실리콘질화막은 500Å∼2000Å 두께로 형성됨을 특징으로 하는 다층 구리배선의 형성 방법.
KR1020010081074A 2001-12-19 2001-12-19 다층 구리 배선의 형성 방법 KR100799118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081074A KR100799118B1 (ko) 2001-12-19 2001-12-19 다층 구리 배선의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081074A KR100799118B1 (ko) 2001-12-19 2001-12-19 다층 구리 배선의 형성 방법

Publications (2)

Publication Number Publication Date
KR20030050591A true KR20030050591A (ko) 2003-06-25
KR100799118B1 KR100799118B1 (ko) 2008-01-29

Family

ID=29576307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081074A KR100799118B1 (ko) 2001-12-19 2001-12-19 다층 구리 배선의 형성 방법

Country Status (1)

Country Link
KR (1) KR100799118B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731082B1 (ko) * 2005-12-30 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR100770449B1 (ko) * 2005-12-30 2007-10-26 매그나칩 반도체 유한회사 반도체 소자의 비아 형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6207576B1 (en) * 1999-01-05 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide etch stop layer
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
FR2802336B1 (fr) * 1999-12-13 2002-03-01 St Microelectronics Sa Structure d'interconnexions de type damascene et son procede de realisation
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731082B1 (ko) * 2005-12-30 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR100770449B1 (ko) * 2005-12-30 2007-10-26 매그나칩 반도체 유한회사 반도체 소자의 비아 형성방법

Also Published As

Publication number Publication date
KR100799118B1 (ko) 2008-01-29

Similar Documents

Publication Publication Date Title
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6352917B1 (en) Reversed damascene process for multiple level metal interconnects
US6570257B2 (en) IMD film composition for dual damascene process
US6350674B1 (en) Manufacturing method for semiconductor device having a multilayer interconnect
JP4108228B2 (ja) 半導体装置の製造方法
KR20030079132A (ko) 금속간 절연막 패턴 및 그 형성 방법
KR20030002037A (ko) 듀얼다마신 공정에 의한 다층 배선의 형성 방법
US6376367B1 (en) Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer
KR100799118B1 (ko) 다층 구리 배선의 형성 방법
JPH10116904A (ja) 半導体装置の製造方法
KR20030058523A (ko) 듀얼 다마신공정에 의한 다층 금속배선의 형성 방법
KR100598294B1 (ko) 듀얼 다마신을 이용한 구리 배선 형성 방법
JP4232215B2 (ja) 半導体装置の製造方法
KR100236052B1 (ko) 반도체장치의 다층배선 형성방법
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR100279246B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100562314B1 (ko) 반도체 소자 및 그 제조 방법
KR20050063048A (ko) 반도체소자의 엠아이엠 캐패시터 형성방법
KR20040063299A (ko) 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법
KR20050004671A (ko) 반도체 소자의 금속배선 형성방법
KR100815948B1 (ko) 자기정렬 듀얼 다마신 공정을 이용한 반도체 소자 제조방법
KR20030001074A (ko) 듀얼다마신 공정에 의한 비아 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee