KR20030050357A - 비씨디(ｂｃｄ) 소자의 제조방법 - Google Patents
비씨디(ｂｃｄ) 소자의 제조방법 Download PDFInfo
- Publication number
- KR20030050357A KR20030050357A KR1020010080778A KR20010080778A KR20030050357A KR 20030050357 A KR20030050357 A KR 20030050357A KR 1020010080778 A KR1020010080778 A KR 1020010080778A KR 20010080778 A KR20010080778 A KR 20010080778A KR 20030050357 A KR20030050357 A KR 20030050357A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- deep
- semiconductor substrate
- buried layer
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 150000002500 ions Chemical class 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 18
- 238000005530 etching Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 딥콜렉트 영역을 2단계로 형성함으로서 소자의 안정된 전기적 특성 및 칩면적을 최소화하도록 한 BCD 소자의 제조방법에 관한 것으로서, 반도체 기판에 딥콜렉트 영역을 정의한 후 불순물 이온을 주입하여 제 1 딥콜렉트 영역을 형성하는 단계와, 상기 제 1 딥콜렉트 영역에 불순물 이온을 주입하여 제 2 딥콜렉트 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 최근 수요가 급증하는 자동 추진력(Automotive power) IC 및 직류/직류 변환기(DC/DC converter) 등의 고주파 고내압 정보통신 시스템 구현을 위한 스마트(smart) IC 용 바이폴라-CMOS-DMOS(Bipolar-CMOS-DMOS : 이하 BCD라 함) 소자의 제조방법에 관한 것이다.
최근 고성능 컴퓨터 시스템의 대중화와 함께 고속 하드디스크 장치(Hard Disk Device, 이하 HDD라 칭함) 개발이 활발하게 이루어지고 있으며, 핵심부품으로는 읽기/쓰기(read/write) 동작용 고성능 시모스(CMOS), 신호 처리용 고속 바이폴라 소자, 12 볼트급에서 동작하는 구동단 전력 소자를 들 수 있다.
또한, 자동차 내장(automotive)의 각종 제어장치에서 요구되는 특성은 수십 볼트급 내전압 및 10 암페어 내외의 전류특성이다.
이러한 고내압/고전류 특성은 자동차의 각 모터를 구동하기에 필수적이며, 이를 제어하기 위한 반도체 회로로써 원-칩(one-chip)화된 첨단 지능형 집적회로(Integrated Circuit, 이하 IC라 칭함) 기술이 절실히 요구된다.
저전압용 엔모스(NMOS) 소자/바이시모스(BiCMOS) 소자는 고속, 고집적용 논리회로 구성에 사용되며, npn/pnp 재래식(conventional) 소자는 정확한 아날로그 동작기능을 만족시키기 위하여 사용되며, 구동형 소자로는 요구전압을 쉽게 유지할 수 있고 큰 전류를 전도할 수 있는 종형(vertical) 전력소자나 횡형(lateral) 전력소자를 사용한다.
이하, 첨부된 도면을 참고하여 종래의 BCD 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1j는 종래의 BCD 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, p형 반도체 기판(11)위에 제 1 산화막(12)을 형성하고, 포토 및 식각 공정을 통해 HV-PNP/HV-NPN/LV-PSA/LV-PMOS/VDMOS/HV-PMOS 영역의 반도체 기판(11)의 표면이 노출되도록 상기 제 1 산화막(12)을 선택적으로 제거한다.
여기서 미설명한 14는 자연 산화막이다.
이어, 상기 선택적으로 제거된 제 1 산화막(12)을 마스크로 이용하여 반도체 기판(11)의 전면에 n형 불순물 이온(예를 들면 As 등)을 주입하여 제 1 매몰층(13)을 형성한다.
도 1b에 도시한 바와 같이, 상기 제 1 매몰층(13)이 형성된 LV-PSA 영역에 n형 불순물 이온을 주입하여 제 2 매몰층(15)을 형성한다.
여기서 상기 제 2 매몰층(15)은 고전압 소자 구현을 위해 에피텍셜층의 두께를 10㎛ 이상으로 성장시켜야 하는데, 이는 LV-PSA 바이폴라 소자의 고속 스위칭(switching) 및 콜렉트 전류 밀도 특성을 저하시킬 우려가 있으므로 이를 향상시키기 위해 형성한다.
이어, 상기 제 1 매몰층(13)이 형성된 HV-PMOS 영역에 p형 불순물 이온을 주입하여 제 3 매몰층(16)을 형성한다.
여기서 상기 제 3 매몰층(16)은 수직(vertical) 동작을 위한 HV-PNP 소자를구현하기 위해 형성한다.
한편, 상기 제 2, 제 3 매몰층(15,16)을 형성할 때 다른 부분은 포토 공정을 통해 마스킹한 후에 선택적으로 불순물 이온을 주입하여 형성한다.
도 1c에 도시한 바와 같이, 상기 반도체 기판(11)에 형성된 제 1, 제 2, 제 3 매몰층(13,15,16)을 확산시키고, 상기 제 1 산화막(12)을 제거한다.
도 1d에 도시한 바와 같이, 상기 반도체 기판(11)의 전면에 에피텍셜층(17)을 성장하고, 전면에 제 2 산화막(18) 및 제 1 질화막(19)을 차례로 형성한다.
이어, 포토 및 식각 공정을 통해 상기 제 1 질화막(19)을 선택적으로 제거하여 LDNMOS 및 LDPMOS 소자의 n-웰(n-well) 영역과 n-드리프트(n-drift) 영역을 정의한다.
그리고 상기 선택적으로 제거된 제 1 질화막(19)을 마스크로 이용하여 n-웰 영역 및 n-드리프트 영역에 n형 불순물 이온을 주입한다.
도 1e에 도시한 바와 같이, 상기 제 1 질화막(19) 및 제 2 산화막(18)을 제거하고, 상기 반도체 기판(11)의 표면에 제 3 산화막(20)을 성장시키어 형성한다.
여기서 상기 제 3 산화막(20)을 형성할 때 n-웰 영역 및 n-드리프트 영역에 주입된 n형 불순물 이온이 확산되어 n-웰 영역(21)과 n-드리프트 영역(22)이 형성한다.
한편, 상기 제 3 산화막(20)을 형성할 때 상기 n-웰 영역(21) 및 n-드리프트 영역(22)의 표면에는 열산화막(도시되지 않음)이 형성된다.
이어, 포토 진행 후 HV-PNP/LV-NMOS/LDNMOS/VDNMOS/LDPMOS(p-드리프트영역)/ZENER/HVNMOS/HVPMOS(p-드리프트 영역) 소자의 p-웰 및 p-드리프트 영역에 p형 불순물 이온을 주입한다.
도 1f에 도시한 바와 같이, 상기 p-웰 및 p-드리프트 영역에 주입된 p형 불순물 이온을 확산시키어 p-웰 영역(23)과 p-드리프트 영역(24)을 형성하고, 상기 제 3 산화막(20)을 제거한다.
도 1g에 도시한 바와 같이, 상기 반도체 기판(11)의 전면에 제 4 산화막(25), 제 2 질화막(26), 하드 마스크용 제 5 산화막(27)을 차례로 형성하고, 포토 및 식각 공정을 통해 상기 제 5 산화막(27), 제 2 질화막(26), 제 4 산화막(25)을 선택적으로 제거하여 트랜치 영역을 정의한다.
도 1h에 도시한 바와 같이, 상기 제 5 산화막(27)을 마스크로 이용하여 상기 에피택셜층(17)을 선택적으로 제거하여 트랜치를 형성하고, 상기 트랜치를 포함한 반도체 기판(21)의 전면에 갭필을 위하여 제 6 산화막(28) 및 폴리 실리콘막(29)을 차례로 형성한다.
그리고 상기 반도체 기판(11)의 전면에 제 2 질화막(26)을 앤드포인트로 하여 CMP(Chemical Mechanical Polishing) 공정을 실시하여 제 6 산화막(28)과 폴리 실리콘막(29)을 이용하여 트랜치의 내부를 매립한다.
도 1i에 도시한 바와 같이, 상기 반도체 기판(11)에 필드 영역을 형성하기 위하여 p형 불순물 이온을 주입한 후 필드 산화막(30)을 형성하고, 상기 제 2 질화막(26) 및 제 4 산화막(25)을 제거한다.
도 1j에 도시한 바와 같이, 상기 반도체 기판(11)에 포토 및 식각 공정을 실시하여 딥콜렉트 영역을 정의하고, 상기 딥콜렉트 영역에 n형 불순물 이온을 주입한 후 확산시키어 딥콜렉트 영역(31)을 형성한다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, BCD 소자 중 고전압 소자 구현을 위해서 수십 ㎛ 두께의 에이팩셜층을 성장시켜야 하기 때문에 딥 콜렉트를 형성할 때 매몰층까지의 확산이 어려워져 매몰층과 만나지 않아 소자 특성을 악화시키거나 딥콜렉트의 수직 확산 깊이 만큼 측면 확산이 커져 칩 면적이 커진다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 딥콜렉트 영역을 2단계로 형성함으로 소자의 안정된 전기적 특성 및 칩면적을 최소화하도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1j는 종래의 BCD 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2j는 본 발명에 의한 BCD 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
41 : 반도체 기판 42 : 제 1 산화막
43 : 제 1 매몰층 44 : 자연 산화막
45 : 제 2 매몰층 46 : 제 3 매몰층
47 : 제 1 딥콜렉트 영역 48 : 에피택셜층
49 : 제 2 산화막 50 : 제 1 질화막
51 : 제 3 산화막 52 : n-웰 영역
53 : n-드리프트 영역 54 : p-웰 영역
55 : p-드리프트 영역 56 : 제 4 산화막
57 : 제 2 질화막 58 : 제 5 산화막
59 : 제 6 산화막 60 : 폴리 실리콘막
61 : 필드 산화막 62 : 제 2 딥콜렉트 영역
상기와 같은 목적을 달성하기 위한 본 발명에 의한 BCD 소자의 제조방법은 반도체 기판에 출력 드라이버용 고내압 LDPMOS와 LDNMOS 및 LV-PSA, 초고속 아날로그/디지털용 HV-PNP와 HV-NPN, 수 암페어급 VDMOS, 저전압 LVNMOS와 LVPMOS, 중전압 HV-NMOS와 HVPMOS 및 ZENER로 이루어진 BCD 소자의 제조방법에 있어서, 상기 반도체 기판 표면내의 HV-PNP/HV-NPN/LV-PSA/LV-PMOS/VDMOS/HV-PMOS 영역에 제 1 매몰층을 형성하는 단계와, 상기 제 1 매몰층이 형성된 LV-PSA 및 HV-PMOS에 서로 다른 도전형을 갖는 제 2 매몰층 및 제 3 매몰층을 형성하는 단계와, 상기 반도체 기판에 딥콜렉트 영역을 정의한 후 불순물 이온을 주입하여 제 1 딥콜렉트 영역을 형성하는 단계와, 상기 반도체 기판의 전면에 에피텍셜층을 성장하는 단계와, 상기 LDNMOS 및 LDPMOS에 n-웰 영역과 n-드리프트 영역을 형성하는 단계와, 상기 HV-PNP, LV-NMOS, LDNMOS, VDNMOS, LDPMOS, ZENER, HVNMOS, HVPMOS에 p-웰 및 p-드리프트 영역을 형성하는 단계와, 상기 에피택셜층을 선택적으로 제거하여 복수개의 트랜치를 형성하는 단계와, 상기 트랜치 내부에 절연막과 도전막을 매립하는 단계와, 상기 반도체 기판의 필드 영역에 필드 산화막을 형성하는 단계와, 상기 제 1 딥콜렉트 영역에 불순물 이온을 주입하여 제 2 딥콜렉트 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 BCD 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2j는 본 발명에 의한 BCD 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, p형 반도체 기판(41)위에 제 1 산화막(42)을 형성하고, 포토 및 식각 공정을 통해 HV-PNP/HV-NPN/LV-PSA/LV-PMOS/VDMOS/HV-PMOS 영역의 반도체 기판(41)의 표면이 노출되도록 상기 제 1 산화막(42)을 선택적으로 제거한다.
이어, 상기 선택적으로 제거된 제 1 산화막(42)을 마스크로 이용하여 반도체 기판(41)의 전면에 n형 불순물 이온(예를 들면 As 등)을 주입하여 제 1 매몰층(43)을 형성한다.
여기서 미설명한 부호 44는 자연 산화막이다.
도 2b에 도시한 바와 같이, 상기 제 1 매몰층(43)이 형성된 LV-PSA 영역에 n형 불순물 이온을 주입하여 제 2 매몰층(45)을 형성한다.
여기서 상기 제 2 매몰층(45)은 고전압 소자 구현을 위해 에피텍셜층의 두께를 10㎛ 이상으로 성장시켜야 하는데, 이는 LV-PSA 바이폴라 소자의 고속 스위칭(switching) 및 콜렉트 전류 밀도 특성을 저하시킬 우려가 있으므로 이를 향상시키기 위해 형성한다.
이어, 상기 제 1 매몰층(43)이 형성된 HV-PMOS 영역에 p형 불순물 이온을 주입하여 제 3 매몰층(46)을 형성한다.
여기서 상기 제 3 매몰층(46)은 수직(vertical) 동작을 위한 HV-PNP 소자를 구현하기 위해 형성한다.
그리고 상기 반도체 기판(41)에 포토 및 식각 공정을 실시하여 딥콜렉트 영역을 정의한 후 n형 불순물 이온을 주입하여 제 1 딥콜렉트 영역(47)을 형성한다.
한편, 상기 제 2, 제 3 매몰층(45,46)을 형성할 때 다른 부분은 포토 공정을 통해 마스킹한 후에 선택적으로 불순물 이온을 주입하여 형성한다.
도 2c에 도시한 바와 같이, 상기 반도체 기판(41)에 형성된 제 1, 제 2, 제 3 매몰층(43,45,46) 및 제 1 딥콜렉트 영역(47)을 확산시키고, 상기 제 1 산화막(42)을 제거한다.
도 2d에 도시한 바와 같이, 상기 반도체 기판(41)의 전면에 에피텍셜층(48)을 성장하고, 전면에 제 2 산화막(49) 및 제 1 질화막(50)을 차례로 형성한다.
여기서 상기 에피택셜층(48)을 형성할 때 상기 제 1 딥콜렉트 영역(47)의 상부 부분도 에피택셜층의 성장 방향으로 확산된다.
이어, 포토 및 식각 공정을 통해 상기 제 1 질화막(50)을 선택적으로 제거하여 LDNMOS 및 LDPMOS 소자의 n-웰(n-well) 영역과 n-드리프트(n-drift) 영역을 정의한다.
그리고 상기 선택적으로 제거된 제 1 질화막(50)을 마스크로 이용하여 n-웰 영역 및 n-드리프트 영역에 n형 불순물 이온을 주입한다.
도 2e에 도시한 바와 같이, 상기 제 1 질화막(50) 및 제 2 산화막(49)을 제거하고, 상기 반도체 기판(41)의 표면에 제 3 산화막(51)을 성장시키어 형성한다.
여기서 상기 제 3 산화막(51)을 형성할 때 n-웰 영역 및 n-드리프트 영역에 주입된 n형 불순물 이온이 확산되어 n-웰 영역(52)과 n-드리프트 영역(53)이 형성한다.
한편, 상기 n-웰 영역(52) 및 n-드리프트 영역(53)을 형성할 때 그 표면에는 열산화막(도시되지 않음)이 형성된다.
이어, 포토 진행 후 HV-PNP/LV-NMOS/LDNMOS/VDNMOS/LDPMOS(p-드리프트 영역)/ZENER/HVNMOS/HVPMOS(p-드리프트 영역) 소자의 p-웰 및 p-드리프트 영역에 p형 불순물 이온을 주입한다.
도 2f에 도시한 바와 같이, 상기 p-웰 및 p-드리프트 영역에 주입된 p형 불순물 이온을 확산시키어 p-웰 영역(54)과 p-드리프트 영역(55)을 형성하고, 상기 제 3 산화막(51)을 제거한다.
도 2g에 도시한 바와 같이, 상기 반도체 기판(41)의 전면에 제 4 산화막(56), 제 2 질화막(57), 하드 마스크용 제 5 산화막(58)을 차례로 형성하고, 포토 및 식각 공정을 통해 상기 제 5 산화막(58), 제 2 질화막(57), 제 4 산화막(56)을 선택적으로 제거하여 트랜치 영역을 정의한다.
도 2h에 도시한 바와 같이, 상기 제 5 산화막(58)을 마스크로 이용하여 상기 에피택셜층(48)을 선택적으로 제거하여 트랜치를 형성하고, 상기 트랜치를 포함한 반도체 기판(41)의 전면에 갭필을 위하여 제 6 산화막(59) 및 폴리 실리콘막(60)을 차례로 형성한다.
그리고 상기 반도체 기판(41)의 전면에 제 2 질화막(57)을 앤드포인트로 하여 CMP(Chemical Mechanical Polishing) 공정을 실시하여 제 6 산화막(59)과 폴리 실리콘막(60)을 이용하여 트랜치의 내부를 매립한다.
도 2i에 도시한 바와 같이, 상기 반도체 기판(41)에 필드 영역을 형성하기 위하여 p형 불순물 이온을 주입한 후 필드 산화막(61)을 형성하고, 상기 제 2 질화막(57) 및 제 4 산화막(56)을 제거한다.
도 2j에 도시한 바와 같이, 상기 반도체 기판(41)에 포토 및 식각 공정을 실시하여 딥콜렉트 영역을 정의하고, 상기 딥콜렉트 영역에 n형 불순물 이온을 주입한 후 확산시키어 제 2 딥콜렉트 영역(62)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 BCD 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 딥콜렉트 영역을 2단계로 형성함으로서 매몰층까지 확산시키어 안정된 소자의 전기적 특성을 확보할 수 있다.
둘째, 딥콜렉트 영역을 2단계로 나누어 실시함으로서 측면 확산을 줄여 칩면적을 줄일 수 있다.
Claims (4)
- 반도체 기판에 출력 드라이버용 고내압 LDPMOS와 LDNMOS 및 LV-PSA, 초고속 아날로그/디지털용 HV-PNP와 HV-NPN, 수 암페어급 VDMOS, 저전압 LVNMOS와 LVPMOS, 중전압 HV-NMOS와 HVPMOS 및 ZENER로 이루어진 BCD 소자의 제조방법에 있어서,상기 반도체 기판 표면내의 HV-PNP/HV-NPN/LV-PSA/LV-PMOS/VDMOS/HV-PMOS 영역에 제 1 매몰층을 형성하는 단계;상기 제 1 매몰층이 형성된 LV-PSA 및 HV-PMOS에 서로 다른 도전형을 갖는 제 2 매몰층 및 제 3 매몰층을 형성하는 단계;상기 반도체 기판에 딥콜렉트 영역을 정의한 후 불순물 이온을 주입하여 제 1 딥콜렉트 영역을 형성하는 단계;상기 반도체 기판의 전면에 에피텍셜층을 성장하는 단계;상기 LDNMOS 및 LDPMOS에 n-웰 영역과 n-드리프트 영역을 형성하는 단계;상기 HV-PNP, LV-NMOS, LDNMOS, VDNMOS, LDPMOS, ZENER, HVNMOS, HVPMOS에 p-웰 및 p-드리프트 영역을 형성하는 단계;상기 에피택셜층을 선택적으로 제거하여 복수개의 트랜치를 형성하는 단계;상기 트랜치 내부에 절연막과 도전막을 매립하는 단계;상기 반도체 기판의 필드 영역에 필드 산화막을 형성하는 단계;상기 제 1 딥콜렉트 영역에 불순물 이온을 주입하여 제 2 딥콜렉트 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 BCD 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 딥콜렉트 영역은 n형 불순물 이온을 주입하여 형성함을 특징으로 하는 BCD 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1, 제 2 매몰층은 n형 불순물 이온을 주입하여 형성함을 특징으로 하는 BCD 소자의 제조방법.
- 제 1 항에 있어서, 상기 트랜치 내부에 매립되는 절연막과 도전막은 각각 산화막과 폴리 실리콘막으로 형성하는 것을 특징으로 하는 BCD 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0080778A KR100437828B1 (ko) | 2001-12-18 | 2001-12-18 | 비씨디(ｂｃｄ) 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0080778A KR100437828B1 (ko) | 2001-12-18 | 2001-12-18 | 비씨디(ｂｃｄ) 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030050357A true KR20030050357A (ko) | 2003-06-25 |
| KR100437828B1 KR100437828B1 (ko) | 2004-06-30 |
Family
ID=29576096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0080778A KR100437828B1 (ko) | 2001-12-18 | 2001-12-18 | 비씨디(ｂｃｄ) 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100437828B1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602096B1 (ko) * | 2004-12-29 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100847837B1 (ko) * | 2006-12-29 | 2008-07-23 | 동부일렉트로닉스 주식회사 | 디모스 소자 및 그 제조 방법 |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
| WO2013023445A1 (zh) * | 2011-08-12 | 2013-02-21 | 上海先进半导体制造股份有限公司 | 嵌入bcd工艺的eeprom核结构及其形成方法 |
| US8487383B2 (en) | 2009-12-15 | 2013-07-16 | Samsung Electronics Co., Ltd. | Flash memory device having triple well structure |
| CN112968060A (zh) * | 2019-11-27 | 2021-06-15 | 上海积塔半导体有限公司 | 基于bcd工艺的全隔离ldnmos的制作方法及芯片 |
| CN117955485A (zh) * | 2024-03-18 | 2024-04-30 | 粤芯半导体技术股份有限公司 | 输出接口电路、输出接口电路板及输出接口设备 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136493B (zh) * | 2010-01-21 | 2013-02-13 | 上海华虹Nec电子有限公司 | 高压隔离型ldnmos器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100188121B1 (ko) * | 1996-06-27 | 1999-06-01 | 김광호 | 비씨디 모스의 제조 공정 |
| KR100248372B1 (ko) * | 1997-10-16 | 2000-03-15 | 정선종 | 바이폴라 시모스-디모스 전력 집적회로 소자의 제조방법 |
| KR100412539B1 (ko) * | 2001-07-24 | 2003-12-31 | 한국전자통신연구원 | 비씨디 소자 및 그 제조 방법 |
| US6849491B2 (en) * | 2001-09-28 | 2005-02-01 | Dalsa Semiconductor Inc. | Method of making high-voltage bipolar/CMOS/DMOS (BCD) devices |
-
2001
- 2001-12-18 KR KR10-2001-0080778A patent/KR100437828B1/ko active IP Right Grant
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602096B1 (ko) * | 2004-12-29 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7329570B2 (en) | 2004-12-29 | 2008-02-12 | Dongbu Electronics Co., Ltd. | Method for manufacturing a semiconductor device |
| KR100847837B1 (ko) * | 2006-12-29 | 2008-07-23 | 동부일렉트로닉스 주식회사 | 디모스 소자 및 그 제조 방법 |
| US8487383B2 (en) | 2009-12-15 | 2013-07-16 | Samsung Electronics Co., Ltd. | Flash memory device having triple well structure |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
| WO2013023445A1 (zh) * | 2011-08-12 | 2013-02-21 | 上海先进半导体制造股份有限公司 | 嵌入bcd工艺的eeprom核结构及其形成方法 |
| US9553206B2 (en) | 2011-08-12 | 2017-01-24 | Advanced Semiconductor Manufacturing Co., Ltd. | EEPROM core structure embedded into BCD process and forming method thereof |
| CN112968060A (zh) * | 2019-11-27 | 2021-06-15 | 上海积塔半导体有限公司 | 基于bcd工艺的全隔离ldnmos的制作方法及芯片 |
| CN117955485A (zh) * | 2024-03-18 | 2024-04-30 | 粤芯半导体技术股份有限公司 | 输出接口电路、输出接口电路板及输出接口设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100437828B1 (ko) | 2004-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908328A (en) | High voltage power IC process | |
| US8110853B2 (en) | Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication | |
| US5585294A (en) | Method of fabricating lateral double diffused MOS (LDMOS) transistors | |
| US5294823A (en) | SOI BICMOS process | |
| KR20020036643A (ko) | ＢｉＣＭＯＳ 반도체 집적회로장치 및 그 제조방법 | |
| US7977167B2 (en) | Method of producing a field effect transistor arrangement | |
| US20080237631A1 (en) | High breakdown voltage semiconductor circuit device and method of manufacturing the same | |
| CN111668288A (zh) | 重度掺杂掩埋层以减少mosfet截止电容 | |
| US6165828A (en) | Structure and method for gated lateral bipolar transistors | |
| KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
| US5789786A (en) | High-Voltage CMOS transistors on a standard CMOS wafer | |
| US5049513A (en) | Bi CMOS/SOI process flow | |
| KR100437828B1 (ko) | 비씨디(ｂｃｄ) 소자의 제조방법 | |
| EP0413256B1 (en) | Method of producing a semiconductor structure for high power integrated circuits | |
| KR100235628B1 (ko) | 반도체 소자의 제조방법 | |
| KR100523053B1 (ko) | 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법 | |
| KR20000027485A (ko) | 스마트 전력집적회로의 제조 방법 | |
| JP2001237249A (ja) | 半導体装置およびその製造方法 | |
| KR100248372B1 (ko) | 바이폴라 시모스-디모스 전력 집적회로 소자의 제조방법 | |
| US5528066A (en) | Bipolar transistor having a collector well with a particular concentration | |
| KR20040081048A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3191285B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0621368A (ja) | 半導体装置およびその製造方法 | |
| GB2338828A (en) | Integrated circuit with multiple base width bipolar transistors | |
| KR100216537B1 (ko) | 전력집적회로의 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 11 |
|
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 16 |