KR20030042164A - 반도체 소자의 트랜지스터 제조 방법 - Google Patents
반도체 소자의 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR20030042164A KR20030042164A KR1020010072702A KR20010072702A KR20030042164A KR 20030042164 A KR20030042164 A KR 20030042164A KR 1020010072702 A KR1020010072702 A KR 1020010072702A KR 20010072702 A KR20010072702 A KR 20010072702A KR 20030042164 A KR20030042164 A KR 20030042164A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- spacer
- forming
- gate electrode
- impurity region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 36
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005137 deposition process Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000001459 lithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, LDD 구조의 트랜지스터를 제조하기 위해 게이트 전극 측벽에 형성되는 스페이서를 SiH4가스, 산소 가스 및 아르곤 가스를 유입시키고, 고주파 전력을 인가하여 증착과 식각이 동시에 이루어지는 HDP막 형성 공정을 이용하여 형성하되, 상기 SiH4가스, 산소 가스 및 아르곤 가스의 유량을 조절하거나 상기 고주파 전력을 조절하여 그 폭을 조절하는 반도체 소자의 트랜지스터 제조 방법이 제시된다.
Description
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 특히LDD(Lightly Doped Drain) 구조의 트랜지스터를 제조하기 위해 게이트 전극 측벽에 형성되는 스페이서를 증착과 식각이 동시에 이루어지는 HDP막 형성 공정을 이용하여 형성하는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.
일반적인 LDD(Lightly Doped Drain) 구조의 트랜지스터 제조 방법을 설명하면 다음과 같다.
반도체 기판 상부에 게이트 산화막 및 폴리실리콘막을 형성한 후 게이트 마스크를 이용한 리소그라피 공정 및 식각 공정으로 반도체 기판 상부의 소정 영역에 게이트 전극을 형성한다. 저농도 불순물 이온 주입 공정을 실시하여 반도체 기판상의 소정 영역에 저농도 불순물 영역을 형성한다. 전체 구조 상부에 산화막 또는 질화막을 형성한 후 식각 공정을 실시하여 게이트 전극 측벽에 스페이서를 형성한다. 그리고, 고농도 불순물 이온 주입 공정을 실시하여 저농도 불순물 영역과 중첩되는 고농도 불순물 영역을 형성한다. 이에 따라 LDD 구조의 트랜지스터가 제조된다.
상기와 같은 공정으로 LDD 구조의 트랜지스터를 제조할 경우 스페이서를 형성하기 위한 식각 공정에서 반도체 기판이 손상되어 결함을 유발시킨다. 그리고, 고농도 이온 주입 공정시 발생하는 오염을 최소화하기 위하여 반도체 기판 상부에 약 50∼100Å 정도의 두께로 산화막이 잔류되도록 스페이서를 형성하기 위한 식각 공정을 조절한다. 그런데, 상기한 공정으로 스페이서를 형성할 경우 공정 절차가 복잡할 뿐만 아니라 50∼100Å 정도로 산화막을 균일하게 잔류시키지 못하여 평균5% 이상의 불량한 균일도를 나타낸다. 이러한 반도체 기판 상부에 불균일한 두께로 잔류되는 산화막은 이후 이온 주입 공정을 실시할 때 불순물의 주입 깊이가 반도체 기판의 위치별로 다르게 나타나게 된다. 따라서, 소자의 고집적화에 따른 얇은 접합 영역을 형성할 때 안정적인 접합 저항의 확보에 어려움이 따르게 된다.
또한, 스페이서를 형성하기 위한 식각 공정은 폴리실리콘막 측방 모서리 지역과 반도체 기판에 데미지(damage)를 유발하며, 접합 누설 전류를 발생시키는 주요 원인으로 작용한다. 그리고, 스페이서를 형성하기 위한 산화막의 증착을 고온의 반응로를 이용하여 장시간 실시함으로써 열버짓(thermal budget)과 생산량의 관점에서 불리하게 작용하는 문제점을 유발한다.
본 발명의 목적은 증착과 식각이 동시에 진행되면서 막이 형성되는 고밀도 플라즈마(High Density Plasma: 이하 HDP라 함)막 형성 공정을 이용하여 스페이서를 형성함으로써 상기한 문제점을 해결할 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 있다.
본 발명에서는 LDD 구조의 트랜지스터를 제조하기 위하여 저농도 불순물 이온 주입 공정을 실시한 후 HDP막 형성 공정을 적용하여 스페이서를 형성함으로써 신뢰도가 높은 트랜지스터를 제조한다. 즉, HDP막 형성 공정은 증착과 식각을 동시에 실시하면서 막을 형성하는 특성이 있고, 이러한 특성을 적용하여 스페이서를 형성하며, 증착 속도와 식각 속도를 조절하여 스페이서의 폭을 조절한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판12 : 게이트 산화막
13 : 폴리실리콘막14 : 저농도 불순물 영역
15 : HDP막16 : 스페이서
17 : 고농도 불순물 영역
본 발명에 따른 반도체 소자의 트랜지스터 제조 방법은 반도체 기판 상부의 소정 영역에 게이트 전극을 형성한 후 상기 반도체 기판상의 소정 영역에 저농도 불순물 영역을 형성하는 단계와, 증착과 식각이 동시에 이루어지는 HDP막 증착 공정을 이용하여 상기 게이트 전극 측벽에 스페이서를 형성하는 단계와, 상기 반도체 기판상의 소정 영역에 상기 저농도 불순물 영역과 중첩되는 고농도 불순물 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기 HDP막 증착 공정은 SiH4가스, 산소 가스 및 아르곤 가스를 유입시키고, 고주파 전력을 인가하여 실시하는데, 상기 스페이서는 상기 SiH4가스, 산소 가스 및 아르곤 가스의 유량을 조절하거나 상기 고주파 전력을 조절하여 그 폭을 조절하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 게이트 산화막(12) 및 폴리실리콘막(13)을 형성한 후 게이트 마스크를 이용한 리소그라피 공정 및 식각 공정으로 패터닝하여 게이트 전극을 형성한다. 저농도 불순물 이온 주입 공정을 실시하여 반도체 기판(11)상의 소정 영역에 저농도 불순물 영역(14)을 형성한다.
도 1(b) 및 도 1(c)를 참조하면, 전체 구조 상부에 증착과 식각이 동시에 이루어지는 HDP막(15) 증착 공정을 이용하여 게이트 전극 측벽에 스페이서(16)를 형성한다. HDP막 증착 공정은 SiH4가스, 산소(O2) 가스 및 아르곤(Ar) 가스를 각각 80∼100sccm, 110∼135sccm 및 250∼450sccm의 유량으로 유입시키고, 2200∼3500W의 고주파 전력을 인가하여 실시한다. SiH4가스와 산소 가스는 막을 증착하기 위해 유입하는 가스이고, 아르곤 가스는 막을 식각하기 위해 유입하는 가스이다. 이러한 SiH4가스와 산소 가스의 유량, 그리고 아르곤 가스의 유량을 조절하거나 고주파 전력을 조절하면 증착율과 식각률을 조절할 수 있어 스페이서의 폭을 조절할 수 있다.
도 1(c)를 참조하면, 게이트 전극 측벽에 스페이서(15)가 형성된 상태에서 고농도 불순물 이온 주입 공정을 실시한다. 이에 의해 저농도 불순물 영역(14)과 일부 중첩되는 고농도 불순물 영역(16)이 형성되어 LDD 구조의 접합 영역을 갖는 트랜지스터가 제조된다.
상술한 바와 같이 본 발명에 의하면 LDD 구조의 트랜지스터를 제조하기 위해 게이트 전극 측벽에 형성하는 스페이서를 HDP막 형성 공정을 이용하여 형성함으로써 게이트와 게이트 사이의 좁은 폭의 갭필(gap fill) 능력이 우수할 뿐만 아니라 잔류막의 두께와 스페이서 폭의 균일도를 개선할 수 있다, 따라서, 소오스 및 드레인 접합의 안정적인 저항의 확보와 기존 스페이서 형성 공정중 실시되는 식각 공정을 생략함으로써 이후 실리콘 표면에서 발생하는 데미지를 감소시켜 접합 누설 전류를 개선시킬 수 있다. 그리고, 스페이서 형성을 위한 증착과 식각 공정을 동시에 실시함으로써 공정수를 감소시킬 수 있고, 이에 따른 생산량을 증대시킬 수 있다.
Claims (3)
- 반도체 기판 상부의 소정 영역에 게이트 전극을 형성한 후 상기 반도체 기판상의 소정 영역에 저농도 불순물 영역을 형성하는 단계와,증착과 식각이 동시에 이루어지는 HDP막 증착 공정을 이용하여 상기 게이트 전극 측벽에 스페이서를 형성하는 단계와,상기 반도체 기판상의 소정 영역에 상기 저농도 불순물 영역과 중첩되는 고농도 불순물 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서, 상기 HDP막 증착 공정은 SiH4가스, 산소 가스 및 아르곤 가스를 각각 80 내지 100sccm, 110 내지 135sccm 및 250 내지 450sccm의 유량으로 유입시키고, 2200 내지 3500W의 고주파 전력을 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 스페이서는 상기 SiH4가스, 산소 가스 및 아르곤 가스의 유량을 조절하거나 상기 고주파 전력을 조절하여 폭을 조절하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010072702A KR20030042164A (ko) | 2001-11-21 | 2001-11-21 | 반도체 소자의 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010072702A KR20030042164A (ko) | 2001-11-21 | 2001-11-21 | 반도체 소자의 트랜지스터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030042164A true KR20030042164A (ko) | 2003-05-28 |
Family
ID=29570643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010072702A KR20030042164A (ko) | 2001-11-21 | 2001-11-21 | 반도체 소자의 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030042164A (ko) |
-
2001
- 2001-11-21 KR KR1020010072702A patent/KR20030042164A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000077658A (ja) | 半導体装置の製造方法 | |
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| KR100400249B1 (ko) | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 | |
| KR100465055B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100378688B1 (ko) | 반도체소자의 제조방법 | |
| KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
| KR100725455B1 (ko) | 엘리베이티드 소스/드레인을 갖는 반도체 메모리 소자의 제조 방법 | |
| KR20030042164A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100705211B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100540339B1 (ko) | 반도체 제조 공정에 있어서의 게이트 구조 형성 방법 | |
| KR100866112B1 (ko) | 반도체소자의 제조방법 | |
| KR100714038B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100685602B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100451768B1 (ko) | 반도체 소자의 게이트 절연막 형성 방법 | |
| KR20020010816A (ko) | 반도체소자의 콘택 형성 방법 | |
| KR100549572B1 (ko) | Ｌｄｄ용 버퍼막을 갖는 반도체장치의 트랜지스터 제조방법 | |
| KR100289394B1 (ko) | 반도체소자에서의에피택셜코발트살리사이드제조방법 | |
| KR100580050B1 (ko) | 반도체 소자의 폴리 실리콘 게이트 제조 방법 | |
| KR101033220B1 (ko) | 금속 게이트를 가지는 반도체 소자의 형성방법 | |
| KR100269604B1 (ko) | 반도체장치의 박막트랜지스터 제조방법 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| KR20030001820A (ko) | 반도체 소자의 제조방법 | |
| KR20010008564A (ko) | 반도체장치의 트랜지스터 제조방법 | |
| KR20050009497A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20040007950A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |