KR20030041726A - 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법 - Google Patents

원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법 Download PDF

Info

Publication number
KR20030041726A
KR20030041726A KR1020010072797A KR20010072797A KR20030041726A KR 20030041726 A KR20030041726 A KR 20030041726A KR 1020010072797 A KR1020010072797 A KR 1020010072797A KR 20010072797 A KR20010072797 A KR 20010072797A KR 20030041726 A KR20030041726 A KR 20030041726A
Authority
KR
South Korea
Prior art keywords
tip
cantilever
fet
silicon layer
probe
Prior art date
Application number
KR1020010072797A
Other languages
English (en)
Other versions
KR100466158B1 (ko
Inventor
국양
서문석
Original Assignee
국양
서문석
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국양, 서문석 filed Critical 국양
Priority to KR10-2001-0072797A priority Critical patent/KR100466158B1/ko
Publication of KR20030041726A publication Critical patent/KR20030041726A/ko
Application granted granted Critical
Publication of KR100466158B1 publication Critical patent/KR100466158B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00—Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24—AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38—Probes, their manufacture, or their related instrumentation, e.g. holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q70/00—General aspects of SPM probes, their manufacture or their related instrumentation, insofar as they are not specially adapted to a single SPM technique covered by group G01Q60/00
    • G01Q70/16—Probe manufacture

Abstract

본 발명의 FET-팁 캔틸레버 탐침은 원자간력 현미경(AFM)용 캔틸레버 아암 위에 MOSFET 채널이 단일 또는 다수의 어레이 형태로 집적되어 나노미터 크기 영역에서 전하를 이용하여 데이터 저장 및 읽기에 사용될 수 있다.
본 발명의 FET-팁 캔틸레버는 p형 단결정 실리콘-온-절연체(SOI) 웨이퍼를 이용하여 MEMS 공정과 CMOS 공정에 의해 팁 형상의 캔틸레버 아암을 형성하고 아암 선단부의 채널영역을 제외한 나머지 n형 영역을 고 에너지 이온빔으로 이온주입하여, 캔틸레버 아암의 선단부에 n++-p-n++구조의 FET 트랜지스터를 형성하였다. 트랜지스터 구동을 위한 전극은 캔틸레버 아암의 자연 공명 진동수에 영향을 주지 않게 하려고 캔틸레버 아암이 붙어 있는 몸체쪽에 형성하였다. 동일한 방식으로 다수의 캔틸레버 탐침을 단일 SOI 웨이퍼에 집적하여 멀티 캔틸레버 탐침을 제작할 수 있다.

Description

원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및 그의 제조방법{Single/Multiple Cantilever Probe Having High Resolution for Atomic Force Microscopy and Method for Producing the Same}
본 발명은 원자간력 현미경(AFM)용 고해상도 단일/멀티 캔틸레버 탐침 및 그의 제조방법에 관한 것으로, 특히 캔틸레버 아암의 선단부 각각에 형성된 FET 채널에 신호 저장 및 읽기용 첨두형 팁을 구비하여 MOS 구조의 단일 또는 다수의 나노미터 영역에 대한 전하의 저장 및 읽기를 고속, 고정밀, 고해상도로 진행할 수 있는 FET-팁 방식의 단일/멀티 캔틸레버 탐침 및 그의 제조방법에 관한 것이다.
탐침(Probe)을 스캐닝하는 방식으로 여러 종류의 물리량을 측정할 수 있는 다양한 형태의 현미경으로 발전된 것을 스캐닝 프로브 마이크로스코프(SPM : Scanning Probe Microscope)라 한다.
SPM의 한 종류로서 1986년에 팁과 시료 사이에 원자적인 힘을 이용하여 시료의 전하량을 측정할 수 있는 원자간력 현미경(AFM : Atomic Force Microscopy)이 발명된 이래 다수의 특허 및 이를 이용한 나노 단위(nano scale)의 연구 결과가 발표되어져 왔다. 최근에는 원자간력 현미경 측정 헤드에 보다 복잡한 구조를 올리는 다양한 시도가 있다. 또한 원자간력 현미경의 캔틸레버(Cantilever)에 다양한 기술을 접합하여 차세대 데이터 저장 시스템으로 발전시키려는 시도가 많이 연구되어지고 있다.
측정헤드에 자기력을 이용한 방법은 이미 상용화되어 있지만 많은 연구결과한계점을 가지고 있어서 차세대 기술을 필요로 하고 있다. 이런 한계를 극복하고자 열적인 검출방법이 제시된 것(US 특허 제6,249,741호)도 있으나 아직 상용화되지 못하고 있다. 특히, 측정 헤드에 광 센서를 올리는 경우(US 특허 제5,583,286호, US 특허 제5,923,033호)와 기존의 MOSFET 구조를 올리는 경우(US 특허 제5,856,672호) 등 보다 실용적인 면을 위주로 다양한 개발이 진행되어지고 있다.
특히, 원자간력 현미경 측정 헤드에 여러 복잡한 기술을 접목하여 디바이스를 올리는 경우(US 특허 제5,856,672호)는 제조공정 자체가 너무 복잡하여 수율이 현저하게 떨어지고, 원자간력 현미경 보다 측정헤드 가격이 더 비싸게 되는 문제점을 가지고 있다.
이러한 문제점을 개선하고자 본 발명자 등이 새로운 개념으로서 한국공개특허공보 제2001-45981호에 제안한 "FET 채널 구조가 형성된 SPM의 탐침 및 그 제작 방법"은, (100)면을 갖는 단결정 실리콘 기판을 양쪽 경사면이 (111)면이 되게 식각하여 막대모양의 탐침을 형성하고, 탐침 끝부분의 V자형 팁의 중앙 첨두부를 포함한 경사면에 제1불순물을 도핑하여 채널영역을 형성한 후, 탐침 끝부분의 V자형 팁의 양쪽 경사면에 제2불순물을 도핑하여 소스 및 드레인을 형성하여, 캔틸레버의 선단부에 FET 채널이 형성된 디바이스를 측정헤드에 올린 것이다.
상기한 FET 채널 구조를 갖는 탐침은 이전의 다른 종래기술에 비하여 획기적인 방법이기는 하나, 실용상 다음과 같이 여러 가지 문제점을 가지고 있다.
그 문제점은 첫째로, 캔틸레버 모양을 만들기 위해 습식 식각(wet etch)을 하여야 하므로 캔틸레버의 두께가 상단과 하단의 차이 커서 설계상의 캔틸레버의자연 공명 진동수(natural resonance frequency)를 얻기 힘든다.
둘째로, 캔틸레버 끝단의 V형 각도를 만들기 위하여 초기 사진공정(photo-lithography)에서 캔틸레버 패턴을 웨이퍼 절단면을 기준으로 어느 특정한 각을 갖는 정확한 사진공정이 필요하다. 사진공정에서의 각도가 틀어지면 캔틸레버 끝단에 노출되는 식각 단면이 다른 결정 방향으로 도출되어 채널을 형성하기가 어렵다.
또한, 정확한 각을 이룬 상태에서 사진공정을 실시한 후 실리콘을 습식 식각할 때 여러 번에 추가적인 사진 공정을 거쳐야 원하는 경사면을 만들 수 있으며, 이는 제조상 가장 큰 문제점이 된다.
더욱이, 제조공정의 문제로 소스와 드레인 영역을 형성할 때 열 확산(thermal diffusion) 방법만을 사용 할 수 있어서 채널의 길이 조절이 용이하지 못한 단점이 있다. 따라서, 제품의 단가가 높고 수율도 낮으며, 제조 신뢰성(reliability)이 매우 낮게 된다.
셋째로, 캔틸레버의 끝이 날카롭게 되지 못하여 나노미터 영역을 스캐닝(scanning)할 때 넓은 영역의 데이터가 읽혀져서 원하는 곳의 정확한 전하를 읽기 어렵다. 따라서, 해상도가 낮게 된다.
넷째, 단일 캔틸레버 형태로는 가능하지만 위에서 언급한 둘째의 문제점으로 수 ~ 수십 개의 캔틸레버가 한 패드(pad) 안에 존재하는 어레이(array) 형태로 집적될 수 없고, 첨두형 팁을 캔틸레버 아암의 선단부에 형성할 수 없어서 빠른 처리속도를 필요로 하는 차세대 멀티미디어 데이터의 저장 및 읽기(read and write)에 적용할 수 없다.
다섯째, 전하량이 분포된 시료에 캔틸레버를 근접시킬 때 캔틸레버를 수직으로 세워야만 원하는 정보를 얻을 수 있다.
여섯째, 캔틸레버 아암의 디바이스 영역이 길어서 디바이스를 구동할 때 캔틸레버 아암 끝에서의 전하량과 캔틸레버 아암 중간에 형성된 소스와 드레인 간의 채널에 따른 전하량이 중첩이 되는 문제점이 있다.
따라서, 본 발명은 이러한 종래기술의 문제점을 감안하여 안출된 것으로, 그 목적은 캔틸레버 아암의 선단부 각각에 형성된 FET 채널에 신호 저장 및 읽기용 첨두형 팁을 구비하여 MOS 구조의 단일 또는 다수의 나노미터 영역에 대한 전하의 저장 및 읽기를 고속, 고정밀, 고해상도로 진행할 수 있는 AFM용 FET-팁 방식의 단일/멀티 캔틸레버 탐침을 제공하는 데 있다.
본 발명의 다른 목적은 MEMS(micro-electro-mechanical system) 공정과 CMOS(complementary metal-oxide-semiconductor) 공정을 이용하여 높은 수율로 캔틸레버 아암의 선단부 각각에 형성된 FET 채널에 신호 저장 및 읽기용 첨두형 팁을 구비한 단일/멀티 캔틸레버 탐침의 제조가 가능하고 신뢰성이 우수한 단일/멀티 캔틸레버 탐침을 제조할 수 있는 FET-팁 방식의 단일/멀티 캔틸레버 탐침 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 AFM 방식으로 고속의 데이터 저장 시스템 및 DNA 분석장치에 적용하거나, 시료와 팁간의 정전기력을 이용한 정전기력 현미경(EFM: Electrostatic Force Microscope)에 적용할 수 있는 FET-팁 방식의 멀티 탐침을 제공하는 데 있다.
도 1은 본 발명에 따른 단일 FET-팁 캔틸레버 탐침의 개략 사시도,
도 2는 본 발명의 단일 FET-팁 캔틸레버 탐침의 전기적 특성을 조사하기 위한 측정방법을 나타낸 개략도,
도 3은 본 발명의 캔틸레버 탐침을 원자간력 현미경에 적용하는 방법을 나타낸 개략도,
제 4도는 본 발명에 따른 단일 FET-팁 캔틸레버 탐침의 첨두형 팁 형성을 위한 식각 마스크 형성공정을 도시한 공정도,
도 5는 도 4의 식각 마스크를 이용한 팁 모양을 위한 식각 공정을 도시한 공정도,
도 6은 도 5의 공정이 완료된 후의 현미경 사진(a)과 전자 현미경 사진(b),
도 7은 팁을 뾰족하게 성형하는 공정을 순차적으로 나타낸 전자 현미경 사진,
도 8은 첨두형 팁에 TEOS(tetraethoxysilane) 산화막을 형성하는 공정도,
도 9는 도 8의 공정 후에 TEOS 산화막이 형성된 부분의 전자 현미경 사진,
도 10은 디바이스 영역을 형성하기 위한 공정도,
도 11은 도 10의 공정이 완료된 후의 전자 현미경 사진,
도 12는 디바이스 영역에 고 에너지 이온 주입공정의 공정도,
도 13은 도 12의 공정 완료 후의 열처리 공정의 공정도,
도 14는 도 13의 공정 후 산화막 제거 공정의 공정도,
도 15는 캔틸레버 아암의 모양을 형성하는 공정의 공정도,
도 16은 본 발명의 캔틸레버 아암의 모양을 예시한 개략 평면도,
도 17은 알루미늄 연결배선 공정의 공정도,
도 18은 뒷면의 식각 마스크를 형성하기 위한 공정도,
도 19는 뒷면의 벌크 실리콘 층을 식각하기 위한 공정도,
도 20은 중간 산화막의 제거공정도,
도 21은 도 20의 공정 완료 후의 공정 사시도,
도 22는 완성된 캔틸레버 탐침의 팁(a)과 제1 내지 제3 실시예의 캔틸레버 아암(b), (c), (d)을 확대한 전자 현미경 사진,
도 23은 각각 제1 내지 제3 실시예에 대한 단일 FET-팁 탐침(a), 1×4 FET-팁 탐침 어레이(b), 5×5 FET-탐침 어레이(c)를 나타낸 전자 현미경 사진,
도 24a는 본 발명의 단일 FET-팁 캔틸레버 탐침에 대한 암 상태(dark state)에서의 전압-전류 특성 그래프이고,
도 24b는 라이트를 켠 상태(light-on state)로 측정한 전압-전류 특성 그래프이다.
* 도면의 주요부분에 대한 부호설명 *
100 ; 캔틸레버 탐침101 ; 벌크형 실리콘 층
102 ; 상부 실리콘 층108 ; 탐침 본체
110a ; 관통홈201-205 ; 산화막
205a,302,304,307 ; 식각 마스크301,303 ; 감광막
305,306 ; 보호막400 ; 원형 패턴
401 ; 언라인먼트 패턴403,406 ; 팁
404 ; 폭408,418,428 ; 캔틸레버 아암
408a ; 제1아암408b ; 제2아암
408c,408d ; 경사연결부408e,408f,408h ; 연결부
408g ; 제3아암409 ; FET 채널
501 ; 이온주입영역502a, ; 소스 영역
502b ; 드레인 영역503 ; 채널형성 영역
504a ; 소스 접촉패드504b ; 드레인 접촉패드
601a ; 소스 전극패드601b ; 드레인 전극패드
602 ; 알루미늄층603a,603b ; 연결배선
701 ; 파라미터 분석기702,712 ; 금선
703 ; 프로브 스테이션704,705 ; 홀더
706 ; 게이트 시료707 ; 실리콘 기판
708 ; 게이트 물질709 ; 스캐너
710 ; 광원711 ; 광검출장치
상기한 목적을 달성하기 위하여, 본 발명은 시료의 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 FET-팁 방식의 캔틸레버 탐침에 있어서, 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 p형 단결정 실리콘-온-절연체(SOI) 기판과, 상기 SOI 기판 위에 형성된 제2절연층과, 각각 상기 SOI 기판의 제2실리콘 층으로부터 막대 형상으로 연장 형성되며 양측변으로 제1 및 제2 연결배선이 소정 간격으로 배치된 적어도 하나의 캔틸레버 아암과, 각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 n형 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 수직으로 돌출된 첨두형 팁 형상으로 이루어진 p형의 채널형성 영역을 포함하는 n++-p-n++구조의 적어도 하나의 FET-팁 채널과, 각각 일단이 상기 제2절연층 위에 형성되며 타단이 제1 및 제2 연결배선과 연결되는 적어도 하나의 소스 전극패드 및 드레인 전극패드로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침을 제공한다.
본 발명의 다른 특징에 따르면, 본 발명은 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 p형 단결정 실리콘-온-절연체(SOI) 기판과; 각각 상기 SOI 기판의 제2 실리콘 층으로부터 막대 형상으로 연장 형성되며 양측변으로 제1 및 제2 연결배선이 소정 간격으로 배치된적어도 하나의 캔틸레버 아암과; 각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 n형 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 수직으로 돌출된 첨두형 팁 형상으로 이루어진 p형의 채널형성 영역을 포함하는 n++-p-n++구조의 적어도 하나의 FET-팁 채널로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침을 제공한다.
본 발명의 또 다른 특징에 따르면, 본 발명은 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판과, 상기 SOI 기판 위에 형성된 제2절연층과, 각각 상기 제2절연층 위에 형성되며 소스 및 드레인이 연결되는 적어도 하나의 소스 전극패드 및 드레인 전극패드를 포함하는 탐침 본체와; 각각 상기 탐침 본체의 제2실리콘 층으로부터 막대 형상으로 연장 형성되며 소스 전극패드 및 드레인 전극패드와 연결되는 제1 및 제2 연결배선이 소정 간격으로 배치된 다수의 캔틸레버 아암과; 각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 제2타입의 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 수직으로 돌출된 첨두형 팁 형상으로 이루어진 제1타입의 불순물이 도핑된 채널형성 영역을 포함하는 다수의 FET 채널로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침을 제공한다.
본 발명의 다른 특징에 따르면, FET-팁 방식의 캔틸레버 탐침 제조방법은 (가) 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판의 양면에 상부 및 하부 제2절연층을 형성하는 단계와, (나) 상기 상부 제2절연층을 패턴닝하여 SOI 기판의 선단부에 첨두형 팁 형성용 식각 마스크를 형성한 후 이를 이용하여 상기 제2실리콘의 일정한 두께 부분에 첨두형 팁을 형성하는 단계와, (다) 상기 웨이퍼의 양면을 습식 열산화한 후 상부면에 화학기상 증착 방법으로 TOES 산화막을 형성하는 단계와, (라) 막대형의 아암을 형성함과 동시에 선단부에 역 V자형의 선형상의 돌출부를 구비하고 돌출부 중앙에 상기 첨두형 팁이 위치하도록 상기 TOES 산화막을 패턴닝하여 이온 주입 마스크를 형성하는 단계와, (마) 상기 이온 주입 마스크를 이용하여 제2타입의 불순물을 제2실리콘 층으로 고 에너지 이온 주입한 후 열처리하여 노출된 제2실리콘 층을 활성화시킴에 의해 각각의 선단부에 FET 채널을 형성하는 단계와, (바) 상기 역 V자형 선단부에 선형상으로 소스 영역와 드레인 영역을 정의하며 소스 영역과 드레인 영역으로부터 막대형 아암의 양측변을 따라 후단부로 연장되어 본체에 소스 및 드레인 접촉패드를 형성하도록 상기 제2실리콘 층을 패턴닝하는 단계와, (사) 상기 본체 부분의 TOES 산화막 위에 상기 소스 및 드레인 접촉패드와 연결되는 소스 및 드레인 전극패드를 형성하는 단계와, (아) 상기 기판의 상부면을 보호막으로 보호한 상태에서 아암 부분에 제2실리콘 층만을 남기도록 기판 하부면의 벌크형 제1실리콘 층과 제1절연층을 건식 식각방법으로 패턴닝하여 제거하고 이어서 상기 보호막을 제거하는 단계로 구성되는 것을 특징으로한다.
본 발명의 다른 특징에 따르면, FET-팁 방식의 멀티 캔틸레버 탐침 제조방법은 (가) 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판의 양면에 상부 및 하부 제2절연층을 형성하는 단계와, (나) 상기 상부 제2절연층을 패턴닝하여 SOI 기판의 선단부에 첨두형 팁 형성용 식각 마스크를 형성한 후 이를 이용하여 상기 제2실리콘의 일정한 두께 부분에 다수의 첨두형 팁을 일정한 간격으로 형성하는 단계와, (다) 상기 웨이퍼의 양면을 습식 열산화한 후 상부면에 화학기상 증착 방법으로 TOES 산화막을 형성하는 단계와, (라) 각각 막대형의 아암을 형성함과 동시에 선단부에 역 V자형의 선형상의 돌출부를 구비하고 돌출부 중앙에 상기 첨두형 팁 각각이 위치하도록 상기 TOES 산화막을 패턴닝하여 이온 주입 마스크를 형성하는 단계와, (마) 상기 이온 주입 마스크를 이용하여 제2타입의 불순물을 제2실리콘 층으로 고 에너지 이온 주입한 후 열처리하여 노출된 제2실리콘 층을 활성화시킴에 의해 각각의 선단부에 FET 채널을 형성하는 단계와, (바) 각각 상기 역 V자형 선단부에 선형상으로 소스 영역와 드레인 영역을 정의하며 소스 영역과 드레인 영역으로부터 막대형 아암의 양측변을 따라 후단부로 연장되어 본체에 소스 및 드레인 접촉패드를 형성하도록 상기 제2실리콘 층을 패턴닝하여 다수의 캔틸레버 아암을 형성하는 단계와, (사) 상기 본체 부분의 TOES 산화막 위에 각각 상기 소스 및 드레인 접촉패드와 연결되는 소스 및 드레인 전극패드를 형성하는 단계와, (아) 상기 기판의 상부면을 보호막으로 보호한 상태에서 각각의 아암 부분에 제2실리콘층만을 남기도록 기판 하부면의 벌크형 제1실리콘 층과 제1절연층을 건식 식각방법으로 패턴닝하여 제거하고 이어서 상기 보호막을 제거하는 단계로 구성되는 것을 특징으로 한다.
본 발명에서는 캔틸레버 아암의 선단부 각각에 형성된 FET 채널에 신호 저장 및 읽기용 첨두형 팁을 구비한 FET 디바이스 영역이 형성되고, 이 디바이스의 소스 영역에 전압을 인가하면서 드레인 전류를 측정하면 MOS 구조의 시료에 저장된 전하를 측정하여 시료의 특성을 파악할 수 있고, 이를 이용해서 역으로 시료에 원하는 만큼의 전하를 축적할 수 있다.
상기한 바와 같이 본 발명에서는 아암의 선단부에 첨두형 팁을 구비하여 단일 또는 다수의 나노미터 영역에 대한 전하의 저장 및 읽기를 고속, 고정밀, 고해상도로 진행할 수 있어 차세대 멀티미디어 데이터 저장장치 등에 적용될 수 있고, MEMS 공정과 CMOS 공정을 이용하여 높은 수율로 캔틸레버 탐침의 제조가 가능하여 신뢰성이 우수한 단일/멀티 캔틸레버 탐침을 제조할 수 있다.
또한, 본 발명은 각 종류별로 서로 상이한 전하를 띠고 있는 DNA의 구분을 위한 고해상도 DNA 분석장치에 적용할 수 있다.
(실시예)
이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부도면을 참고하여 더욱 상세하게 설명한다.
(FET-팁 캔틸레버 탐침 구조)
첨부된 도 1은 본 발명에 따른 단일 FET-팁 캔틸레버 탐침의 개략 사시도이고, 도 16a 내지 도 16c는 각각 본 발명의 제1 내지 제3 실시예에 따라 서로 다른 모양을 갖는 단일 캔틸레버 아암을 나타낸 도면이다.
도 1을 참고하면, 본 발명의 단일 FET-팁 캔틸레버 탐침(100)은 벌크형 단결정 실리콘 층(101) 위에 실리콘 산화막(201)과 상부 실리콘 층(102)이 순차적으로 올려져 있는 p형 단결정 실리콘-온-절연체(silicon on insulator; SOI) 기판을 이용하여 형성된다.
캔틸레버 탐침(100)은 탐침 본체(108)로부터 연장된 상부 실리콘 층(102)을 패턴닝하여 도 16a 내지 도 16c에 도시된 여러 형태 중 하나의 형태를 갖는 캔틸레버 아암(408)을 구비하며, 캔틸레버 아암(408)의 선단부에는 p형의 첨두형 팁(406)이 채널형성 영역(503)의 중앙부에 위치하여 n++-p-n++구조의 FET 채널(409)이 형성된 구조를 갖는다.
n++-p-n++구조의 FET 채널(409)은 첨두형 팁(406)이 선단부 중앙에 위치하도록 한 상태에서 디바이스 영역을 정의하여 팁(406)과 채널형성 영역(503)을 제외하고 n형 불순물을 고 에너지 이온 주입하여 소스 및 드레인 영역(502a,502b)을 형성하여 이루어진다.
캔틸레버 아암(408)의 선단부에 형성된 소스와 드레인 영역(502a,502b)은 캔틸레버 아암(408)을 따라 탐침 본체(108)로 연장 형성되어 상대적으로 넓은 영역의 소스 및 드레인 접촉패드(504a,504b)에 연결되며, 상기 소스와 드레인 접촉패드(504a,504b)에는 각각 산화막(205) 상부에 알루미늄을 이루어진연결배선(603a,603b)을 통하여 외부로 연결되는 소스 및 드레인 전극패드(601a,601b)와 연결된다.
벌크형 단결정 실리콘(101)의 하부에 형성된 알루미늄층(602)은 탐침 본체(108)를 하부면의 단결정 실리콘(401)과 산화막(201)으로부터 떼어놓기 위한 공정의 식각 마스크로 사용된 막의 잔류부분이다.
구체적인 캔틸레버 아암(408)의 모양은 예를들어, 도 16a 내지 도 16c에 도시된 바와 같이 제1 내지 제3 실시예의 3가지 형태로 나뉘어져 있다.
도 16a에 도시된 제1실시예의 경우 캔틸레버 아암(408)은 탐침 본체(108)로부터 서로 일정한 간격을 유지하면서 일정한 폭으로 평행하게 한쌍의 제1 및 제2 아암(408a,408b)이 연장 형성되고, 제1 및 제2 아암(408a,408b)의 각 선단부로부터 선단부가 만나도록 다시 약 45도 각도로 내측 방향으로 경사연결부(408c,408d)가 연장형성된다.
이 경우 상기 경사연결부(408a,408b)가 만나는 부분의 중앙에는 p형의 첨두형 팁(406)(도시되지 않음)이 돌출되어 형성되고, 팁(406)의 양측에는 n++형 소스 및 드레인 영역(502a,502b)이 형성되어 n++-p-n++구조의 FET 채널(409)이 형성된다(도 22 참조).
이와 같이 FET 채널(409)로부터 탐침 본체(108)와의 연결을 분리된 제1 및 제2 아암(408a,408b)을 사용하여 분리시킨 이유는 FET 채널(409)을 형성하기 위하여 n형 불순물을 도핑한 경우 캔틸레버 아암에서 채널이 형성될 수 있기 때문이다.
이 점과 관련하여 한국공개특허공보 제2001-0045981호의 종래 기술에서는 FET 채널로부터 본체로 연결되는 아암 부분이 단일체로 형성되어 이러한 문제점을 해결할 수 없어서 탐침 디바이스 특성이 전압이 높아지는 영역에서는 기존의 MOSFET의 특성과 다르게 나타나는 문제가 존재한다.
그러나, 제1실시예의 본 발명 구조에서는 FET 채널(409)이 캔틸레버 아암(408)의 최선단부에서만 이루어지게 되므로 캔틸레버 탐침은 정상적인 기존의 MOSFET의 특성을 갖게 된다. 캔틸레버 아암(408)의 2아암이 만나는 끝 부분의 폭(L1)은 3 마이크로미터로 설계되어졌다. 이 부분이 n++-p-n++의 FET 트랜지스터가 형성되는 FET 채널(409) 영역이다.
캔틸레버 아암(408)의 전체 길이(L)는 예를들어, 200 마이크로미터로 설정하였고, 캔틸레버 아암의 전체 폭(W)은 50 마이크로미터로 설정하였다. 제1 및 제2 아암의 각 폭(W1)은 10 마이크로미터, 제1 및 제2 아암(408a,408b) 사이의 폭(W2)은 30 마이크로미터로 떨어지게 설계하였다. 또한 제1 및 제2 아암(408a,408b) 사이의 폭(W2)은 캔틸레버 아암이 부착되어진 탐침 본체(body)(108)에서도 600 마이크로미터까지 같은 폭(W2)으로 떨어져 있게 설계되어져 있다. 이러한 이유는 제1 및 제2 아암(408a,408b)을 분리시킨 것과 동일한 이유이다.
또한, 제1 및 제2 아암(408a,408b)의 선단부분에 위치한 사각형 모양의 반사판(M)은 캔틸레버 아암(408)의 끝에서 27.5 마이크로미터(L2)의 거리에 위치하고, 제1 및 제2 아암(408a,408b)의 선단부에서는 6 마이크로미터(L4)의 위치에 있다.이 반사판(M)은 도 5와 같이 원자력간 현미경 시스템(AFM)에 부착하여 사용할 때 이용된다. 즉, 원자력간 현미경 시스템에서 시료와 캔틸레버 아암(408)을 얼라인(align) 하기 위해 레이저 빔을 사용하는데 반사판(M)은 레이저 빔을 반사하는 역할을 수행한다. 이때 반사판(M)의 길이(L3)와 폭(W7)은 각각 18 마이크로미터의 크기를 갖도록 하였다.
또한, 이 반사판(M)을 제1 및 제2 아암(408a,408b)에 연결하기 위해 각각 한쌍의 "??" 자 연결부(408e)와, 연결부(408e)의 중앙에서 연장되어 이를 반사판(M)에 연결하는 일자형 연결부(408f)는 채널의 영향을 최대한 억제하기 위한 설계이다.
도 16(b)에 도시된 제2실시예의 경우 캔틸레버 아암(418)은 탐침 본체(108)로부터 서로 일정한 간격을 유지하면서 평행하게 3개의 제1 내지 제3 아암(408a,408b,408g)이 연장 형성되고, 제1 및 제2 아암(408a,408b)의 선단부에서 제3아암(408g)의 선단부로 각각 일자형 연결부(408h)가 연결되어 있다.
제2실시예의 시료 제작시에 캔틸레버 아암(418)의 전체 길이(L')는 예를들어, 250 마이크로미터, 전체 캔틸레버 아암의 폭(W')은 50 마이크로미터, 제1 및 제2 아암(408a,408b)의 폭(W'1)은 각각 10 마이크로미터, 제3아암(408g)의 폭(W'2)은 20 마이크로미터, 제1 및 제2 아암과 제3아암 사이의 간격(W'3)은 각각 5 마이크로미터로 제작되었다.
또한, FET 채널(409) 영역의 폭(L'1)은 제1실시예와 동일하게 3 마이크로미터로 설정하였다. 제2실시예는 제1실시예와 유사한 특성을 나타낸다.
도 16(c)에 도시된 제3실시예의 경우 캔틸레버 아암(428)은 단일 막대의 형태로 이루어져 있으며, 캔틸레버 아암(428)의 선단부에는 삼각형의 연장부(110)가 연장형성되고, 삼각형 연장부(110)의 선단부에는 제1실시예와 유사한 FET 채널(409)이 형성되도록 내부에 오각형상의 관통홈(110a)이 구비되어 있다.
상기 제3실시예에서는 캔틸레버 아암(428) 전체의 길이(L'')는 250 마이크로미터이고, 캔틸레버 아암의 폭(W'')은 25 마이크로미터이다. 오각형 관통홈(110a)의 길이(L''3)는 20 마이크로미터이고, 폭(W''1)은 5 마이크로미터의 오각형 형태를 이루도록 하였다. FET 채널(409) 영역의 폭(L''1)은 제1실시예와 동일하게 3 마이크로미터로 설정하였고, 오각형 내부의 삼각형 높이(L''2)는 12.5 마이크로미터이다.
상기한 제1 내지 제3 실시예의 캔틸레버 아암(408,418,428)의 시료 제작을 위해 예시한 상기 수치들은 단지 예시를 위한 것이며 본 발명이 이에 제한되는 것은 아니다.
상기한 바와 같이 각각 제1 내지 제3 실시예의 캔틸레버 아암(408,418,428)과 탐침 본체(108)로 구성되는 FET-팁 방식의 캔틸레버 탐침은 도 22 및 도 23에 도시된 바와 같이 단일 또는 멀티 타입으로 구현될 수 있다.
도 22는 완성된 캔틸레버 탐침의 팁(a)과 제1 내지 제3 실시예의 캔틸레버 아암(b), (c), (d)을 확대한 전자 현미경 사진이며, 도 23은 각각 제1 내지 제3 실시예에 대한 단일 FET-팁 탐침(a), 1×4 FET-팁 탐침 어레이(b), 5×5 FET-탐침 어레이(c)를 나타낸 전자 현미경 사진이다.
본 발명에 따른 캔틸레버 탐침은 먼저 도 22 및 도 23(a)와 같이 각 캔틸레버 본체에 캔틸레버 아암이 한 개만 존재하는 단일 타입과, 도 23(b)와 같이 하나의 캔틸레버 본체에 일자로 100 마이크로미터 거리를 두고 각 4개의 캔틸레버 아암이 일체로 형성된 1×4 탐침 어레이 형태, 도 23(c)와 같이 단일 몸체 내부에 사변형으로 150 마이크로미터 거리를 두는 5×5 탐침 어레이 형태로 구현된다.
이와 같이 본 발명의 FET-팁 방식 캔틸레버 탐침은 단일/멀티 캔틸레버 아암마다 선단부에 단일/다수의 FET 채널(409)이 3 마이크로미터 크기로 형성됨과 동시에 채널형성 영역(503)에 첨두형 팁(406)이 형성되므로 단일 또는 다수의 나노미터 영역에 대한 전하의 저장 및 읽기를 고속, 고정밀, 고해상도로 진행할 수 있게 된다.
즉, 각각의 캔틸레버 탐침은 단일/멀티 캔틸레버 아암마다 선단부에 형성된 단일/다수의 n++-p-n++구조의 FET 채널(409)에 형성된 첨두형 팁(406)에 의해, 시료 위에 분포된 다수의 전하 농도가 다른 다수의 미세 영역에 대한 전하량을 한번에 고해상도로 감지할 수 있게 된다.
상기한 시료 위에 분포된 전하량의 감지는 캔틸레버 탐침의 FET 채널(409) 즉, 채널형성 영역(503)이 FET의 게이트 역할을 하는 시료 위를 지나갈 때 시료에 분포된 전하량에 따라 채널형성 영역(503)에 형성되는 채널 폭이 변하여 소스 및 드레인 영역(502a,502b) 사이에 흐르는 전류량이 변하므로 시료에 분포된 전하량에 비례한 전류량을 검출할 수 있게 된다.
이 경우 본 발명에서는 다수의 캔틸레버 탐침에 의해 시료위에 분포된 다수의 나노미터 영역에 대한 전하량을 한번에 감지할 수 있게 되어 상기 한국공개특허공보 제2001-0045981호의 단일 탐침에서는 불가능하였던 고속의 전하의 읽기를 고정밀, 고해상도로 진행할 수 있게 된다.
상기와 동일한 원리로 다수의 나노미터 영역에 대한 고속의 전하 쓰기도 이루어질 수 있게 되어 초소형, 고집적, 대용량의 데이터 기억장치에 적용이 가능하게 된다.
도 2는 본 발명의 단일 FET-팁 캔틸레버 탐침의 전기적 특성을 조사하기 위한 측정방법을 나타낸 개략도이다.
캔틸레버 탐침의 전기적 특성을 조사는 전압 변화에 따른 전류 특성 측정 장비인 HP 4155A 파라미터 분석기(parameter analyzer)(701)와 캔틸레버 탐침 디바이스를 올려놓는 프로브 스테이션(probe station)(703)을 이용하여 디바이스 특성을 조사했다. 이 때 사용한 게이트 시료(706)는 실리콘 기판 위에 형성된 양질의 산화막-질화막-산화막(oxide-nitride-oxide; ONO) 구조를 사용하였고, 이 기판 뒷면의 전극면에 금 선(gold wire)(712)을 연결하여 파라미터 분석기(701)의 게이트 라인에 연결하였다.
또한, 본 발명의 캔틸레버 탐침(100)의 소스와 드레인 영역(502a,502b)과 연결된 소스와 드레인 전극패드(601a,601b)에도 금 선(702)으로 연결을 하여 파라미터 분석기(701)의 소스와 드레인 라인에 연결하였다. 게이트 시료(706)는 절연체로 만들어진 홀더(holder)(705)에 각도를 주어 부착하였고, 본 발명의 캔틸레버탐침(100)도 절연체 홀더(704)에 부착하였다. 두 절연체 홀더는 모두 테플론(teflon) 재질로 되어있다. 이 절연체 홀더들은 프로브 스테이션(703) 위에 올려져 있고, 게이트 시료(706)와 캔틸레버 탐침(100)은 프로브 스테이션(703)에 부착되어진 프로브를 이용하여 거리를 조절 할 수 있게 하였다.
도 24a 및 도 24b는 본 발명의 단일 FET-팁 캔틸레버 탐침에 대하여 도 2의 측정방식으로 게이트에 일정한 전압을 인가하면서 드레인-소오스 간의 전압(VDS) 변화에 따른 드레인 전류(ID) 값을 측정한 전압-전류 특성 그래프를 나타낸다.
도 24a는 암 상태(dark state)에서의 전압-전류 특성 그래프이고, 도 24b는 라이트를 켠 상태(light-on state)로 측정한 전압-전류 특성 그래프이다. 라이트를 켠 상태에서는 본 발명 FET-팁 캔틸레버 탐침의 소스 영역(502a)에서 전자(electron)가 활성화(generation)되어 트랜지스터 작동에 영향을 주어 암 상태보다 큰 전류량이 흐른 것으로 나타났다.
도시된 바와 같이 인가되는 게이트 전압(VG)이 0-20V일 때 드레인-소오스 간의 전압(VDS) 변화에 따른 전류 특성 곡선은 종래의 n 채널 MOSFET의 특성과 동일한 형태를 나타내는 것을 알 수 있다.
그러나, 본 발명의 캔틸레버 탐침에 대한 특성 그래프에서는 게이트 전압(VG)이 0V일 경우에도 게이트 전압(VG)이 5V일 때와 유사하게 드레인-소오스 간의 전압(VDS)이 증가하는 것에 비례하여 드레인 전류가 증가하는 것으로 나타나, 종래의 n 채널 MOSFET의 경우와 다르게 나타났다. 이와 같은 결과는 종래의 n 채널 MOSFET 디바이스 공정에서는 문턱전압(threshold bias; Vt)을 조절하는 공정이 있는데 비해 본 발명의 공정에서는 이 공정을 실시하지 않기 때문이다.
본 발명의 단일 FET-팁 캔틸레버 탐침에 대한 특성 측정 결과로서 1×4 탐침 어레이 및 5×5 탐침 어레이의 멀티 FET-팁 캔틸레버 탐침의 특성도 동일하게 얻어진다.
따라서, 상기한 전압-전류 특성 그래프를 통하여 본 발명의 단일 FET-팁 캔틸레버 탐침을 이용하여 나노미터 영역에서 전하 저장 및 읽기가 가능함을 알 수 있었다.
한편 DNA는 각 종류별로 상이한 전하를 띠고 있기 때문에 본 발명의 캔틸레버 탐침을 이용하면 생의료(biomedical) 부분에서 DNA의 구분을 위한 측정 장비로도 사용 가능하다.
도 3은 본 발명의 캔틸레버 탐침을 원자간력 현미경(AFM) 시스템에 적용하는 방법을 나타낸 개략도로서, 시료의 특성을 조사하는 경우는 금 선(702)을 통하여 FET-팁 캔틸레버 탐침(100)의 소스와 드레인 사이에 동작전압을 인가한 상태에서 드레인으로 흐르는 전류를 측정한다. 이 경우 게이트 시료(706)는 실리콘 기판(707) 위에 나노 크기를 갖는 다수의 게이트 물질(708)이 형성된 구조로서, 실리콘 기판(707)의 배면에 형성된 전극면에 옴 접합된 금 선(712)을 통하여 게이트 전압(VG)이 인가된 상태에서 시료의 특성을 조사하게 된다.
이때 게이트 절연체 대신 DNA 시료를 올려놓으면 FET-팁 캔틸레버 탐침(100)으로 각각의 DNA의 전하량을 읽을 수 있으므로 DNA를 구분할 수 있게 된다. 따라서, 본 발명의 FET-팁 캔틸레버 탐침(100)으로 DNA의 특성을 조사할 수 있게 된다.
상용화된 원자력간 현미경 시스템에 본 발명의 FET-팁 캔틸레버 탐침(100)을 부착시키고, 압전 원통형 스캐너(piezoelectric tube scanner)(709)를 이용하여 캔틸레버 탐침(100)의 캔틸레버 아암(408) 선단부와 시료간의 거리를 조절한다.
이 때 원자력간 현미경 시스템에서 광원(710)을 통해 나오는 빔이 캔틸레버 아암(408) 끝에서 반사되어 광검출장치(photo detector)(711)에 도달하므로 캔틸레버 아암(408)의 휨 정도를 알 수 있게 되어 시료의 표면지형(topography)을 읽을 수 있다. 상용화된 원자간력 현미경(AFM) 시스템에 관련된 것은 이미 많이 알려져 있어 더 이상 상세한 언급은 하지 않는다.
(캔틸레버 탐침 제조공정)
이하에 상기한 본 발명의 FET-팁 캔틸레버 탐침에 대한 제조공정을 도 4 내지 도 21을 참고하여 상세하게 설명한다.
본 발명의 FET-팁 캔틸레버 탐침은 단일, 1×4 탐침 어레이 및 5×5 탐침 어레이 구조가 가능하나, 제조공정의 설명은 설명의 편의상 단일 FET-팁 캔틸레버 탐침의 제작을 기준으로 설명한다.
먼저 도 4를 참고하면, 처음에 시작하는 재료는 단결정 벌크(bulk) 실리콘 층(101) 위에 실리콘 산화막(silicon dioxide; SiO2)(201)이 1 마이크로미터 두께로쌓이고, 그 위에 7.5±0.5 마이크로미터 두께 또는 10±0.5 마이크로미터 두께의 100 방향의 p형 상부 실리콘 층(102)을 갖는 실리콘-온-절연체(SOI) 웨이퍼이다. 상부 실리콘 층(102)은 첨두형 팁(406)의 높이와 캔틸레버 아암(408)의 두께를 결정하게 되어 있고, 이 두께는 캔틸레버 아암의 공명 진동수에 관련된다. 낮은 공명 진동수를 얻기 위하여 캔틸레버 아암(408) 두께를 얇게 할 경우는 화학적 물리적 식각(chemical mechanical polish; CMP)을 통해서 가능하다.
본 발명의 제조 공정에서는 상부 실리콘 층(102)의 두께가 적절하여 화학적 물리적 식각 공정을 실시하지 않았다. 상부 실리콘 층(102)과 하부 실리콘 층(101)의 결정 방향은 100 방향이고, 모두 P형이다.
이 실리콘-온-절연체 웨이퍼의 양면에 먼저 실리콘 산화막(202,203)을 형성한다. 이 때 사용되어진 산화막(202,203)은 화학기상 증착 방법(chemical vapor deposition; CVD) 방법을 사용해도 무관하다. 그러나, 본 발명 실시예에서는 제조공정 중 웨이퍼 뒷면에 긁힘을 방지 및 양질의 산화막을 위하여 열 산화 방법을 사용하였다.
상부의 산화막(202)을 열 산화 방법으로 형성하는 경우 양면이 동시에 산화막이 형성되는 특성이 있다. 본 발명의 제조공정에서는 산화막(202,203)이 충분히 두꺼운 상태를 필요로 하는 과정이 있어서 습식 열 산화 방법(wet thermal oxidation)으로 산화막을 1 마이크로미터 두께로 형성하였다.
1 마이크로미터 두께의 열 산화막이 형성된 다음 도 4와 같이 상부의 산화막 층(202)에 첨두형 팁 모양을 형성하는 사진 공정을 진행한다. 사진 공정에서 사용한 양성 감광막(positive photoresist)(301)은 AZ1512 감광제를 표준 공정으로 사용하였다. AZ1512 감광제의 표준공정은 웨이퍼 위에 감광막을 스포이드로 뿌려준 후 고속 회전(4000 rpm)으로 회전도포(spin coating)하면 감광막의 두께는 1.2 마이크로미터의 두께로 도포된다.
만약 상기 표준방법으로 진행할 때 원형패턴(400)이 잘 형성되지 않는 경우는 하기 수학식 1을 이용하여 감광막의 두께를 달리하였다.
이 경우는 AZ1512 감광막을 저속 회전(500 rpm)으로 5~7초간 돌린 후, 고속 회전(2000 rpm)으로 35초간 돌려 회전 도포하였다. 이 때 감광막은 1.6~1.8 마이크로미터의 두께로 도포된다
웨이퍼 위에 AZ1512 감광제가 회전 도포된 후 95℃의 전기로(electric oven)에서 20~30분간 초기 열처리를 실시한다. 열처리 후 도포된 감광막(301)의 열을 공기 중에서 충분히 식힌다.
이어서 충분히 식힌 웨이퍼에 사진 건판(photo mask)을 올려 놓고, 자외선을 조사(UV expose)한다. 일반적으로 표준공정으로 감광막을 회전 도포하면 자외선은 12 mW 출력으로 7.9초 조사하나, 본 발명에서는 감광막(301)의 두께가 더 두꺼우므로 12mW 출력으로 9.0~9.5초간 조사하였다.
자외선 조사 후 웨이퍼를 현상액(developer)에 넣는다. 이때 사용한 현상액은 AZ 300 MIF 용액과 초 순수 물(deionized water)을 6:1로 혼합한 용액을 사용하여 표준공정보다 긴 4분 35초~4분 40초간 현상을 실시하였다. 현상이 완료된 웨이퍼를 초 순수 물로 60초씩 6회 헹굼을 실시 한 후 회전 건조기(spin dryer)를 이용하여 웨이퍼에 잔존하는 물기를 제거한다. 물기가 완전히 제거된 웨이퍼를 110℃ 전기로에서 30분간 후속 열처리를 실시한다.
사진공정이 완료된 포토 레지스트 패턴은 직경 3 마이크로미터 크기의 원형(400)과 얼라인먼트(alignment) 패턴(401)으로 되어져 있다. 얼라인먼트 패턴(401)은 넓은 웨이퍼 안에서 원형 패턴(400)의 위치를 파악하게 하는 역할을 하고, 후속 공정에서의 패턴들을 정확하게 정렬하는 기준으로 사용된다.
도 4의 사진공정을 거쳐 얻어진 포토 레지스트 패턴을 이용하여 산화막(202)에 대한 식각공정을 실시하였다. 산화막(202)을 식각하는 방법으로 초 순수 물과 불산(HF)을 섞은 용액을 사용하거나, NH4F와 불산을 7:1로 혼합한 BHF(buffered HF)용액(다른 말로 BOE(buffered oxide etchant)라 칭한다.)을 이용하는 습식 식각(wet etch) 방법을 하는 경우 공정 단가를 줄 일 수 있다.
하지만, 본 공정에서는 형성된 산화막(202,203)의 성질이 우수하여 사용한 감광막(301)이 산화막(202)을 습식 식각하는 과정에서 마스크 역할을 하지 못하게 되어 정확한 패턴을 얻을 수 없었다. 따라서 산화막(202) 식각은 건식 식각(dry etch) 방법을 실시하였다. 그러나, 화학기상증착 방법으로 산화막을 형성하는 경우는 습식 식각을 실시하여도 감광막(301)이 마스크 역할을 할 수 있다.
산화막(202)을 건식 식각한 후 사용한 감광막(301)을 황산(H2SO4)과 과산화 수소(H2O2)를 4 : 1 비율로 혼합한 용액에서 120도 온도로 가열하여 10분 이상 감광막을 제거한다. 일반적으로 건식 식각방법으로 산화막을 식각하였을 때 사용한 감광막은 변형이 되어 용액을 이용한 방법으로 감광막를 제거하는데 시간이 많이 소요되므로 산소 플라즈마(oxygen plasma) 방법을 이용하여 감광막을 태워 제거하는 방법을 사용하지만, 본 발명의 공정에서 사용한 건식 식각장비는 감광막 변형이 적게 이루어져서 용액 방법으로 쉽게 제거할 수 있었다.
황산 용액에서 감광막을 제거 후, 기판을 초 순수 물로 60초씩 6회 걸쳐 황산을 없앤다. 또한, 다음 공정을 위해 웨이퍼 세척작업을 감광막 제거 용액과 똑같은 용액이 들어 있는 다른 용기에서 120도 온도로 가열하여 10분간 세척 작업을 실시한다. 웨이퍼 세척 작업이 완료 된 후 기판을 초 순수 물로 60초씩 6회 걸쳐 황산을 없앤다. 웨이퍼 표면에 남아 있는 물기는 회전 건조기에 넣고 물기를 제거했다.
도 5는 도 4의 공정이 완료된 후 첨두형 팁(403)을 형성하는 식각 공정의 공정도이다. 팁(403)을 만들기 위해 상부 실리콘(102)을 알칼리 수산화 화합물 계열(KOH, NaOH, CeOH, RbOH 등)이나 TMAH(tetramethyl ammonium hydroxide; (CH3)4NOH) 또는 EDP(ethylene diamine pyrochatechol) 등을 이용하여 습식 식각을 할 수 있다. 습식 식각에 사용되는 용액들은 모두 등방성 식각(isotropy etch)의 특성을 가지므로 사용 가능하다. 습식 식각을 하였을 경우 팁의 모양이 사면체 구조를 형성하고, 이 사면체 구조의 옆면의 결정 방향이 초기 사진공정에 따라 매우 민감하게 바뀌는 문제점이 있다. 이런 문제점은 FET-팁 캔틸레버를 구동할 때 기판의 정보를 정확히 얻는데 노이즈(noise)로 작용할 우려가 있다.
따라서 본 발명의 공정에서는 습식 식각을 실행하지 않고 플라즈마를 이용하여 상부 실리콘(102)을 건식 식각방법을 사용하였다. 건식 식각 방법에서 실리콘을 식각할 수 있는 가스의 종류는 많다. 가장 많이 사용하는 것은 비등방성 식각(anisotropy etch)용으로는 Cl2가 대표적이고, 등방성 식각을 하는 경우는 F가 들어 있는 가스를 사용한다. F가 들어 있는 가스들 중에 탄소(C) 성분이 포함되는 경우 식각 공정이 진행되는 동안 식각되는 실리콘 표면에 테플론(teflon) 계열의 다중중합체(polymer)가 형성되는 문제점이 있다. 따라서 본 공정에서는 등방성 식각을 위해 F 성분이 포함되고, 다중중합체를 형성하지 않는 SF6가스를 사용하여 상부 실리콘(102a)을 건식 식각하였다. 상부 실리콘(102)이 7±0.5 마이크로미터 두께인 경우 건식 식각의 단차는 3 마이크로미터로 하였고, 상부 실리콘(102)이 10±0.5 마이크로미터 두께인 경우는 6 마이크로미터 높이의 팁(403)을 형성하였다.
도 6은 도 5의 공정을 실시한 후의 현미경 사진(a)과 전자 현미경 사진(b)의 결과이다. 도 5의 공정을 실시하고 현미경으로 보면 사진(a)와 같이 여러 동심원이 보인다. 이와 같은 동심원의 직경으로 건식 식각에 따른 식각 형태를 알 수 있었다. 사진(b)는 사진(a)와 같은 형태에서 다소 측면으로 식각이 덜 되어진 경우의전자 현미경 사진이다. 이 경우의 팁 높이는 대략 6 마이크로미터이다.
도 7은 도 6의 사진(b)와 같은 형태로 건식 식각을 실시한 후 팁을 뾰족하게 하는 공정의 전자 현미경 사진 결과이다. 먼저, 도 6의 사진(b)의 상부 산화막 층을 초 순수 물 BOE 용액이 7:1로 희석된 용액을 이용하여 제거하고 세척을 실시한다. 웨이퍼에 잔존하는 물기를 제거한 후 습식 열산화 방법으로 팁의 전면을 산화시켜 산화막을 형성한다. 이 때 산화막의 두께는 1 마이크로미터 두께 조건으로 형성한 후 이 산화막 층을 초 순수 물과 BOE 용액이 7:1로 희석된 용액을 이용하여 제거한 결과가 사진(a)에 도시되어 있다.
사진(b)는 사진(a)에서 팁을 다시 습식 열산화 방법으로 0.5 마이크로미터의 산화막을 전면에 형성한 후 산화막을 제거한 경우이다. 사진(b)는 사진(a)보다는 팁의 끝이 뾰족해졌으나, 날카롭게는 형성되지 않았다. 팁을 더욱 뾰족한 형태로 만들기 위하여 다시 습식 열산화 방법으로 0.3 마이크로미터의 산화막을 형성하고, 팁에 형성된 산화막 층을 제거하고 세척과 건조를 실시한다. 그 결과 얻어진 구조가 사진(c)이다. 팁을 더욱 뾰족하게 하려고 습식 열산화를 0.5 마이크로미터 두께로 더 실시 한 후 같은 방법으로 산화막을 제거한 결과 사진(d)의 구조를 얻었다. 팁이 3 마이크로미터 높이의 경우도 같은 공정을 동시에 실시하여 (d)와 같은 결과를 얻을 수 있었다. 열산화를 실시하는 횟수는 도 6의 결과에 크게 좌우된다.
다시 말하면 마스크 층으로 되어 있는 산화막 아래에 있는 건식 식각한 팁의 측면이 많이 식각되어져 있을수록 팁을 뾰족하게 하는 습식 열산화의 횟수가 줄어 들게 된다. 또한, 한번에 과도한 산화막을 형성하는 경우 팁의 높이는 크게 낮아지고, 팁의 뾰족함은 수 차례 나누어 실시하는 것 보다 둔탁해진다. 이러한 팁 형성공정은 이미 많은 연구 결과가 보고되어 있다.
도 8은 도 7의 공정에서 팁을 뾰족하게 하기 위한 4차의 습식 열산화를 실시하여 산화막을 0.5 마이크로미터 두께로 형성하고, 뾰족한 팁에 TEOS(tetraethoxysilane) 산화막을 형성하는 공정의 공정도이다. 먼저 습식 열산화를 실시하면 팁과 웨이퍼 뒷면에 0.5 마이크로미터 두께의 산화막(204)이 형성되는데 팁 끝에서는 산화막 두께가 얇고 다음 공정에서 마스크 물질로 사용하기에는 어려움이 있다.
따라서, 습식 열 산화막을 0.5 마이크로미터 형성한 후 TEOS 산화막(205)을 2 마이크로미터 두께로 화학기상 증착 방법을 실시하였다. TEOS 산화막(205)은 단차 메움(step coverage)이 우수하나 산화막 팁(403)의 끝을 보호하고 다음 공정의 사진 공정을 위하여 단차 메움을 더욱 크게 할 수 있는 열처리 과정을 실시하였다. 고온의 확산로(furnace)를 이용하여 1000 ??에서 60분간 열처리 과정을 거쳤다.
도 9는 도 8의 공정이 완료된 후의 산화막 팁(403)의 전자 현미경 사진 결과이다. 제 8도의 공정을 통하여 뾰족한 산화막 팁(403)의 주변으로 TEOS 산화막(205)의 단차 메움이 잘 되어졌음을 알 수 있다. 그러나, 뾰족한 산화막 팁(403)의 높이가 6 마이크로미터의 경우는 도 8의 공정으로 도 9와 같은 결과를 얻을 수 없는 문제가 있다.
도 10은 캔틸레버 아암(408)의 선단부에 소스와 드레인 영역(502a,502b) 및 소스 및 드레인 영역으로부터 연장되어 탐침 본체에 형성되는 소스 및 드레인 접촉패드(504a,504b)를 형성하기 위해 상부 실리콘 층(102)에 이온 주입을 위한 이온 주입 마스크를 형성하는 공정도이다. 이 경우 소스 영역(502a)과 드레인 영역(502b) 간의 폭, 즉 채널형성 영역(503)은 3 마이크로미터로 설정하였다.
먼저 소스와 드레인 영역 형성을 위해 TOES 산화막(205)의 패턴닝을 위한 사진공정의 감광제 선택은 본 발명의 FET 채널(409)의 형성에 매우 중요하다. 먼저, 해상도(resolution)가 좋은 AZ 1512 감광제(단차가 없는 평면에서의 AZ 1512 감광막의 해상도는 1 마이크로미터 정도이다.)를 상기 식 1에 기초하여 rpm을 설정하는 경우에는 팁이 6마이크로미터일 때 단차를 충분히 덮어주지 못한다.
이런 문제를 해결하고자 여러 번의 AZ 1512 감광제를 회전도포 하였을 경우는 웨이퍼 끝부분에 에지 비드(edge bead) 현상으로 자외선 노광 시에 마스크와 웨이퍼 간의 접촉 거리가 조절되기 어려워 정확한 패턴을 웨이퍼 위에 형성시키기 어렵다.
반면, 해상도가 AZ 1512 감광막 보다 떨어지지만 단차를 쉽게 덮을 수 있는 AZ 4620 감광제(단차가 없는 평면에서의 AZ 4620 감광막의 해상도는 3 마이크로미터 정도이다.) 만을 사용하였을 경우 표준 회전수보다 적은 회전수로는 회전도포 하면 단차를 모두 덮어주기는 하였지만, 자외선 노광 시 AZ 4620 감광막의 해상도가 급격히 감소하여 3 마이크로미터의 해상도를 얻을 수 없었다.
이러한 문제점을 해결하고자 TOES 산화막(205)을 2 마이크로미터 두께로 형성하고, 열처리를 하였을 때 단차의 경계부분을 많이 메워줌으로써 상기 식 1을 이용하여 단일 감광막만을 이용한 사진공정 가능한 경우는 팁의 높이가 3 마이크로미터일 경우만 가능하였다. TEOS 산화막 형성 공정을 하였을 경우 단차가 어느 정도까지 감소하여 AZ 1512 감광막만을 이용하여도 3 마이크로미터의 해상도를 갖는 패턴을 웨이퍼에 형성 할 수 있었다.
하지만 6 마이크로미터 단차의 첨두형 팁의 경우는 도 8의 TEOS 산화막 형성 공정으로 실시하기 어려운 문제가 있어서 도 8의 공정을 거치지 않고 6 마이크로미터 단차에서도 첨두형 팁 끝을 보호하면서도 소스 영역과 드레인 영역간의 폭(404)을 정확히 정의할 수 있는 공정을 필요로 하였다. 도 8의 공정을 실시하지 않고서도 정확한 패턴 형성 및 공정단가를 최소로 하기 위한 방법을 제조공정 흐름에서 언급한다.
단차가 크게 나는 경우 AZ 1512 감광제만을 이용하거나 AZ 4620 감광제만을 사용하여서는 작은(여기서는 3 마이크로미터 크기, 실제로는 마스크와 웨이퍼 얼라인(align) 패턴에서 가장 작은 경우 2 마이크로미터이다.) 패턴을 웨이퍼 위에 형성하기 어렵기 때문에 AZ 1512 감광제와 AZ 4620 감광제를 이중으로 사용하는 방법을 사용하였다. 일반적으로 AZ 1512 감광제의 경우 점성계수가 작아서 점성계수가 큰 AZ 4620 감광제보다 먼저 도포를 실시한다. 이러한 방법으로 실시해 본 결과 AZ 4620 감광제의 해상도가 3 마이크로미터를 얻지 못한 결과를 얻었다.
본 발명의 캔틸레버 탐침에서는 낮은 해상도를 이용하여 소스와 드레인 영역의 폭을 설정하면 디바이스 구동 전압이 높아지므로 적절하지 못한 결과를 얻게 된다. 따라서 상기와 반대로 점성계수가 다소 큰 AZ 4620 감광제를 먼저 도포하고, 점성계수가 작은 AZ 1512 감광제를 나중에 도포하는 방법을 사용하였다. 이때 감광제 도포과정에서 먼저 도포된 AZ 4620 감광제를 열처리한 후 다음 AZ 1512 감광제를 도포하였을 경우 자외선 노광 시간 조절과 후속으로 올라간 감광제가 자외선 노광 시에 타는 문제(burning problem)를 유발한다.
또한, 자외선 노광 중에 일어나는 문제점이 없더라도 노광 후 감광막을 현상하는 과정에서 AZ 1512 감광막을 현상하는 용액을 먼저 사용하고, AZ 4620 감광막을 현상하는 용액(AZ 400K developer)을 사용할 때 먼저 현상된 AZ 1512 감광막이 AZ 4620 현상액 속에서 녹으면서 3 마이크로미터 패턴이 없어지거나, 후속 공정을 진행시키기 어려울 정도로 얇은 감광막 형태로 남는 문제점이 유발되었다. 이러한 문제점은 다음과 같이 해결하였다.
AZ 4620 감광제와 AZ 1512 감광제를 이중으로 사용하는데 먼저, AZ 4620 감광제를 표준 조건인 저속 회전의 경우 500 rpm으로 5초간 실시한 후 고속 회전 4000 rpm으로 35초간 회전 도포하고 열처리를 거치지 않은 상태에서, AZ 4620 감광제를 도포한 후 AZ 1512 감광제를 저속 회전의 경우 500 rpm으로 5초간 실시한 후 고속 회전의 경우 표준 회전수보다 낮은 1000 rpm으로 35초간 회전 도포하였다. 이렇게 하였을 때 6 마이크로미터인 단차를 이중 감광막이 모두 덮을 수 있었다. 또한, 웨이퍼 끝에 에지 비드가 나타나는 문제는 없었다.
감광제를 회전 도포한 후 열처리 공정은 전기로를 이용하여 110℃에서 30분간 실시하였다. 열처리 공정이 완료된 후 감광막을 공기 중에서 식히는 과정을 거쳤다. 감광제가 회전 도포된 실리콘 기판이 충분히 식은 후 자외선 노광을 실시하였다. 자외선 노광 시간은 노광 출력(expose power)에 따라 차이는 있지만, AZ4620 감광제의 노광 조건을 사용하였다. 이렇게 노광하였을 때 감광막이 자외선에 의해 타는 문제는 발생하지 않았다.
자외선 노광 후 감광막 현상은 AZ 1512 감광막 현상액인 AZ 300 MIF 용액과 물을 6 : 1 비율로 희석시킨 용액을 사용하여 현상을 하였다. 이때 AZ 4620 감광막은 별도의 현상액을 사용하지 않고도 현상이 이루어졌다. AZ 1512 감광막 현상액에서의 현상 시간은 표준 AZ 1512 감광막 현상 시간에 비해 다소 길어진 5분 정도의 시간동안 이루어졌다. 현상이 진행되어지는 동안 채널 형성부분에 대응하는 3 마이크로미터의 패턴이 있는 곳의 감광막 두께는 변화가 거의 없었고, 해상도의 차이도 표준공정과 별 차이를 나타내지 않았다.
현상액에서 현상이 완료된 후 현상액을 모두 제거하기 위하여 초 순수 물에서 수 차례 헹굼을 실시하고, 남아 있는 물기를 제거하기 위하여 회전 건조기에서 물기를 제거하였다. 현상이 완료된 후 기판은 다음 공정을 위하여 전기로를 이용하여 110℃에서 30분, 130℃에서 10분간 열처리 과정을 거쳤다. 이런 공정과정을 하였을 때 소스와 드레인 사이의 3 마이크로미터의 폭은 정확히 얻을 수 있었고, 2 마이크로미터의 폭을 갖는 정렬 패턴도 정확히 얻을 수 있었다.
사진공정이 완료된 웨이퍼에서 고 에너지 이온 주입(high energy ion implantation)을 위한 산화막 제거는 도 10에서 얻어진 감광막 식각 마스크(302)를 이용하여 TOES 산화막(205)인 경우는 건식식각방법으로 제거하고, TOES 산화막 없이 도 7의 4차 습식 열 산화막을 이용한 경우는 7 :1 BHF 용액으로 제거하였다.
산화막(205)을 제거한 후 초 순수 물을 수 차례 이용하여 웨이퍼 표면에 남아있는 불산 성분을 제거하고, 회전 건조기로 물기를 제거하여 이온 주입을 위한 식막 마스크(205a)를 형성하였다. 이 과정에서 감광막은 마스크 역할을 하는 동안 그대로 유지되었다.
그후 소스와 드레인 영역에 불순물을 이온 주입할 때 보다 확실한 마스킹을 필요로 하기 때문에 습식 식각공정이 완료된 후 감광막 식각 마스크(302)를 제거하는 공정은 실시하지 않았다.
그러나 건식 식각의 경우는 감광막을 황산(H2SO4)과 과산화 수소(H2O2)를 4 : 1 비율로 혼합한 용액에서 120도 온도로 가열하여 2 ~ 3시간 동안 감광막을 제거하였다. 황산 용액에서 감광막을 제거한 후, 기판을 세척/건조하였다.
도 11은 도 10의 공정 중에 도 8의 제조공정을 거친 경우 캔틸레버 아암의 선단부의 전자 현미경 사진이다. 또한 도 8의 공정을 거치지 않고 도 10의 공정을 실시한 경우도 같은 결과를 얻었다.
도 12는 도 8의 공정을 거치지 않고 도 10의 공정을 실시한 후 소스와 드레인 영역에 고 에너지 이온 도핑을 위한 공정도로서, 주입 이온은 소스와 드레인 영역이 n형이 되도록 원자가 31번의 인(31P+)을 사용하였다. 고 에너지 이온 도핑 시스템(high energy ion implant)을 이용하여 70 keV 에너지로 1×1016/cm2의 양으로 도핑을 하였다. 부재번호 501은 이온 주입된 영역을 나타낸다.
이온 도핑을 위해 더 무거운 비소(arsenic; As)를 사용하는 경우도판트들(dopants)이 캔틸레버 깊숙이 들어가지 못하고, 도핑 하는 동안 캔틸레버의 실리콘에 손상을 많이 주는 문제가 있어서 인을 사용하였다. 소스와 드레인에 불순물 도핑을 다른 5족 원소들(질소, 비소, 안티몬 등)을 저 에너지 이온 도핑 방법을 사용하는 경우 실리콘 기판의 손상 문제는 해결할 수 있다.
또한, 불순물 도핑을 이온 도핑 시스템을 사용하지 않고, 열적인 확산방법(thermal diffusion)을 사용해도 원하는 채널을 형성할 수 있다. 열 확산 방법을 이용할 경우 산화막을 식각한 후 사진공정에 사용되는 감광막을 반드시 제거하여야만 열 확산로(furnace)의 오염을 막을 수 있다. 또한, 최근에 개발된 플라즈마 이온 도핑 방법은 이온에 의한 기판의 손상도 적고, 기판 깊숙하게 불순물을 주입하기 어렵기 때문에 불순물 주입 공정 전에 감광막을 제거해도 문제가 되지 않는다. 따라서 소스와 드레인 형성을 위한 불순물 도핑 방법은 기존의 어떠한 공정을 이용하여도 같은 결과를 얻을 수 있다.
도 13은 도 12의 고 에너지 이온 도핑공정이 완료된 후 열처리 공정의 공정도이다. 도 12의 구조에서 남아 있는 감광막 식각 마스크(302)를 제거한 후 열처리 공정을 실시하여 손상된 실리콘의 회복과 도핑된 불순물을 활성화시킨다.
먼저, 감광막을 제거하기 위하여 산소 플라즈마 방법을 이용하여 감광막을 태워 제거하는 방법을 사용하면 빠른 시간에 감광막을 제거할 수 있으나, 감광막을 황산(H2SO4)과 과산화 수소(H2O2)를 4:1 비율로 혼합한 용액에서 120℃ 온도로 가열하여 2 ~ 3시간 동안 감광막을 제거하고, 세척/건조를 실시하였다.
감광막을 완전히 제거한 후 이온 도핑과정에서 손상된 실리콘 격자를 원상복귀 및 도핑 물질의 활성화를 위하여 고온의 확산로(furnace)를 이용하여 열처리 공정을 실시하였다. 열처리 공정은 질소가스를 주입하면서 1000℃에서 6시간 30분 동안 실시하였다. 열처리 공정으로 불순물들이 산화막의 식각 마스크(205a) 밑에서 확산이 일어난다. 이러한 불순물의 확산으로 소스와 드레인 영역(502a,502b) 사이의 간격(404)은 더욱더 줄어들게 되어 1 마이크로미터 이하의 채널 길이로 조절이 된다.
도 14는 캔틸레버 탐침의 본체에 금속배선이 놓일 위치를 제외한 다른 부분의 산화막을 제거한 공정도이다. 산화막 패턴닝을 위한 사진공정에서도 도 10에서 언급한 AZ 4620 감광막과 AZ 1512 감광막을 이중으로 사용한 감광막(303)을 사용하였다.
이 감광막(303)을 마스크로 하여 캔틸레버 아암과 탐침 본체의 일부분에 있는 마스크로 사용된 산화막을 7:1 BHF 용액으로 제거한 결과이다.
상기 공정을 진행한 결과 첨두형 팁(406)은 산화막이 전혀 없는 형태로 불순물 주입이 되지 않은 p형 영역으로 존재하고, 첨두형 팁(406)을 중심으로 n형 불순물이 확산된 불순물 주입층은 소스와 드레인 영역(502a,502b)으로 사용되어 n++-p-n++구조의 트랜지스터가 형성된다.
도 15는 도 14의 공정이 완료된 후 회전 도포된 감광막(303)을 제거하고, 캔틸레버 아암(408)이 도 16a 내지 도 16c에 도시된 제1 내지 제3 실시예 패턴 중 하나를 갖도록 불순물이 주입된 상부 실리콘 층(102)을 패턴닝하기 위한 공정도이다.
상부 실리콘 층(102)을 패턴닝하기 위하여 먼저, 상기한 AZ 4620 감광제와 AZ 1512 감광제를 이중으로 사용한 감광막(304)을 회전 도포하고 사진 공정을 실시하였다. 사진 공정이 완료된 후 상부 실리콘 층(102)을 중간 산화막(middle oxide)(201)까지 플라즈마를 이용한 건식 식각 방법으로 제거하였다.
상부 실리콘 층(102)을 식각하여 얻어진 각 캔틸레버 아암(408)의 모양은 도 1에서 도 16a 내지 도 16c를 참고하여 설명한 바와 같이 3가지 형태로 만들었다.
상기 실리콘 층의 식각 공정에서 용액을 이용하여 식각하는 경우 상부 실리콘 층(102)의 식각 단면이 비등방성 식각(anisotropy etch)이 되지 못하고 등방성 식각(isotropy etch)이 되어 원하는 캔틸레버 아암이 얻어지지 않는다.
또한, 등방성 식각이 되는 경우 캔틸레버 아암의 고유 진동수가 설계된 값에서 크게 벗어나거나 설계상에 이러한 점을 고려하였다 하더라도 캔틸레버 아암의 윗면과 아래면의 넓이가 달라 원하는 캔틸레버 아암의 고유 진동수를 얻기 어려운 문제가 있다.
도 17은 디바이스 구동을 위한 연결배선 형성공정의 공정도이다. 연결배선용 금속물질로는 5N(99.999 %) 알루미늄(Al)을 열 증착기(thermal evaporator)로 0.3 마이크로미터 이상의 두께로 올렸다. 이 공정에서 열 증착 방법이 아닌 스퍼터(sputter) 방법을 사용하는 경우 사용되어지는 물질은 실리콘이 미세하게 첨가된 알루미늄을 사용하므로 후속 공정에서 미세하게 잔존하는 실리콘 성분을 식각할 필요가 있다. 본 발명에 두 가지 모두 적용해보았으나, 큰 차이가 없음을 확인하였다. 이 경우 Al 이외에 주지된 다른 종류의 금속물질을 사용하는 것도 가능하다.
먼저 열 증착 방법으로 알루미늄층을 웨이퍼 상부면과 하부면에 올렸다. 상부면의 알루미늄층은 패턴닝을 거쳐 일단이 각각 소스 및 드레인 접촉패드(504a,504b)에 연결되며, 타단이 각각 산화막(205) 상부에 위치된 연결배선(603a,603b)을 통하여 외부로 연결되는 소스 및 드레인 전극패드(601a,601b)와 연결된다. 또한 하부면의 알루미늄층(602)은 후속공정에서의 마스크 물질로 사용한다.
상부면의 알루미늄층에 사진공정을 하기 위해 하부면의 알루미늄층(602)은 보호할 필요가 있다. 이때 하부면의 알루미늄층(602)은 보호막(305)을 형성하기 위해 감광제 AZ 1512를 500 rpm으로 5초간 돌린 후 1000 rpm으로 35초간 회전 도포하였다. 감광제가 알루미늄 층에 대한 접착력이 떨어지므로 감광제 도포 전에 HMDS란 물질을 표준공정으로 웨이퍼 전면에 회전 도포를 실시하였다. 회전 도포된 감광제를 전기로에서 110℃에서 20분 실시하고 130℃에서 10분간 실시하면 보호막(305)이 형성된다.
하부면에 보호막(305)으로 올린 감광제가 충분히 식은 후 상부면에 대하여 도 10의 방법과 동일한 방법으로 사진 공정을 실시하였다. 상부면의 감광제 도포 공정 전에 하부면과 동일하게 HMDS 도포 공정을 거쳤다.
사진 공정이 완료된 후 형성된 감광막 식각 마스크(304)를 이용하여 알루미늄을 습식 식각한 결과 도 17의 구조가 얻어진다. 그후 식각 마스크 및 보호막으로사용된 감광막을 AZ 700 리무버(remover) 용액을 사용하여 제거하고 후속공정을 준비하였다.
도 18은 알루미늄으로 이루어진 소스 및 드레인 전극패드(601a,601b)와 연결배선(603a,603b)을 보호하면서 하부면의 알루미늄층(602)을 습식 식각하여 벌크 실리콘층(101) 패턴닝을 위한 식각 마스크를 형성하는 공정을 나타낸다.
먼저, 웨이퍼 하부면의 알루미늄층(602)을 식각할 때 먼저 상부면에 형성된 디바이스를 충분히 보호하기 위한 보호막(306)이 필요하다. 상부면의 보호막(306)은 이중 감광막으로 이루어지며, 예를들어 먼저 AZ 4620 감광막을 500 rpm으로 5초 회전 도포한 후 1000 rpm으로 55초간 회전 도포하고, 이어서 AZ 1512 감광막을 500 rpm으로 5초 회전 후 1000 rpm으로 55초간 회전 도포하였다. 이 경우 이미 형성된 알루미늄의 전극패드(601a,601b)와 연결배선(603a,603b)에 감광제의 접착력을 높이기 위하여 HMDS를 사용하였다.
이 보호막(306)은 실리콘-온-절연체(SOI) 웨이퍼의 중간 산화막(201)을 제거하는 과정까지 보호막 역할을 충분히 하도록 전기로를 이용하여 110℃에서 20분, 130℃에서 10분간 열처리를 실시하였다. 보호막(306)을 열처리 후 웨이퍼가 충분히 식도록 공기 중에 노출하였다.
보호막(306)이 형성된 후 실리콘-온-절연체(SOI) 웨이퍼의 중간 산화막(201)을 제거하기 위하여 하부면의 알루미늄층(602)에 사진공정을 실시하였다. 이때 사진공정에서도 먼저 웨이퍼의 하부면에 HMDS를 회전 도포한 후 AZ 1512 감광제를 표준공정으로 사용하였다.
감광막에 대한 사진공정을 실시하여 알루미늄 층(602)을 패턴닝하기 위한 식각 마스크(307)를 형성한 후 이를 이용하여 노출된 알루미늄 층(602)의 일부분을 습식 식각으로 제거하였다.
도 19는 웨이퍼 하부면의 벌크(bulk) 실리콘 층(101)을 건식 식각하기 위한 공정도이다.
습식 식각을 하기 위해서는 보호막(306)을 습식 식각에 사용되는 용액에서 충분히 버틸 수 있도록 형성하여야 하는데 벌크 실리콘 층(101)을 식각한 후 이러한 보호막을 제거하는데 문제점이 있다. 또한, 습식 식각을 할 경우 캔틸레버 아암의 아래쪽이 등방성 식각이 되므로 초기 마스크 설계부터 바뀌어야 한다. 또한, 이 경우 캔틸레버 탐침의 취급 시 몸체에 약하게 붙어있는 캔틸레버 아암이 쉽게 부러질 수 있다.
따라서 이러한 문제점이 없도록 초기 마스크 설계에서 건식 식각 방법을 할 수 있는 마스크를 설계하는 것이 필요하다. 본 발명에서는 건식 식각방법으로 벌크 실리콘 층(101)을 식각하였다. 이 경우 단일 캔틸레버 탐침과 1×4 탐침 어레이 경우는 식각하는 면적이 동일하여 동시에 식각이 잘 이루어지지만, 5×5 탐침 어레이 경우는 한 웨이퍼 안에서 식각할 때 식각되는 면적이 작기 때문에 식각율(etch rate)이 떨어지는 로딩 효과(loading effect)가 일어난다.
그런데 본 발명의 실시예 공정에서는 한 웨이퍼 안에 단일 캔틸레버 탐침, 1×4 어레이 캔틸레버 탐침, 5×5 어레이 캔틸레버 탐침이 동시에 만들어지도록 설계되어서 로딩효과를 피할 수 없었다. 그래서 단일 캔틸레버 탐침과 1×4 어레이캔틸레버 탐침의 벌크 실리콘 층(101)을 식각한 후 웨이퍼를 절단하여 5×5 어레이 캔틸레버 탐침 부분은 추가적인 식각을 실시하였다. 따라서, 만약 웨이퍼가 단일 캔틸레버 탐침이나 1×4 어레이 캔틸레버 탐침 만으로 설계가 된다면 이러한 로딩효과가 없을 것이다.
도 20은 도 19의 공정이 완료된 구조에서 캔틸레버 아암(408)의 밑에 존재하는 산화막(201)을 제거하기 위한 공정도이다. 이때 산화막(201)을 제거하기 위하여 습식 식각을 할 경우 습식 식각 용액이 상부면의 보호막(306)의 경계로 들어가서 알루미늄의 전극패드(601a,601b)와 연결배선(603a,603b)을 손상시킬 우려가 있다. 따라서 본 발명에서는 건식 식각 방법을 사용하여 산화막(201)을 제거하였다. 이 공정까지 진행되는 동안 실제로 하부면에 형성된 식각 마스크(307)는 아주 일부분만 웨이퍼 뒷면에 잔존하게 된다.
도 21은 도 20의 공정이 완료된 후 하부면에 일부 남아 있는 식각 마스크(307)용 감광막을 먼저 산소 플라즈마를 이용하여 제거하고, 상부면의 보호막(306)용 감광막을 산소 플라즈마로 제거하는 공정 단면도이다. 이 공정이 완료되면 도 1에 도시된 것과 동일한 본 발명에 따른 단일 FET-팁 캔틸레버 탐침, 1×4 탐침 어레이 및/또는 5×5 탐침 어레이의 멀티 FET-팁 캔틸레버 탐침이 하나의 셀로 완성된다.
도 22는 완성된 캔틸레버 탐침의 팁(a)과 제1 내지 제3 실시예의 캔틸레버 아암(b), (c), (d)을 확대한 전자 현미경 사진이며, 도 23은 각각 제1 내지 제3 실시예에 대한 단일 FET-팁 탐침(a), 1×4 FET-팁 탐침 어레이(b), 5×5 FET-탐침 어레이(c)를 나타낸 전자 현미경 사진이다.
도 22 및 도 23의 사진(a)와 같이 FET-팁 캔틸레버 탐침에서 가장 중요한 캔틸레버 아암 선단부를 확대한 사진을 참고할 때 제1 내지 제3 실시예 각각의 캔틸레버 아암의 형상이 원하는 대로 잘 형성되었음을 알 수 있다.
도 23의 사진(b) 및 (c)를 참고할 때 1×4 FET-팁 탐침 어레이 및 5×5 FET-팁 탐침 어레이의 멀티 FET-팁 캔틸레버 탐침 구조에 있어서도 단일 탐침일 때와 동일하게 정확한 형상의 사이즈로 형성되는 것을 확인할 수 있다. 즉, 상기한 제조 프로세스는 단일 및 멀티 캔틸레버 탐침의 양산시에 높은 제조 신뢰성을 제공하여 생산 수율이 높게 된다.
또한 상기 제조공정에 따라 얻어된 FET-팁 캔틸레버 탐침은 도 24a 및 도 24b와 같은 전압-전류 특성을 나타내는 것을 확인할 수 있는바, 이를 이용하면 나노미터 영역에서 원하는 곳의 정확한 전하 읽기 및 전하 저장이 가능함을 알 수 있다.
상기한 실시예 설명에서는 3가지 타입의 캔틸레버 아암을 예로들어 단일 및 멀티 탐침 구조에 대하여 설명하였으나, 상기한 본 발명의 정신에 기초하여 다른 타입의 형상과 모양을 갖는 캔틸레버 아암을 사용하여 멀티 탐침 구조에 적용하는 것도 가능하다.
또한 상기 실시예에서 시료의 제작에 적용한 각종 수치와 처리 프로세스는 예시를 위한 것이며, 당업자가 주지된 다른 프로세스를 사용하여 변형시키는 것도물론 가능하다. 예를들어, 상기 실시예에서는 캔틸레버 아암의 선단부에 n++-p-n++구조의 FET 채널이 형성되며, 채널의 중앙부에 p형의 첨두형 팁을 구비하였으나, 이와 반대로 p++-n-p++구조의 FET 채널에 n형 첨두형 팁을 구비한 탐침을 제작하는 것도 가능하다.
더욱이, 본 발명의 탐침은 상기한 데이터 저장장치나 DNA 분석장치 이외에 시료의 표면형상을 얻기 위한 장치 등에 응용 가능하다.
상기한 바와 같이 본 발명에서는 캔틸레버 아암의 선단부에 n++-p-n++구조의 FET 채널이 형성되며, 채널의 중앙부에 p형의 첨두형 팁을 구비하여 MOS 구조의 단일 또는 다수의 나노미터 영역에 대한 전하의 저장 및 읽기를 고속, 고정밀, 고해상도로 진행할 수 있어 차세대 멀티미디어 데이터 저장장치 등에 적용될 수 있고, MEMS 공정과 CMOS 공정을 이용하여 높은 수율로 캔틸레버 탐침의 제조가 가능하여 신뢰성이 우수한 단일/멀티 캔틸레버 탐침을 제조할 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (18)

  1. 시료의 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 FET-팁 방식의 캔틸레버 탐침에 있어서,
    단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 p형 단결정 실리콘-온-절연체(SOI) 기판과,
    상기 SOI 기판 위에 형성된 제2절연층과,
    각각 상기 SOI 기판의 제2실리콘 층으로부터 막대 형상으로 연장 형성되며 양측변으로 제1 및 제2 연결배선이 소정 간격으로 배치된 적어도 하나의 캔틸레버 아암과,
    각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 n형 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 수직으로 돌출된 첨두형 팁 형상으로 이루어진 p형의 채널형성 영역을 포함하는 n++-p-n++구조의 적어도 하나의 FET-팁 채널과,
    각각 일단이 상기 제2절연층 위에 형성되며 타단이 제1 및 제2 연결배선과 연결되는 적어도 하나의 소스 전극패드 및 드레인 전극패드로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  2. 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 p형 단결정 실리콘-온-절연체(SOI) 기판과;
    각각 상기 SOI 기판의 제2 실리콘 층으로부터 막대 형상으로 연장 형성되며 양측변으로 제1 및 제2 연결배선이 소정 간격으로 배치된 적어도 하나의 캔틸레버 아암과;
    각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 n형 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 수직으로 돌출된 첨두형 팁 형상으로 이루어진 p형의 채널형성 영역을 포함하는 n++-p-n++구조의 적어도 하나의 FET-팁 채널로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  3. 시료의 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 FET-팁 방식의 캔틸레버 탐침에 있어서;
    단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판과, 상기 SOI 기판 위에 형성된 제2절연층과, 각각 상기 제2절연층 위에 형성되며 소스 및 드레인이 연결되는 적어도 하나의 소스 전극패드 및 드레인 전극패드를 포함하는 탐침 본체와;
    각각 상기 탐침 본체의 제2실리콘 층으로부터 막대 형상으로 연장 형성되며 소스 전극패드 및 드레인 전극패드와 연결되는 제1 및 제2 연결배선이 소정 간격으로 배치된 다수의 캔틸레버 아암과;
    각각 상기 제1 및 제2 연결배선의 선단부로부터 서로 만나도록 경사각도를 갖고 밴드 형상으로 연장 형성되며 제2타입의 불순물이 고 에너지 이온 주입되어 형성된 소스 영역 및 드레인 영역과, 상기 소스 및 드레인 영역이 만나는 선단부에 수직으로 돌출된 첨두형 팁 형상으로 이루어진 제1타입의 불순물이 도핑된 채널형성 영역을 포함하는 다수의 FET 채널로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  4. 제1항에 있어서, 각각 상기 SOI 기판의 제2실리콘 층에 제1 및 제2 연결배선으로부터 연장된 소스 접촉패드와 드레인 접촉패드와,
    상기 소스 전극패드 및 드레인 전극패드로부터 소스 접촉패드와 드레인 접촉패드로 연장 형성된 제3 및 제4 연결배선을 더 포함하는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 캔틸레버 아암은 각각 SOI 기판의 제2실리콘 층으로부터 서로 일정한 간격을 유지하면서 일정한 폭으로 평행하게 연장된 제1 및 제2 아암으로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 캔틸레버 아암은 각각 SOI 기판의 제2실리콘 층으로부터 서로 일정한 간격을 유지하면서 일정한 폭으로 평행하게 연장된 제1 내지 제3 아암으로 구성되며,
    상기 제1 및 제2 아암의 선단부에서 제3아암의 선단부로 각각 일자형 제1 및 제2 연결부가 연결되어 있는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  7. 제5항에 있어서, 상기 캔틸레버 탐침이 원자력간 현미경(AFM) 시스템에 적용된 경우 시료와 캔틸레버 아암을 얼라인하기 위해 조사된 레이저 빔을 반사하는 데 사용되는 반사판과,
    상기 반사판을 제1 및 제2 아암의 선단부에서 FET 채널의 영향을 최대한 억제하도록 제1 및 제2 아암 사이에 플로팅시켜서 지지하기 위한 지지수단을 더 포함하는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  8. 제1항 또는 제3항에 있어서, 상기 시료는 실리콘 기판과, 실리콘 기판 위에 나노 크기를 갖는 다수의 게이트 절연물질과, 실리콘 기판의 배면에 형성된 전극면으로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 다수의 캔틸레버 아암은 탐침 본체로부터 동일한 방향을 따라 평행하게 배열되는 것을 특징으로 하는 FET-팁방식의 캔틸레버 탐침.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 탐침 본체는 사각형상으로 이루어진 다수의 관통구멍을 포함하며, 다수의 캔틸레버 아암은 각각 관통구멍의 내주면으로부터 공간을 향하여 선단부가 연장 형성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  11. 제1항 또는 제3항에 있어서, 상기 시료는 DNA 시료인 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침.
  12. 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 FET-팁 방식의 캔틸레버 탐침 제조방법에 있어서;
    (가) 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판의 양면에 상부 및 하부 제2절연층을 형성하는 단계와,
    (나) 상기 상부 제2절연층을 패턴닝하여 SOI 기판의 선단부에 첨두형 팁 형성용 식각 마스크를 형성한 후 이를 이용하여 상기 제2실리콘의 일정한 두께 부분에 첨두형 팁을 형성하는 단계와,
    (다) 상기 웨이퍼의 양면을 습식 열산화한 후 상부면에 화학기상 증착 방법으로 TOES 산화막을 형성하는 단계와,
    (라) 막대형의 아암을 형성함과 동시에 선단부에 역 V자형의 선형상의 돌출부를 구비하고 돌출부 중앙에 상기 첨두형 팁이 위치하도록 상기 TOES 산화막을 패턴닝하여 이온 주입 마스크를 형성하는 단계와,
    (마) 상기 이온 주입 마스크를 이용하여 제2타입의 불순물을 제2실리콘 층으로 고 에너지 이온 주입한 후 열처리하여 노출된 제2실리콘 층을 활성화시킴에 의해 각각의 선단부에 FET 채널을 형성하는 단계와,
    (바) 상기 역 V자형 선단부에 선형상으로 소스 영역와 드레인 영역을 정의하며 소스 영역과 드레인 영역으로부터 막대형 아암의 양측변을 따라 후단부로 연장되어 본체에 소스 및 드레인 접촉패드를 형성하도록 상기 제2실리콘 층을 패턴닝하는 단계와,
    (사) 상기 본체 부분의 TOES 산화막 위에 상기 소스 및 드레인 접촉패드와 연결되는 소스 및 드레인 전극패드를 형성하는 단계와,
    (아) 상기 기판의 상부면을 보호막으로 보호한 상태에서 아암 부분에 제2실리콘 층만을 남기도록 기판 하부면의 벌크형 제1실리콘 층과 제1절연층을 건식 식각방법으로 패턴닝하여 제거하고 이어서 상기 보호막을 제거하는 단계로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침 제조방법.
  13. 나노미터 영역에 대한 전하의 저장 및 읽기에 사용되는 FET-팁 방식의 캔틸레버 탐침 제조방법에 있어서;
    (가) 단결정 벌크형 제1실리콘 층위에 제1절연층과 제2실리콘 층이 순차적으로 올려져 있는 제1타입의 불순물이 도핑된 단결정 실리콘-온-절연체(SOI) 기판의 양면에 상부 및 하부 제2절연층을 형성하는 단계와,
    (나) 상기 상부 제2절연층을 패턴닝하여 SOI 기판의 선단부에 첨두형 팁 형성용 식각 마스크를 형성한 후 이를 이용하여 상기 제2실리콘의 일정한 두께 부분에 다수의 첨두형 팁을 일정한 간격으로 형성하는 단계와,
    (다) 상기 웨이퍼의 양면을 습식 열산화한 후 상부면에 화학기상 증착 방법으로 TOES 산화막을 형성하는 단계와,
    (라) 각각 막대형의 아암을 형성함과 동시에 선단부에 역 V자형의 선형상의 돌출부를 구비하고 돌출부 중앙에 상기 첨두형 팁 각각이 위치하도록 상기 TOES 산화막을 패턴닝하여 이온 주입 마스크를 형성하는 단계와,
    (마) 상기 이온 주입 마스크를 이용하여 제2타입의 불순물을 제2실리콘 층으로 고 에너지 이온 주입한 후 열처리하여 노출된 제2실리콘 층을 활성화시킴에 의해 각각의 선단부에 FET 채널을 형성하는 단계와,
    (바) 각각 상기 역 V자형 선단부에 선형상으로 소스 영역와 드레인 영역을 정의하며 소스 영역과 드레인 영역으로부터 막대형 아암의 양측변을 따라 후단부로 연장되어 본체에 소스 및 드레인 접촉패드를 형성하도록 상기 제2실리콘 층을 패턴닝하여 다수의 캔틸레버 아암을 형성하는 단계와,
    (사) 상기 본체 부분의 TOES 산화막 위에 각각 상기 소스 및 드레인 접촉패드와 연결되는 소스 및 드레인 전극패드를 형성하는 단계와,
    (아) 상기 기판의 상부면을 보호막으로 보호한 상태에서 각각의 아암 부분에제2실리콘 층만을 남기도록 기판 하부면의 벌크형 제1실리콘 층과 제1절연층을 건식 식각방법으로 패턴닝하여 제거하고 이어서 상기 보호막을 제거하는 단계로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침 제조방법.
  14. 제12항 또는 제13항에 있어서, 상기 (라) 단계에서 이온 주입 마스크를 형성하는 단계는
    저해상도의 제1감광제를 기판의 TOES 산화막 상부에 도포한 후 저속 회전 및 고속 회전으로 회전 도포하여 제1감광막을 형성하는 단계와,
    열처리를 거치지 않은 상태에서, 고해상도의 제2감광제를 제1감광막 위에 도포한 후 저속 회전 및 고속 회전으로 회전 도포하여 제2감광막을 형성하는 단계와,
    상기 제1 및 제2 감광막에 대한 열처리 후에 감광막에 대한 자외선 노광을 제1감광제의 노광조건에 따라 실시하는 단계와,
    상기 자외선 노광 후 제2감광제용 현상액을 사용하여 제1 및 제2 감광막을 현상함에 의해 TOES 산화막을 패턴닝하기 위한 식각 마스크를 형성하는 단계와,
    상기 식각 마스크를 사용하여 노출된 TOES 산화막을 식각하여 이온 주입 마스크를 형성하는 단계로 구성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침 제조방법.
  15. 제13항에 있어서, 상기 다수의 첨두형 팁은 일렬로 배열되며, 다수의 캔틸레버 아암은 탐침 본체로부터 동일한 방향을 따라 평행하게 배열되는 것을 특징으로하는 FET-팁 방식의 캔틸레버 탐침 제조방법.
  16. 제13항에 있어서, 상기 (나) 단계에서 다수의 첨두형 팁은 매트릭스 방식으로 배열되고,
    상기 (아) 단계에서 벌크형 제1실리콘 층과 제1절연층을 건식 식각방법으로 패턴닝하여 제거함에 따라 탐침 본체는 사각형상으로 이루어진 다수의 관통구멍을 포함하며, 다수의 캔틸레버 아암이 각각 관통구멍의 내주면으로부터 공간을 향하여 선단부가 연장 형성된 패턴으로 형성되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침 제조방법.
  17. 제12항 또는 제13항에 있어서, 상기 제2실리콘 층을 패턴닝하는 단계는 비등방성 식각방법을 이용하여 실행되는 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침 제조방법.
  18. 제12항 또는 제13항에 있어서, 상기 (아) 단계에서 상기 기판의 상부면을 보호하기 위한 보호막은 저해상도의 제1감광제와 고해상도의 제2감광제를 이중으로 사용하여 형성된 것을 특징으로 하는 FET-팁 방식의 캔틸레버 탐침 제조방법.
KR10-2001-0072797A 2001-11-21 2001-11-21 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법 KR100466158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0072797A KR100466158B1 (ko) 2001-11-21 2001-11-21 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0072797A KR100466158B1 (ko) 2001-11-21 2001-11-21 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법

Publications (2)

Publication Number Publication Date
KR20030041726A true KR20030041726A (ko) 2003-05-27
KR100466158B1 KR100466158B1 (ko) 2005-01-14

Family

ID=29570728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0072797A KR100466158B1 (ko) 2001-11-21 2001-11-21 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법

Country Status (1)

Country Link
KR (1) KR100466158B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1632954A3 (en) * 2004-09-07 2006-06-07 Samsung Electronics Co., Ltd. Semiconductor probe with resistive tip and method of fabricating the same
EP1681548A1 (en) * 2005-01-15 2006-07-19 Samsung Electronics Co., Ltd. Semiconductor probe with resistive tip and method of fabricating the same
KR100653198B1 (ko) * 2004-06-01 2006-12-06 전자부품연구원 고주파 소자 검사용 기능성 원자간력 현미경 캔틸레버 및그 제조 방법
KR100785006B1 (ko) * 2005-09-03 2007-12-12 삼성전자주식회사 고분해능 저항성 팁을 구비한 반도체 탐침 및 그 제조방법
KR20180125934A (ko) * 2016-11-16 2018-11-26 포항공과대학교 산학협력단 Dna 생체표지자의 초민감성 정량 분석 방법 및 장치
KR20200096948A (ko) * 2018-02-06 2020-08-14 주식회사 히타치하이테크 반도체 장치의 평가 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617470B1 (ko) 2004-06-18 2006-08-29 전자부품연구원 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법
KR100771851B1 (ko) 2006-07-21 2007-10-31 전자부품연구원 전계 효과 트랜지스터가 내장된 원자간력 현미경 캔틸레버및 그의 제조방법
KR100951543B1 (ko) * 2007-07-31 2010-04-27 전자부품연구원 원자간력 캔틸레버 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05248810A (ja) * 1992-01-09 1993-09-28 Olympus Optical Co Ltd 集積型ａｆｍセンサー
US5618760A (en) * 1994-04-12 1997-04-08 The Board Of Trustees Of The Leland Stanford, Jr. University Method of etching a pattern on a substrate using a scanning probe microscope
JP3452658B2 (ja) * 1994-09-14 2003-09-29 オリンパス光学工業株式会社 集積型ｓｐｍセンサ
JPH08262040A (ja) * 1995-03-17 1996-10-11 Olympus Optical Co Ltd Ａｆｍカンチレバー
JPH09166608A (ja) * 1995-12-14 1997-06-24 Olympus Optical Co Ltd 集積型ｓｐｍセンサ
JP3805418B2 (ja) * 1995-12-25 2006-08-02 オリンパス株式会社 Ａｆｍカンチレバー

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653198B1 (ko) * 2004-06-01 2006-12-06 전자부품연구원 고주파 소자 검사용 기능성 원자간력 현미경 캔틸레버 및그 제조 방법
EP1632954A3 (en) * 2004-09-07 2006-06-07 Samsung Electronics Co., Ltd. Semiconductor probe with resistive tip and method of fabricating the same
US7319224B2 (en) 2004-09-07 2008-01-15 Samsung Electronics Co., Ltd. Semiconductor probe with resistive tip and method of fabricating the same
EP1681548A1 (en) * 2005-01-15 2006-07-19 Samsung Electronics Co., Ltd. Semiconductor probe with resistive tip and method of fabricating the same
US7411210B2 (en) 2005-01-15 2008-08-12 Samsung Electronics Co., Ltd. Semiconductor probe with resistive tip having metal shield thereon
KR100785006B1 (ko) * 2005-09-03 2007-12-12 삼성전자주식회사 고분해능 저항성 팁을 구비한 반도체 탐침 및 그 제조방법
KR20180125934A (ko) * 2016-11-16 2018-11-26 포항공과대학교 산학협력단 Dna 생체표지자의 초민감성 정량 분석 방법 및 장치
KR20200096948A (ko) * 2018-02-06 2020-08-14 주식회사 히타치하이테크 반도체 장치의 평가 장치

Also Published As

Publication number Publication date
KR100466158B1 (ko) 2005-01-14

Similar Documents

Publication Publication Date Title
JP4216836B2 (ja) 抵抗性チップを備える半導体探針及びその製造方法
US5367165A (en) Cantilever chip for scanning probe microscope
EP1611607B1 (en) Method of fabricating semiconductor probe with resistive tip
JP4050291B2 (ja) 抵抗性チップを備える半導体探針の製造方法
JP3524343B2 (ja) 微小開口の形成方法と微小開口を有する突起、及びそれらによるプローブまたはマルチプローブ、並びに該プローブを用いた表面観察装置、露光装置、情報処理装置
JP2006194879A (ja) 抵抗性チップを備えた半導体プローブ及びその製造方法
KR100466158B1 (ko) 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법
JP2000035396A (ja) 微小突起を有するプローブ、及びその製造方法
KR100466157B1 (ko) 원자간력 현미경용 단일/멀티 캔틸레버 탐침 및 그의제조방법
JP3856395B2 (ja) 自己整列工程を利用した電界効果トランジスタチャンネル構造を持つスキャニングプローブマイクロスコープの探針製造方法
US7759954B2 (en) Semiconductor probe having resistive tip and method of fabricating the same
US8383498B2 (en) Method for formation of tips
JP4101848B2 (ja) 自己整列されたメタルシールドを備えた抵抗性探針の製造方法
KR100558376B1 (ko) 원자력 현미경용 ｍｏｓｆｅｔ 캔틸레버
KR100515735B1 (ko) 수직 종횡비가 큰 원자력 현미경용 전계 효과 트랜지스터캔틸레버의 제조 방법
JP2008102128A (ja) 凸状の抵抗性チップを備えた半導体探針およびその製造方法
KR100515734B1 (ko) 전계 효과 트랜지스터가 내장된 원자력 현미경용캔틸레버의 채널 형성 방법
KR100555048B1 (ko) 원자력 현미경용 전계 효과 트랜지스터 캔틸레버의 제조방법
JPH05256643A (ja) 走査型プローブ顕微鏡用のカンチレバーチップ
JP2007071867A (ja) 高分解能の抵抗性チップを備えた半導体探針及びその製造方法
JP3183940B2 (ja) 走査型プローブ顕微鏡用カンチレバーチップ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120120

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee