KR100515734B1 - 전계 효과 트랜지스터가 내장된 원자력 현미경용캔틸레버의 채널 형성 방법 - Google Patents

Abstract

본 발명은 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법에 관한 것으로, 지지부에서 연장되어 부상된 캔틸레버의 선단에 형성된 탐침과, 상기 캔틸레버의 탐침 하부영역에 형성된 채널과, 채널에 접하여 형성된 소스 및 드레인을 구비한 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법에 있어서, 상기 채널은, 상기 채널을 형성할 제 1 전도성 불순물이 도핑된 실리콘층 상부에 상호 이종물질로 이루어진 적어도 둘 이상의 절연막들을 적층하고, 이 적층된 절연막들의 상부에 폴리실리콘층을 형성한 다음, 상기 폴리실리콘층을 제외하고 순차적으로 절연막들의 측면을 식각하여, 상기 실리콘층 상면에 접한 절연막 폭을 줄이는 단계와; 상기 실리콘층 상면에 접한 절연막과 상기 실리콘층에 제 2 전도성 불순물을 주입하고, 상기 실리콘층 상면에 접한 절연막을 제거하여 상기 절연막 하부의 실리콘층에 채널을 형성하는 단계를 수행하여 형성하는 것을 특징으로 한다.

따라서, 본 발명은 전계 효과 트랜지스트를 내장한 원자력 현미경용 캔틸레버의 채널폭을 100㎚ 이하로 줄일 수 있어, 테라 비트급 탐침형 정보 저장기기에 적용할 수 있는 효과를 갖는다.

Description

전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법 {Method for forming channel of AMF cantilever with FET}

본 발명은 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법에 관한 것으로, 보다 상세하게는 전계 효과 트랜지스트를 내장한 원자력 현미경용 캔틸레버의 채널폭을 전자빔 리소그래피(e-beam lithography) 기술ㅇㄹ 사용하지 않고 50 ㎚ 이하로 줄일 수 있어, 테라 비트급 탐침형 정보 저장기기에 적용할 수 있는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법에 관한 것이다.

일반적으로, 탐침(Probe)을 스캐닝하는 방식으로 여러 종류의 물리량을 측정할 수 있는 다양한 형태의 현미경으로 발전된 것을 스캐닝 프로브 마이크로스코프(SPM : Scanning Probe Microscope)라 한다.

SPM의 한 종류로서 1986년에 탐침과 시료 사이에 원자적인 힘을 이용하여 시료의 전하량을 측정할 수 있는 원자력 현미경(AFM : Atomic Force Microscopy)이 발명된 이래 다수의 특허 및 이를 이용한 나노 단위(Nano scale)의 연구 결과가 발표되어져 왔다.

최근에는 원자력 현미경 측정 헤드에 보다 복잡한 구조를 올리는 다양한 시도가 있다.

또한, 원자력 현미경의 캔틸레버(Cantilever)에 다양한 기술을 접합하여 차세대 데이터 저장 시스템으로 발전시키려는 시도가 많이 연구되어지고 있다.

특히, 측정 헤드에 광 센서를 올리는 경우(US 특허 제5,583,286호, US 특허 제5,923,033호)와 기존의 MOSFET 구조를 올리는 경우(US 특허 제5,856,672호) 등 보다 실용적인 면을 위주로 다양한 개발이 진행되어지고 있다.

여기서, 원자력 현미경 측정 헤드에 여러 복잡한 기술을 접목하여 디바이스를 올리는 경우(US 특허 제5,856,672호)는 제조공정 자체가 너무 복잡하여 수율이 현저하게 떨어지고, 원자력 현미경 보다 측정헤드 가격이 더 비싸게 되는 문제점을 가지고 있다.

이러한, 문제점을 개선하고자 본 발명자 등이 새로운 개념으로서 한국공개특허공보 제2001-45981호에 제안한 "FET 채널 구조가 형성된 SPM의 탐침 및 그 제작 방법"은, (100)면을 갖는 단결정 실리콘 기판을 양쪽 경사면이 (111)면이 되게 식각하여 막대모양의 탐침을 형성하고, 탐침 끝부분의 V자형 탐침의 중앙 첨두부를 포함한 경사면에 제 1 불순물을 도핑하여 채널영역을 형성한 후, 탐침 끝부분의 V자형 탐침의 양쪽 경사면에 제 2 불순물을 도핑하여 소스 및 드레인을 형성하여, 캔틸레버의 선단부에 FET 채널이 형성된 디바이스를 측정헤드에 올린 것이다.

상기한 FET 채널 구조를 갖는 탐침은 이전의 다른 종래 기술에 비하여 획기적인 방법이기는 하나, 실용상 다음과 같이 여러 가지 문제점을 가지고 있다.

그 문제점은 첫째로, 캔틸레버 모양을 만들기 위해 습식 식각(Wet etch)을 하여야 하므로, 캔틸레버의 두께가 상단과 하단의 차이 커서 설계상의 캔틸레버의 자연 공명 진동수(Natural resonance frequency)를 얻기 힘든다.

둘째로, 캔틸레버 끝단의 V형 각도를 만들기 위하여 초기 사진공정(Photo-lithography)에서 캔틸레버 패턴을 웨이퍼 절단면을 기준으로 어느 특정한 각을 갖는 정확한 사진 공정이 필요하다.

사진공정에서의 각도가 틀어지면 캔틸레버 끝단에 노출되는 식각 단면이 다른 결정 방향으로 도출되어 채널을 형성하기가 어렵다.

또한, 정확한 각을 이룬 상태에서 사진공정을 실시한 후 실리콘을 습식 식각할 때 여러 번에 추가적인 사진 공정을 거쳐야 원하는 경사면을 만들 수 있으며, 이는 제조상 가장 큰 문제점이 된다.

더욱이, 제조공정의 문제로 소스와 드레인 영역을 형성할 때, 열 확산(Thermal diffusion) 방법만을 사용 할 수 있어서 채널의 길이 조절이 용이하지 못한 단점이 있다.

따라서, 제품의 단가가 높고 수율도 낮으며, 제조 신뢰성(Reliability)이 매우 낮게 된다.

셋째로, 캔틸레버의 끝이 날카롭게 되지 못하여 나노미터 영역을 스캐닝(Scanning)할 때 넓은 영역의 데이터가 읽혀져서 원하는 곳의 정확한 전하를 읽기 어려워 해상도가 낮아지게 된다.

넷째, 단일 캔틸레버 형태로는 가능하지만 위에서 언급한 둘째의 문제점으로 수 ~ 수십 개의 캔틸레버가 한 패드(Pad) 안에 존재하는 어레이(Array) 형태로 집적될 수 없고, 첨두형 탐침을 캔틸레버의 선단부에 형성할 수 없어서 빠른 처리속도를 필요로 하는 차세대 멀티미디어 데이터의 저장 및 읽기(Read and Write)에 적용할 수 없다.

다섯째, 전하량이 분포된 시료에 캔틸레버를 근접시킬 때 캔틸레버를 수직으로 세워야만 원하는 정보를 얻을 수 있다.

여섯째, 캔틸레버의 디바이스 영역이 길어서 디바이스를 구동할 때 캔틸레버 끝에서의 전하량과 캔틸레버 중간에 형성된 소스와 드레인 간의 채널에 따른 전하량이 중첩이 되는 문제점이 있다.

이러한 문제점을 해결하기 위하여, 원자력 현미경 캔틸레버 탐침에 전계 효과 트랜지스터 구조를 내장한 형태의 탐침을 이용하여 차세대 데이터 저장용 센서로 사용하려는 시도가 있었다.

선행 특허로서, 한국공개특허공보 제2001-0045981의 경우 마이크로머시닝 공정만을 이용하여 만들었고, 탐침에 소스와 드레인이 형성된 트랜지스터가 형성이 되어 시료 위에 분포된 다수의 전하 농도가 다른 영역을 감지하는 원리로 작동한다.

이 탐침을 절연체가 형성된 시료에 수직으로 부착시켜서, 소스에 전압을 가하면서 드레인에 흐르는 전류를 시료의 전압 변화에 따라 측정한 결과 일반적인 MOSFET 디바이스 특성을 보여주었다.

실제로 표면 전하 분포를 읽은 예는 없었다.

그리고, 한국공개특허공보 제2003-0041725의 경우는 작동 원리는 전술된 한국공개특허공보 제2001-0045981의 경우와 같지만, 일반적인 원자간력 현미경 캔틸레버 탐침으로 작동할 수 있는 형태로 개량되어졌고, 일반적인 반도체 디바이스 공정과 마이크로머시닝 기술이 복합되어 소스와 드레인 사이의 유효 채널 길이를 줄임으로서 감도를 높일 수 있었다.

또한, 한 몸체에 여러개의 탐침이 존재할 수 있는 어레이 타입으로 구성이 가능하게 되었다.

이를 이용한 디바이스 특성 곡선은 한국공개특허공보 제2001-0045981의 경우보다 개선됨을 보여주었다.

또한, 한국공개특허공보 제2003-0041726의 경우도 작동 원리는 한국공개 특허공보 제2001-0045981의 경우와 같지만, 제2003-0045981에서는 만들 수 없었던, 뾰족한 탐침이 형성되어 보다 로컬한 영역에서도 시료 표면의 전하 분포를 읽을 수 있는 형태로 되어 있다.

이 탐침을 이용하여 표면 전하 분포를 읽을 수는 있었다.

그리고, 종래의 원자력 현미경 캔틸레버에서 캔틸레버가 도핑 또는 금속 박막이 입혀져 있는 경우, 이 캔틸레버를 이용하여 시료에 전하를 이용한 저장 및 읽기가 가능하다.

하지만, 이 방법은 비 접촉 모드로 작동되면서 락인(Lock-in) 증폭기를 필요로 하므로 속도가 매우 느리다는 단점이 있다.

또한, 주변의 환경 변화에 매우 민감하다는 단점도 가지고 있다.

더불어, 전계 효과 트랜지스터 구조를 가진 캔틸레버로 테라비트급 탐침형 정보저장장 장치에 사용하기 위해서는 전계 효과 트랜지스터의 채널의 폭이 적어도 100 nm 이하로 줄어야 하는 문제점이 있었다.

이러한 채널을 형성하기 위해서는 전자빔 리소그래피(e-beam lithography) 기술을 사용하여야만 가능하다. 하지만, 전자빔 리소그래피 기술은 단차가 없는 평면에서는 가능하지만, 단차가 수 마이크로미터로 큰 경우에서는 절대 사용 할 수 없는 기술이다.

이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 전계 효과 트랜지스트를 내장한 원자력 현미경용 캔틸레버의 채널폭을 전자 빔 리소그래피 기술을 사용하지 않고, 50 ㎚ 이하로 줄일 수 있어, 테라 비트급 탐침형 정보 저장기기에 적용할 수 있는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법을 제공하는 데 그 목적이 있다.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 지지부에서 연장되어 부상된 캔틸레버의 선단에 형성된 탐침과, 상기 캔틸레버의 탐침 하부영역에 형성된 채널과, 채널에 접하여 형성된 소스 및 드레인을 구비한 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법에 있어서,

상기 채널은,

상기 채널을 형성할 제 1 전도성 불순물이 도핑된 실리콘층 상부에 상호 이종물질로 이루어진 적어도 둘 이상의 절연막들을 적층하고, 이 적층된 절연막들의 상부에 폴리실리콘층을 형성한 다음, 상기 폴리실리콘층을 제외하고 순차적으로 절연막들의 측면을 식각하여, 상기 실리콘층 상면에 접한 절연막 폭을 줄이는 단계와;

상기 실리콘층 상면에 접한 절연막과 상기 실리콘층에 제 2 전도성 불순물을 주입하고, 상기 실리콘층 상면에 접한 절연막을 제거하여 상기 절연막 하부의 실리콘층에 채널을 형성하는 단계를 수행하여 형성하는 것을 특징으로 하는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법이 제공된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.

도 1a 내지 1f는 본 발명에 따른 원자력 현미경용 캔틸레버의 제조 일부 공정도로서, 먼저, 제 1 실리콘층(110), 절연막(120)과 제 2 실리콘층(130)이 순차적으로 적층된 SOI(Silicon on Insulator) 기판의 상, 하부 각각에 제 1 상, 하부 절연막(141,142)을 형성한다.(도 1a)

그 후, 상기 제 1 상부 절연막(141)의 상부에 포토레지스트막을 형성하고, 사진식각공정을 수행하여 탐침을 형성하기 위한 패턴(145)을 형성한다.(도 1b)

그 다음, 상기 탐침을 형성하기 위한 패턴(145)으로 마스킹하여 제 1 상부 절연막(141)을 제거하여, 탐침을 형성하기 위한 다른 패턴(142)을 형성하고, 상기 탐침을 형성하기 위한 패턴(145)을 제거하고, 상기 탐침을 형성하기 위한 다른 패턴(142)으로 마스킹하여 상기 제 2 실리콘층(130)의 일부를 식각하여 실리콘층으로 이루어진 탐침 형상(131)을 형성한다.(도 1c)

연이어서, 상기 탐침을 형성하기 위한 다른 패턴(142)을 제거하고, 상기 제 2 실리콘층(130) 상부에 열산화막을 형성하고, 습식식각공정으로 상기 열산화막을 제거하여 상기 남아있는 제 2 실리콘층(130) 상부에 뾰족한 형상의 탐침(131a)을 형성한다.(도 1d)

계속하여, 상기 탐침(131a)과 상기 남아있는 제 2 실리콘층(130)의 상부에 제 2 절연막(151), 제 3 절연막(152), 폴리실리콘층(153)과 포토레지스트막(154)을 순차적으로 적층하고, 사진식각공정을 수행하여 상기 포토레지스트막(154)을 제거하여 원자력 현미경용 캔틸레버의 제 1 구조물 패턴(157)을 상기 폴리실리콘층(153) 상부에 형성한다.(도 1e)

여기서, 상기 제 2와 3 절연막(151,152)은 상호 이종물질로 이루어지며, 상기 제 2와 3 절연막(151,152) 각각은 SiN막과 TEOS(Tetraethoxysilane) 산화막 중 선택된 어느 하나로 형성하는 것이 바람직하다.

본 발명의 실시예에서는, 상기 제 2 절연막(151)은 저 스트레스(Low stress)를 갖는 SiN막으로 형성하였고, 상기 제 3 절연막(152)은 TEOS 산화막으로 형성하였다.

이 때, 상기 저 스트레스를 갖는 SiN막은 사일렌과 암모니아를 적절히 조절해서 SiN막을 형성하면, SiN막은 저 스트레스를 갖게 된다.

도 1f에서는, 상기 포토레지스트막으로 이루어진 원자력 현미경용 캔틸레버의 제 1 마스크 패턴(157)으로 마스킹하여, 폴리실리콘층(153)에서 제 2 절연막(151)까지 식각하여 상기 제 2 실리콘층(130) 상부에 원자력 현미경용 캔틸레버의 제 2 마스크 패턴(161)을 형성한다.

도 2는 도 1f의 평면도로서, 상부 실리콘층(130) 상부에는 원자력 현미경용 캔틸레버의 제 2 마스크 패턴(161)이 형성되어 있다.

도 3a 내지 3d는 도 2의 A-A'선 단면으로, 도 1f 이후의 극소 채널을 형성하기 위한 일부 공정도를 도시한 도면으로서, 도 3a는 도 1f의 단면도이며, 도 2의 'a'영역의 단면을 도시한 것이다.

도 3b에 도시된 바와 같이, TEOS 산화막으로 이루어진 제 3 절연막(152)의 측면 일부를 습식식각으로 제거한다.

이 때, 식각 용액으로 희석된 HF 용액을 사용한다.

그 후, 도 3c와 같이, 상기 폴리실리콘층(153)을 제거하고, 도 3d와 같이, SiN막으로 이루어진 제 2 절연막(151)의 측면 일부를 습식식각으로 제거한다.

여기서는, 상기 SiN막만 선택적으로 습식식각을 하려면, 식각 용액은 H₃PO₄ 용액을 사용한다. 이 습식식각 용액에서의 SiN막의 식각 속도가 매우 느리기 때문에 선폭을 50 nm 이하까지 줄이기가 매우 용이하다.

그 다음, 상기 제 3 절연막(152)을 제거하면, 상기 제 2 실리콘층(130) 상부에 채널을 형성하기 위한 마스크로 사용될 제 2 절연막(151)만 도 3e와 같이, 남게 된다.

도 4는 도 3e 공정이 완료된 상태의 평면도로서, 점선 'M'은 전술된 도 1f의 설명에서, 제 2 실리콘층의 상부에 형성된 원자력 현미경용 캔틸레버의 제 2 마스크 패턴(161)의 윤곽선이고, 실선 'm'은 도 3b에서 도 3e까지 공정을 수행했을 때의 채널을 형성하기 위한 마스크로 사용될 제 2 절연막의 윤곽선을 도시한 것이다.

즉, 도 4에 도시된 바와 같이, 채널이 형성되는 영역에서 제 2 마스크 패턴의 폭(d1)보다 제 2 절연막의 폭(d)은 상대적으로 대단히 작아진다.

그러므로, 본 발명에서는 채널영역을 형성할 때, SOI기판의 제 2 실리콘층 상부에 상호 이종물질로 이루어진 적어도 둘 이상의 절연막들을 적층하고, 이 적층된 절연막들의 상부에 폴리실리콘층을 형성한 다음, 상기 폴리실리콘층을 제외하고 순차적으로 절연막들의 측면 식각을 수행한 다음, 최종 남은 제 2 실리콘층 상부의 절연막의 폭을 줄여, 결국, 절연막을 마스킹으로 도핑하면, 소스와 드레인 사이에 50 ㎚ 이하의 극소채널을 형성할 수 있는 것이다.

도 5a와 5b는 도 3e의 이후 공정을 평면도로 도시한 도면으로서, 도 3e의 공정 다음에, 불순물을 주입하면, 도 5a에 도시된 채널 영역(171)에는 제 2 절연막에 의해서 불순물 주입이 안되고, 채널 영역(171)의 좌, 우측면에 해당되는 제 2 실리콘층(191,192)에는 불순물을 도핑하여 소스와 드레인을 형성한다.

이 때, 전술된 SOI기판의 제 2 실리콘층이 P형 불순물이 도핑되어 있으면, N형 불순물을 주입하고, 제 2 실리콘층이 N형 불순물이 도핑되어 있으면, P형 불순물을 주입한다.

그 후, 도 5b와 같이, 제 2 절연막을 제거하고, 포토레지스트막을 상기 제 2 실리콘층의 상부에 형성하고, 사진식각공정으로 포토레지스트막으로 이루어진 캔틸레버 패턴을 형성하고, 이 포토레지스트막으로 이루어진 캔틸레버 패턴을 마스크로 이용하여, 제 2 실리콘층을 제거함으로써, 캔틸레버의 형상을 갖는 제 2 실리콘층(180)을 형성한다.

여기서, 상기 캔틸레버 형상은 전술된 소스, 드레인, 채널과 탐침이 포함되어 있어야 한다.

그 다음, 상기 캔틸레버의 형상을 갖는 제 2 실리콘층의 하부면을 제거하여, 상기 제 2 실리콘층을 부상시켜 캔틸레버를 만든다.

도 6은 도 5b의 'K'의 확대도로서, 캔틸레버의 형상을 갖는 제 2 실리콘층(180), 즉, 지지부로부터 부상된 캔틸레버의 선단에는 탐침이 형성되어 있고, 이 탐침의 하부에는 채널(184)이 형성되어 있고, 이 채널(184)을 기준으로 좌, 우측부에는 소스(183)와 드레인(185)이 형성되어 있다.

이상 상술한 바와 같이, 본 발명은 전계 효과 트랜지스트를 내장한 원자력 현미경용 캔틸레버의 채널폭을 50 ㎚ 이하로 줄일 수 있어, 테라 비트급 탐침형 정보 저장기기에 적용할 수 있는 효과를 갖는다.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

도 1a 내지 1f는 본 발명에 따른 원자력 현미경용 캔틸레버의 제조 일부 공정도

도 2는 도 1f의 평면도

도 3a 내지 3d는 도 2의 A-A'선 단면으로, 도 1f 이후의 극소 채널을 형성하기 위한 일부 공정도를 도시한 도면

도 4는 도 3e 공정이 완료된 상태의 평면도

도 5a와 5b는 도 3e의 이후 공정을 평면도로 도시한 도면

도 6은 도 5b의 'K'의 확대도

<도면의 주요부분에 대한 부호의 설명>

110,130 : 실리콘층 120,141,142,151,152 : 절연막

131a,204 : 탐침 153 : 폴리실리콘층

145,154 : 포토레지스트막 157,161 : 마스크 패턴

171 : 채널영역 183 : 소스

184 : 채널 185 : 드레인

Claims (5)

1. 지지부에서 연장되어 부상된 캔틸레버의 선단에 형성된 탐침과, 상기 캔틸레버의 탐침 하부영역에 형성된 채널과, 채널에 접하여 형성된 소스 및 드레인을 구비한 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법에 있어서,

   상기 채널은,

   상기 채널을 형성할 제 1 전도성 불순물이 도핑된 실리콘층 상부에 상호 이종물질로 이루어진 적어도 둘 이상의 절연막들을 적층하고, 이 적층된 절연막들의 상부에 폴리실리콘층을 형성한 다음, 상기 폴리실리콘층을 제외하고 순차적으로 절연막들의 측면을 식각하여, 상기 실리콘층 상면에 접한 절연막 폭을 줄이는 단계와;

   상기 실리콘층 상면에 접한 절연막과 상기 실리콘층에 제 2 전도성 불순물을 주입하고, 상기 실리콘층 상면에 접한 절연막을 제거하여 상기 절연막 하부의 실리콘층에 채널을 형성하는 단계를 수행하여 형성하는 것을 특징으로 하는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법.
2. 제 1 항에 있어서,

   상기 절연막의 측면 식각은,

   습식 식각으로 수행되는 것을 특징으로 하는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법.
3. 제 1 항에 있어서,

   상기 절연막들은,

   SiN막과 TEOS(Tetraethoxysilane) 산화막 중 선택된 어느 하나 인 것을 특징으로 하는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 제 1 전도성 불순물이 P형 불순물이면, 상기 제 2 전도성 불순물은 N형 불순물인 것을 특징으로 하는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법.
5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 제 1 전도성 불순물이 N형 불순물이면, 상기 제 2 전도성 불순물은 P형 불순물인 것을 특징으로 하는 전계 효과 트랜지스터가 내장된 원자력 현미경용 캔틸레버의 채널 형성 방법.