KR20030033064A - 다중 메모리 인터페이스에 대한 버퍼 - Google Patents
다중 메모리 인터페이스에 대한 버퍼 Download PDFInfo
- Publication number
- KR20030033064A KR20030033064A KR10-2003-7003794A KR20037003794A KR20030033064A KR 20030033064 A KR20030033064 A KR 20030033064A KR 20037003794 A KR20037003794 A KR 20037003794A KR 20030033064 A KR20030033064 A KR 20030033064A
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- interface
- memory
- buffer
- interfaces
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
Claims (23)
- 칩셋과 메모리 모듈간의 메모리 인터페이스에 적어도 하나의 버퍼를 제공하는 단계 - 여기에서, 각 메모리 모듈은 복수의 메모리 층을 포함하며, 상기 적어도 하나의 버퍼는 상기 메모리 인터페이스가 제 1 및 제 2의 서브 인터페이스로 나뉘어지게 하고, 상기 제 1 서브 인터페이스는 상기 칩셋과 상기 적어도 하나의 버퍼 사이에, 상기 제 2 서브 인터페이스는 상기 적어도 하나의 버퍼와 상기 메모리 모듈 사이에 존재함 - 와,상기 메모리 모듈에 있는 상기 복수 메모리 층의 출력을 인터리브하는 단계와,상기 제 1 및 제 2 서브 인터페이스가 독립적이지만 서로 동기되어 작동하게 하기 위해, 상기 칩셋과 상기 메모리 모듈간에 전송되는 데이터를 적절히 래치하도록 상기 적어도 하나의 버퍼를 구성하는 단계를 포함하는 방법.
- 제1항에 있어서, 상기 적어도 하나의 버퍼를 제공하는 단계는 상기 제 1 서브 인터페이스가 상기 제 2 서브 인터페이스와 다른 전압 레벨에서 동작되도록 하는 방식으로 상기 제 1 및 제 2 서브 인터페이스를 분리시키는 것인 방법.
- 제2항에 있어서, 상기 제 1 서브 인터페이스의 동작 전압 레벨은 1.0 볼트미만인 것인 방법.
- 제2항에 있어서, 상기 제 2 서브 인터페이스의 동작 전압은 1.2 볼트 내지 1.8 볼트 사이인 것인 방법.
- 제1항에 있어서, 상기 적어도 하나의 버퍼를 제공하는 단계는 상기 제 1 서브 인터페이스가 상기 제 2 서브 인터페이스보다 더 높은 주파수에서 동작되도록 하는 방식으로 상기 제 1 및 제 2 서브 인터페이스를 분리시키는 것인 방법.
- 제5항에 있어서, 상기 제 1 서브 인터페이스는 상기 제 2 서브 인터페이스의 2배의 주파수에서 동작되는 것인 방법.
- 제6항에 있어서, 상기 제 1 서브 인터페이스의 데이터 라인 수는 상기 제 2 서브 인터페이스의 데이터 라인 수의 절반인 것인 방법.
- 제1항에 있어서, 상기 복수 메모리 층의 출력을 인터리브하는 단계는 상기 출력을 OR 배선 모드로 함께 연결하여, 상기 적어도 하나의 버퍼에 데이터를 순차적으로 읽어들임으로써 이루어지는 것인 방법.
- 제1항에 있어서, 상기 복수 메모리 층의 출력을 인터리브하는 단계는 상기적어도 하나의 버퍼 각각에 2 이상의 포트가 존재하여, 상기 적어도 하나의 버퍼에 데이터를 순차적으로 읽어들임으로써 이루어지는 것인 방법.
- 제1항에 있어서, 상기 복수 메모리 층의 출력을 인터리브하는 단계는 상기 적어도 하나의 버퍼에서 요구되는 비트 수를 2배로 만드는 것인 방법.
- 제1항에 있어서, 상기 적어도 하나의 버퍼에 제어 로직을 두어 상기 복수 메모리 층으로부터의 데이터 전송을 인터리브 모드로 조정하도록 하는 단계를 더 포함하는 방법.
- 제1항에 있어서, 상기 메모리 모듈은 각각 DRAM을 포함하는 것인 방법.
- 제1항에 있어서, 상기 메모리 모듈은 각각 DDR DRAM을 포함하는 것인 방법.
- 제1항에 있어서, 상기 메모리 모듈은 각각 QDR DRAM을 포함하는 것인 방법.
- 칩셋과 적어도 하나의 메모리 모듈간의 메모리 인터페이스를 분리하는 단계 - 여기에서, 각 메모리 모듈은 복수의 메모리 층을 포함하며, 분리에 의해 상기 메모리 인터페이스가 제 1 및 제 2의 서브 인터페이스로 나뉘어짐 - 와,상기 적어도 하나의 메모리 모듈에 있는 상기 복수 메모리 층의 출력을 인터리브하는 단계와,상기 제 1 및 제 2 서브 인터페이스가 독립적이지만 서로 동기되어 작동하게 하기 위해, 상기 칩셋과 상기 적어도 하나의 메모리 모듈간에 데이터를 전송하도록 상기 제 1 및 제 2 서브 인터페이스를 구성하는 단계를 포함하고,상기 제 1 및 제 2 서브 인터페이스는, 상기 제 1 서브 인터페이스가 상기 제 2 서브 인터페이스에 비해 다른 전압 레벨 및 더 높은 주파수에서 동작되도록 하는 방식으로 구성되는 것인 방법.
- 제15항에 있어서, 상기 메모리 인터페이스를 분리하는 단계는 상기 적어도 하나의 버퍼가 상기 칩셋 및 상기 적어도 하나의 메모리 모듈 사이에 놓여짐으로써 이루어지는 것인 방법.
- 제15항에 있어서, 상기 제 1 서브 인터페이스의 동작 전압은 1.0 볼트 미만이고, 상기 제 2 서브 인터페이스의 동작 전압은 1.2 내지 1.8 볼트 사이인 것인 방법.
- 제15항에 있어서, 상기 제 1 서브 인터페이스는 상기 제 2 서브 인터페이스의 2배의 주파수에서 동작되는 것인 방법.
- 제18항에 있어서, 상기 제 1 서브 인터페이스의 데이터 라인 수는 상기 제 2 서브 인터페이스의 데이터 라인 수의 절반인 것인 방법.
- 칩셋 1개와,복수의 메모리 층을 포함하는 적어도 하나의 메모리 모듈과,상기 칩셋 및 상기 적어도 하나의 메모리 모듈간의 메모리 인터페이스와,상기 메모리 인터페이스를 제 1 및 제 2 서브 인터페이스로 나누기 위해 상기 메모리 인터페이스에 놓여진 적어도 하나의 버퍼 - 여기에서, 상기 적어도 하나의 버퍼는 상기 적어도 하나의 메모리 모듈에 있는 상기 복수 메모리 층의 출력을 인터리브하며, 상기 제 1 및 제 2 서브 인터페이스는 상기 제 1 서브 인터페이스가 상기 제 2 서브 인터페이스에 비해 다른 전압 레벨 및 더 높은 주파수에서 동작되도록 하는 방식으로 구성됨 -를 포함하는 시스템.
- 제20항에 있어서, 상기 제 1 서브 인터페이스의 동작 전압은 1.0 볼트 미만이고, 상기 제 2 서브 인터페이스의 동작 전압은 1.2 내지 1.8 볼트 사이인 것인 시스템.
- 제20항에 있어서, 상기 제 1 서브 인터페이스는 상기 제 2 서브 인터페이스의 2배의 주파수에서 동작되는 것인 시스템.
- 제22항에 있어서, 상기 제 1 서브 인터페이스의 데이터 라인 수는 상기 제 2 서브 인터페이스의 데이터 라인 수의 절반인 것인 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/664,985 | 2000-09-18 | ||
US09/664,985 US6553450B1 (en) | 2000-09-18 | 2000-09-18 | Buffer to multiply memory interface |
PCT/US2001/029378 WO2002023355A2 (en) | 2000-09-18 | 2001-09-18 | Buffer to multiple memory interface |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030033064A true KR20030033064A (ko) | 2003-04-26 |
KR100509007B1 KR100509007B1 (ko) | 2005-08-18 |
Family
ID=24668245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-7003794A KR100509007B1 (ko) | 2000-09-18 | 2001-09-18 | 다중 메모리 인터페이스에 대한 버퍼 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6553450B1 (ko) |
KR (1) | KR100509007B1 (ko) |
CN (1) | CN100337282C (ko) |
AU (1) | AU2001289140A1 (ko) |
TW (1) | TW539948B (ko) |
WO (1) | WO2002023355A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101022473B1 (ko) * | 2004-02-13 | 2011-03-15 | 삼성전자주식회사 | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 |
Families Citing this family (111)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6643752B1 (en) * | 1999-12-09 | 2003-11-04 | Rambus Inc. | Transceiver with latency alignment circuitry |
US7363422B2 (en) * | 2000-01-05 | 2008-04-22 | Rambus Inc. | Configurable width buffered module |
US7356639B2 (en) * | 2000-01-05 | 2008-04-08 | Rambus Inc. | Configurable width buffered module having a bypass circuit |
US7404032B2 (en) * | 2000-01-05 | 2008-07-22 | Rambus Inc. | Configurable width buffered module having switch elements |
US7010642B2 (en) * | 2000-01-05 | 2006-03-07 | Rambus Inc. | System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices |
US20050010737A1 (en) * | 2000-01-05 | 2005-01-13 | Fred Ware | Configurable width buffered module having splitter elements |
US6820163B1 (en) | 2000-09-18 | 2004-11-16 | Intel Corporation | Buffering data transfer between a chipset and memory modules |
US6697888B1 (en) * | 2000-09-29 | 2004-02-24 | Intel Corporation | Buffering and interleaving data transfer between a chipset and memory modules |
US6633965B2 (en) * | 2001-04-07 | 2003-10-14 | Eric M. Rentschler | Memory controller with 1×/M× read capability |
US6678811B2 (en) * | 2001-04-07 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Memory controller with 1X/MX write capability |
US6889335B2 (en) * | 2001-04-07 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Memory controller receiver circuitry with tri-state noise immunity |
US7110400B2 (en) * | 2002-04-10 | 2006-09-19 | Integrated Device Technology, Inc. | Random access memory architecture and serial interface with continuous packet handling capability |
KR100585099B1 (ko) * | 2003-08-13 | 2006-05-30 | 삼성전자주식회사 | 적층형 메모리 모듈 및 메모리 시스템. |
DE102004039806B4 (de) * | 2003-08-13 | 2009-05-07 | Samsung Electronics Co., Ltd., Suwon | Speichermodul |
JP2005190036A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | 記憶制御装置及び記憶制御装置の制御方法 |
US8250295B2 (en) * | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
CN100495369C (zh) * | 2004-01-20 | 2009-06-03 | 特科2000国际有限公司 | 使用多个存储器设备的便携数据存储设备 |
US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
US7289386B2 (en) * | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
US7532537B2 (en) * | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
US7254654B1 (en) * | 2004-04-01 | 2007-08-07 | Emc Corporation | Split-FIFO multi-station data transfer system |
US7389375B2 (en) * | 2004-07-30 | 2008-06-17 | International Business Machines Corporation | System, method and storage medium for a multi-mode memory buffer device |
US7224595B2 (en) | 2004-07-30 | 2007-05-29 | International Business Machines Corporation | 276-Pin buffered memory module with enhanced fault tolerance |
US20060036826A1 (en) * | 2004-07-30 | 2006-02-16 | International Business Machines Corporation | System, method and storage medium for providing a bus speed multiplier |
US7296129B2 (en) * | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
US7539800B2 (en) * | 2004-07-30 | 2009-05-26 | International Business Machines Corporation | System, method and storage medium for providing segment level sparing |
US7331010B2 (en) * | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7305574B2 (en) * | 2004-10-29 | 2007-12-04 | International Business Machines Corporation | System, method and storage medium for bus calibration in a memory subsystem |
US7512762B2 (en) * | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
US7395476B2 (en) * | 2004-10-29 | 2008-07-01 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
US20060095620A1 (en) * | 2004-10-29 | 2006-05-04 | International Business Machines Corporation | System, method and storage medium for merging bus data in a memory subsystem |
US7356737B2 (en) * | 2004-10-29 | 2008-04-08 | International Business Machines Corporation | System, method and storage medium for testing a memory module |
US7277988B2 (en) * | 2004-10-29 | 2007-10-02 | International Business Machines Corporation | System, method and storage medium for providing data caching and data compression in a memory subsystem |
US7441060B2 (en) * | 2004-10-29 | 2008-10-21 | International Business Machines Corporation | System, method and storage medium for providing a service interface to a memory system |
US7299313B2 (en) * | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
US20060164909A1 (en) * | 2005-01-24 | 2006-07-27 | International Business Machines Corporation | System, method and storage medium for providing programmable delay chains for a memory system |
US9286198B2 (en) | 2005-04-21 | 2016-03-15 | Violin Memory | Method and system for storage of data in non-volatile media |
KR101271245B1 (ko) * | 2005-04-21 | 2013-06-07 | 바이올린 메모리 인코포레이티드 | 상호접속 시스템 |
US8112655B2 (en) * | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US8452929B2 (en) * | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
US7392338B2 (en) * | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
US7580312B2 (en) * | 2006-07-31 | 2009-08-25 | Metaram, Inc. | Power saving system and method for use with a plurality of memory circuits |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US8169233B2 (en) | 2009-06-09 | 2012-05-01 | Google Inc. | Programming of DIMM termination resistance values |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US20080082763A1 (en) * | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US8619452B2 (en) | 2005-09-02 | 2013-12-31 | Google Inc. | Methods and apparatus of stacking DRAMs |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US7472220B2 (en) * | 2006-07-31 | 2008-12-30 | Metaram, Inc. | Interface circuit system and method for performing power management operations utilizing power management signals |
US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US8077535B2 (en) * | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US7386656B2 (en) * | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
KR101377305B1 (ko) * | 2005-06-24 | 2014-03-25 | 구글 인코포레이티드 | 집적 메모리 코어 및 메모리 인터페이스 회로 |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US7464225B2 (en) * | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US7562271B2 (en) | 2005-09-26 | 2009-07-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
CN100357870C (zh) * | 2005-10-28 | 2007-12-26 | 中国人民解放军国防科学技术大学 | 对挂接在片外单总线上的多种存储器进行访问的方法 |
US7478259B2 (en) * | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
US7685392B2 (en) * | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US7477526B1 (en) | 2005-12-29 | 2009-01-13 | Co Ramon S | Branching fully-buffered memory-module with two downlink and one uplink ports |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
US7389381B1 (en) | 2006-04-05 | 2008-06-17 | Co Ramon S | Branching memory-bus module with multiple downlink ports to standard fully-buffered memory modules |
US7640386B2 (en) * | 2006-05-24 | 2009-12-29 | International Business Machines Corporation | Systems and methods for providing memory modules with multiple hub devices |
KR100765786B1 (ko) | 2006-06-12 | 2007-10-12 | 삼성전자주식회사 | 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법 |
US20080028135A1 (en) * | 2006-07-31 | 2008-01-31 | Metaram, Inc. | Multiple-component memory interface system and method |
US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
US7493439B2 (en) * | 2006-08-01 | 2009-02-17 | International Business Machines Corporation | Systems and methods for providing performance monitoring in a memory system |
US7669086B2 (en) * | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
US7587559B2 (en) * | 2006-08-10 | 2009-09-08 | International Business Machines Corporation | Systems and methods for memory module power management |
US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
US8028186B2 (en) * | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
US7477522B2 (en) * | 2006-10-23 | 2009-01-13 | International Business Machines Corporation | High density high reliability memory module with a fault tolerant address and command bus |
WO2008057557A2 (en) | 2006-11-06 | 2008-05-15 | Rambus Inc. | Memory system supporting nonvolatile physical memory |
US7721140B2 (en) * | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
US7603526B2 (en) * | 2007-01-29 | 2009-10-13 | International Business Machines Corporation | Systems and methods for providing dynamic memory pre-fetch |
US8143720B2 (en) | 2007-02-06 | 2012-03-27 | Rambus Inc. | Semiconductor module with micro-buffers |
US9195602B2 (en) | 2007-03-30 | 2015-11-24 | Rambus Inc. | System including hierarchical memory modules having different types of integrated circuit memory devices |
US7508723B2 (en) * | 2007-05-24 | 2009-03-24 | Entorian Technologies, Lp | Buffered memory device |
US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
US20090119114A1 (en) * | 2007-11-02 | 2009-05-07 | David Alaniz | Systems and Methods for Enabling Customer Service |
US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
US8417870B2 (en) * | 2009-07-16 | 2013-04-09 | Netlist, Inc. | System and method of increasing addressable memory space on a memory board |
US8161219B2 (en) * | 2008-09-30 | 2012-04-17 | Qimonda Ag | Distributed command and address bus architecture for a memory module having portions of bus lines separately disposed |
JP2010282510A (ja) * | 2009-06-05 | 2010-12-16 | Elpida Memory Inc | メモリモジュール |
KR101093620B1 (ko) | 2009-06-29 | 2011-12-15 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리를 실장한 메모리 장치 및 그의 리드 오퍼레이션 방법 |
US9128632B2 (en) | 2009-07-16 | 2015-09-08 | Netlist, Inc. | Memory module with distributed data buffers and method of operation |
KR101671334B1 (ko) | 2010-07-27 | 2016-11-02 | 삼성전자주식회사 | 메모리 장치와 이의 데이터 제어방법 |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
KR20160038034A (ko) | 2013-07-27 | 2016-04-06 | 넷리스트 인코포레이티드 | 로컬 동기화를 갖는 메모리 모듈 |
US10679722B2 (en) | 2016-08-26 | 2020-06-09 | Sandisk Technologies Llc | Storage system with several integrated components and method for use therewith |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5572691A (en) * | 1993-04-21 | 1996-11-05 | Gi Corporation | Apparatus and method for providing multiple data streams from stored data using dual memory buffers |
US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
JPH09231339A (ja) * | 1996-02-27 | 1997-09-05 | Mitsubishi Electric Corp | メモリカード |
US5768624A (en) * | 1996-02-28 | 1998-06-16 | Opti Inc. | Method and apparatus for employing ping-pong buffering with one level deep buffers for fast DRAM access |
US5757712A (en) * | 1996-07-12 | 1998-05-26 | International Business Machines Corporation | Memory modules with voltage regulation and level translation |
US5926838A (en) * | 1997-03-19 | 1999-07-20 | Micron Electronics | Interface for high speed memory |
EP1036362B1 (en) * | 1997-12-05 | 2006-11-15 | Intel Corporation | Memory system including a memory module having a memory module controller |
JP2000231784A (ja) * | 1999-02-10 | 2000-08-22 | Nec Gumma Ltd | メモリ変換ボード |
US6738880B2 (en) * | 2000-06-12 | 2004-05-18 | Via Technologies, Inc. | Buffer for varying data access speed and system applying the same |
-
2000
- 2000-09-18 US US09/664,985 patent/US6553450B1/en not_active Expired - Lifetime
-
2001
- 2001-09-18 WO PCT/US2001/029378 patent/WO2002023355A2/en active IP Right Grant
- 2001-09-18 CN CNB01819138XA patent/CN100337282C/zh not_active Expired - Fee Related
- 2001-09-18 KR KR10-2003-7003794A patent/KR100509007B1/ko active IP Right Grant
- 2001-09-18 AU AU2001289140A patent/AU2001289140A1/en not_active Abandoned
- 2001-09-19 TW TW090123031A patent/TW539948B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101022473B1 (ko) * | 2004-02-13 | 2011-03-15 | 삼성전자주식회사 | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 |
Also Published As
Publication number | Publication date |
---|---|
WO2002023355A2 (en) | 2002-03-21 |
KR100509007B1 (ko) | 2005-08-18 |
WO2002023355A3 (en) | 2002-08-22 |
WO2002023355A8 (en) | 2003-02-13 |
US6553450B1 (en) | 2003-04-22 |
CN100337282C (zh) | 2007-09-12 |
CN1475013A (zh) | 2004-02-11 |
TW539948B (en) | 2003-07-01 |
AU2001289140A1 (en) | 2002-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100509007B1 (ko) | 다중 메모리 인터페이스에 대한 버퍼 | |
US7249232B2 (en) | Buffering and interleaving data transfer between a chipset and memory modules | |
US6820163B1 (en) | Buffering data transfer between a chipset and memory modules | |
US11200181B2 (en) | Asymmetric-channel memory system | |
US7124223B2 (en) | Routability for memory devices | |
US6742098B1 (en) | Dual-port buffer-to-memory interface | |
US8380927B2 (en) | Upgradable system with reconfigurable interconnect | |
US7024518B2 (en) | Dual-port buffer-to-memory interface | |
US10866916B2 (en) | Folded memory modules | |
US8767430B2 (en) | Configurable module and memory subsystem | |
US6011710A (en) | Capacitance reducing memory system, device and method | |
US20070115712A1 (en) | Apparatus and method for mounting microelectronic devices on a mirrored board assembly | |
US20030016516A1 (en) | Termination cards and systems therefore | |
KR100756094B1 (ko) | 신호 전송 장치 | |
US20030016514A1 (en) | Systems having modules sharing on module terminations | |
US20030016512A1 (en) | Systems having modules with selectable on die terminations | |
US6453421B1 (en) | Processor system with power supply selection mechanism | |
KR100533561B1 (ko) | 반도체 메모리 장치 | |
US6064254A (en) | High speed integrated circuit interconnection having proximally located active converter | |
KR100760727B1 (ko) | 회로 시스템 | |
WO2004003758A1 (ja) | 方向性結合式バスシステム | |
KR20070007429A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180730 Year of fee payment: 14 |