KR20030029237A - 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법 - Google Patents

복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법 Download PDF

Info

Publication number
KR20030029237A
KR20030029237A KR1020010061498A KR20010061498A KR20030029237A KR 20030029237 A KR20030029237 A KR 20030029237A KR 1020010061498 A KR1020010061498 A KR 1020010061498A KR 20010061498 A KR20010061498 A KR 20010061498A KR 20030029237 A KR20030029237 A KR 20030029237A
Authority
KR
South Korea
Prior art keywords
data
bus
signal
module
modules
Prior art date
Application number
KR1020010061498A
Other languages
English (en)
Other versions
KR100441606B1 (ko
Inventor
김흥수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0061498A priority Critical patent/KR100441606B1/ko
Priority to US10/217,159 priority patent/US20030067937A1/en
Priority to JP2002291762A priority patent/JP2003186825A/ja
Publication of KR20030029237A publication Critical patent/KR20030029237A/ko
Application granted granted Critical
Publication of KR100441606B1 publication Critical patent/KR100441606B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control

Abstract

복수의 모듈간의 데이터 송수신을 위한 데이터 송수신 시스템이 개시된다. 데이터 송수신 시스템은, 모듈간에 데이터를 전송하기 위한 데이터버스, 데이터버스의 사용요구신호 및 데이터버스의 사용허가신호를 전송하기 위한 제어신호버스, 및 제어신호버스를 통한 제어동작을 수행하는 버스제어기를 가지고 있다. 버스제어기는, 모듈들로부터 제어신호버스를 통해 전송된 사용요구신호를 수령하고, 사용요구신호에 응하여 모듈들 중 하나에 대한 사용허가신호를 제어신호버스를 통해 모듈들로 전송한다. 허가받은 모듈은 데이터버스를 통해 데이터를 전송하며, 데이터가 전송되는 동안 제어신호버스를 통한 사용요구와 사용허가가 수행된다. 따라서, 데이터의 전송과 사용허가모듈의 결정이 동시에 수행되므로 데이터의 전송 효율이 향상된다.

Description

복수의 모듈들간의 데이터 송수신 시스템 및 송수신 제어방법{System for transmitting data between modules, and method for controlling the same}
본 발명은 복수의 모듈들간의 데이터 송수신 시스템 및 송수신 제어방법에 관한 것으로서, 보다 상세하게는, 데이터버스를 이용하여 모듈들간에 데이터를 전송하는 동안 모듈들의 데이터버스의 사용요구 및 모듈들에 대한 데이터버스의 사용허가가 수행되도록 함으로써 데이터의 전송 효율을 향상시킬 수 있는 데이터 송수신 시스템 및 송수신 제어방법에 관한 것이다.
동일한 기능을 수행하는 다수의 모듈들 또는 상이한 기능을 수행하는 다수의 모듈들이 데이터를 전송하기 위해서는, 데이터를 전송하기 위한 데이터버스와 클럭신호를 전송하기 위한 클럭신호버스 등과 같은 다수의 버스를 이용한다. 이와 같은 다수의 버스를 이용한 데이터 송수신 시스템의 일 예가 미국특허 US 5,901,146호(발명의 명칭 : Asynchronous Data Transfer and Source Traffic Control System)에 개시되어 있다. 도 1은 다수의 버스로 연결되어 상호 데이터의 전송이 가능한 종래의 데이터 송수신 시스템을 도시하는 도면으로서, 특히 상기한 미국특허 US 5,901,146호에 개시된 시스템과 실질적으로 동일한 시스템을 도시한 도면이다.
도 1에 도시된 바와 같이, 종래의 데이터 송수신 시스템은, 모듈들(10)간의통신을 위한 다수의 버스(20), 및 버스(20)를 통한 데이터 송수신 동작을 제어하기 위한 버스제어기(30)로 구성되어 있다. 버스(20)는, 복수의 모듈(10)들간에 송수신되는 데이터를 전송하기 위한 데이터버스(21), 데이터의 전송 타이밍을 동기화시키기 위한 클럭신호를 전송하는 데에 사용되는 클럭신호버스(25), 및 데이터의 전송 단위인 데이터프레임의 구획위치를 알려주는 프레임신호를 전송하기 위한 프레임신호버스(27)로 구성되어 있다.
도 2는 도 1에 도시된 바와 같은 데이터 송수신 시스템 내의 데이터버스(21)를 통해 전송되는 데이터의 구조를 도시한 도면으로서, 하나의 데이터프레임의 구조를 도시한 것이다. 16클럭의 주기동안 전송되는 데이터가 하나의 데이터프레임을 이루며, 16클럭의 주기동안에 매 클럭펄스마다 32비트의 데이터가 전송된다. 32비트의 데이터를 전송하기 위하여 데이터버스(21)는 도 1에 도시된 바와 같이 32개의 병렬라인으로 구성된다.
도 2에 도시된 바와 같이, 하나의 데이터프레임 내의 1번째 클럭에서는 각 모듈(10)에 의해 사용요구신호가 전송되고, 2번째 클럭 내지 15번째 클럭에서는 각 모듈(10)에 의해 데이터가 전송되며, 16번째 클럭에서는 버스제어기(30)에 의해 사용허가신호가 전송된다.
사용요구신호내의 매 2비트는 하나의 모듈(10)이 대응되어 있다. 따라서, 32비트의 사용요구신호는 최대 16개의 모듈(10)을 지정하는 데에 사용될 수 있다. 예컨데, 데이터프레임의 첫번째 열에 숫자로 표시된 바와 같이, 첫번째 모듈(11)은 사용요구신호 내의 첫번째 및 두번째 비트와 대응되고, 두번째 모듈(12)은 세번째및 네번째 비트와 대응되며, n번째 모듈(19)은 2n-1번째 및 2n번째 비트가 대응된다. 사용요구신호는 각 모듈(10)이 데이터버스(21)의 사용을 요구하는 신호로서, 예컨데, 사용요구신호 내의 첫번째 비트와 두번째 비트 중 적어도 하나가 '1'인 경우에는 버스제어기(30)는 첫번째 모듈(11)이 데이터버스(21)의 사용 허가를 요청하고 있는 것으로 판단한다.
데이터는, 버스헤더비트열(2번째 클럭에서 전송), 데이터헤더비트열(3번째 클럭에서 전송), 및 데이터비트열(4번째 내지 15번째 클럭에서 전송)로 구성되어 있다. 데이터는 모듈(10)들 중 사용허가를 받은 모듈이 실질적으로 전송하는 내용이다.
사용허가신호는 버스제어기(30)가 데이터버스(21)의 사용을 허가하는 모듈의 번호를 표시한다. 예컨데, 사용허가신호가 나타내는 값이 '2'이면 2번째 모듈(12)이 데이터버스(21)의 사용을 허가받게 된다. 버스제어기(30)는 사용요구신호를 전송한 모듈(10)들 중 하나에 대한 사용허가를 하며, 이에 따른 사용허가신호를 데이터버스(21)를 통해 각 모듈(10)에 전송한다.
도 3은 도 1 내의 각 버스(20)를 통해 전송되는 펄스의 전송타이밍을 도시한 도면이다.
도시되지 않은 클럭발생기가 발생시킨 클럭펄스는 클럭신호버스(25)를 통해 버스제어기(30)와 각 모듈(10)에 전송된다. 버스제어기(30)는 클럭신호가 16개 입력될 때마다 하나의 프레임신호를 발생시킨다. 이 프레임신호는 프레임신호버스(27)를 통해 각 모듈(10)에 전달되며, 이에 따라 각 모듈(10)은 각데이터프레임의 시작위치를 알 수 있게 된다.
전술한 바와 같이, 각 데이터프레임의 첫번째 비트열은 모듈(10)이 사용요구신호를 전송하는 데에 사용되고, 마지막 비트열은 버스제어기(30)가 사용허가신호를 전송하는 데에 사용된다. 예컨데, 도 3에 도시된 바와 같이, 제1모듈(11)이 제1프레임의 1번째 클럭에서 사용요구신호(R1)를 발생시키면 이 사용요구신호는 데이터버스(21)를 통해 버스제어기(30)에 전달되고, 버스제어기(30)는 전달된 사용요구신호에 응하여 제1프레임의 마지막 클럭에서 제1모듈(11)에 대한 사용허가신호(A1)를 발생시킨다. 이 사용허가신호(A1)는 데이터버스(21)를 통해 각 모듈(10)에 전달된다.
각 모듈들(10) 중 제1모듈(11)은 자신에 대한 사용허가신호(A1)를 수령함에 따라 제1프레임 다음에 이어지는 제2프레임에서 데이터(D1)를 데이터버스(21)를 통해 각 모듈(10)에 전송한다. 각 모듈(10)은 전송받은 데이터(D1) 내의 버스헤더 및 데이터헤더에 수록된 내용에 부응하여 데이터(D1)에 대한 수신, 저장 등의 동작을 하게 된다.
한편, 제2프레임의 1번째 비트열은 다시 각 모듈(10)이 버스제어기(30)에 사용요구신호를 전송하는 데에, 그리고 제2프레임의 마지막 비트열은 다시 버스제어기(30)가 각 모듈(10)에 대한 사용허가신호를 전송하는 데에 사용된다. 예컨데, 제2프레임에서 제1모듈(11)의 사용요구신호(R1)과 제2모듈(12)의 사용요구신호(R2)가 동시에 전송되면, 버스제어기(30)는 미리 정하여진 방식에 따라 이들 중 어느 하나, 예컨데, 제2모듈(12)에 대한 사용허가신호(A2)를 전송한다. 이에 따라 다음의 제3프레임에서는 허가받은 제2모듈(12)이 데이터(D2)를 전송할 수 있게 된다.
마찬가지로, 도 3에 도시된 바와 같이 제3프레임에서 제1모듈(11)과 제2모듈(12)이 각각 사용요구신호(R1, R2)를 전송하면 버스제어기(30)는 이들 중 하나, 예컨데, 제2모듈(12)에 대한 사용허가신호(A2)를 전송하고, 허가받은 제2모듈(12)은 제4프레임에서 데이터(D2)를 전송한다. 제4프레임에서 제1모듈(11)이 다시 사용허가신호(R1)를 전송하면, 버스제어기(30)는 이에 대한 사용허가신호(A1)를 전송하고, 제5프레임에서는 제1모듈(11)이 데이터(D1)를 전송하게 된다.
이와 같은 방식으로, 하나의 프레임의 1번째 클럭에서 하나 또는 복수의 모듈(10)로부터 사용요구신호가 전송되면, 버스제어기(30)는 이들 중 하나에 대한 사용허가신호를 동일한 데이터프레임의 마지막 클럭에서 전송한다. 1번째 클럭과 마지막 클럭의 사이에 발생되는 클럭에서는 바로 직전의 데이터프레임의 마지막 클럭에서 사용허가를 받은 모듈(10)이 데이터를 전송하게 된다.
그런데, 상기와 같은 종래의 송수신 시스템은 사용요구신호와 사용허가신호가 전송되는 동안에는 데이터가 송수신되지 못하므로, 데이터의 전송 효율이 떨어진다는 문제점이 있다. 즉, 사용요구신호, 데이터, 사용허가신호가 데이터버스(21)를 통해 순차적으로 전송되므로, 사용요구신호와 사용허가신호의 전송을 위해서는 하나의 데이터프레임을 구성하는 16클럭 주기 중 2클럭 주기동안 각 모듈(20)은 데이터를 전송할 수 없다. 따라서, 데이터의 전송효율이 낮아지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 복수의 모듈간에 데이터가 전송되는 동안에 데이터버스에 대한 사용요구신호 및 사용허가신호의 전송이 이루어질 수 있도록 함으로써 데이터의 전송 효율을 높일 수 있는 데이터 송수신 시스템을 제공하는 것이다.
도 1은 복수의 모듈들간의 데이터 송수신을 위한 종래의 송수신 시스템을 도시한 블록도,
도 2는 도 1에 도시된 송수신 시스템 내에서 전송되는 데이터프레임을 도시한 도면,
도 3은 도 1의 각 버스를 통한 펄스의 전송타이밍을 도시한 도면,
도 4는 복수의 모듈들간의 데이터 송수신을 위한 본 발명에 따른 송수신 시스템을 도시한 블록도,
도 5는 도 4에 도시된 송수신 시스템 내에서 전송되는 데이터프레임을 도시한 도면,
도 6은 도 4의 각 버스를 통한 펄스의 전송타이밍을 도시한 도면, 그리고
도 7은 도 4에 도시된 송수신 시스템에 의해 수행되는 데이터 송수신 제어과정을 도시한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 모듈120 : 버스
121 : 데이터버스123 : 제어신호버스
125 : 클럭신호버스127 : 프레임신호버스
130 : 버스제어기
상기 목적은 본 발명에 따라, 복수의 모듈간의 데이터 송수신을 위한 데이터 송수신 시스템에 있어서, 상기 모듈간에 상기 데이터를 전송하기 위한 데이터버스; 상기 데이터버스의 사용요구신호 및 상기 데이터버스의 사용허가신호를 전송하기 위한 제어신호버스; 및 상기 데이터버스를 통해 적어도 일부의 상기 모듈간에 상기 데이터가 송수신되는 동안, 상기 모듈들 중 적어도 하나로부터 상기 제어신호버스를 통해 전송된 상기 사용요구신호를 수령하고, 상기 사용요구신호에 응하여 상기 모듈들 중 하나에 대한 상기 사용허가신호를 상기 제어신호버스를 통해 상기 모듈들로 전송하는 버스제어기;를 포함하는 것을 특징으로 하는 데이터 송수신 시스템에 의해 달성된다.
바람직하게는, 본 발명에 따른 데이터 송수신 시스템은, 상기 데이터 및 상기 제어신호의 전송 타이밍을 동기화하는 클럭신호를 전송하기 위한 클럭신호버스; 및 상기 클럭신호들 중 상기 데이터의 전송 단위인 데이터프레임의 구획위치를 알려주는 프레임신호를 전송하기 위한 프레임신호버스;를 구비한다. 상기 사용요구신호 및 상기 사용요구신호에 따른 상기 사용허가신호는 각각 상이한 상기 데이터프레임의 전송시에 전송된다. 따라서, 사용요구신호의 전송시점과 그에 대한 사용허가신호의 전송시점 사이의 시구간동안 버스제어기는 사용을 허가할 모듈을 결정하는 연산을 수행할 수 있다.
상기 사용요구신호는, 각각의 상기 모듈에 대응되며 상기 모듈에 대한 식별정보를 가지는 복수의 모듈정보비트를 포함한다. 따라서, 복수의 모듈들은 각각 자신의 사용요구신호를 전송할 수 있다.
또한, 상기 사용허가신호는, 상기 데이터버스의 사용이 허가된 상기 모듈의 식별정보를 전송하는 모듈번호비트; 및 상기 모듈번호비트에 표시된 상기 모듈에 대해 상기 데이터버스의 사용이 허가되었음을 알리는 사용허가비트;를 포함한다. 따라서, 버스제어기는 데이터버스의 사용을 허가할 모듈의 번호와 함께 사용허가 사실을 각 모듈에 전송할 수 있다. 따라서, 사용허가신호의 전송시 에러를 방지할 수 있다.
본 발명에 따르면, 데이터가 전송되는 동안 데이터버스에 대한 사용요구와 사용허가가 수행된다. 따라서, 데이터 전송효율이 향상된다.
한편, 본 발명에 따르면, 복수의 모듈간의 데이터 송수신 제어방법에 있어서, a) 상기 모듈간에 상기 데이터를 전송하기 위한 데이터버스, 및 상기 데이터버스의 사용요구신호와 상기 데이터버스의 사용허가신호를 전송하기 위한 제어신호버스를 마련하는 단계; b) 상기 데이터버스를 통해 적어도 일부의 상기 모듈간에 상기 데이터가 송수신되는 동안, 상기 사용요구신호를 상기 제어신호버스를 통해 상기 모듈들 중 적어도 하나로부터 버스제어기에 전송하는 단계; 및 c) 상기 데이터버스를 통해 적어도 일부의 상기 모듈들간에 상기 데이터가 송수신되는 동안, 상기사용요구신호에 응하여 상기 모듈들 중 하나에 대한 상기 사용허가신호를 상기 제어신호버스를 통해 상기 버스제어기로부터 상기 모듈들로 전송하는 단계;를 포함하는 것을 특징으로 하는 데이터 송수신 제어방법이 제공된다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 4는 복수의 모듈들간의 데이터 송수신을 위한 본 발명에 따른 송수신 시스템을 도시한 블록도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 데이터 송수신 시스템은, 모듈들(111 내지 119)간의 통신을 위한 다수의 버스(120), 및 버스(120)를 통한 데이터 송수신 동작을 제어하기 위한 버스제어기(130)로 구성되어 있다. 버스(120)는, 복수의 모듈(110)들간에 송수신되는 데이터를 전송하기 위한 데이터버스(121), 모듈(110)의 데이터 전송동작에 필요한 제어신호를 전송하기 위한 제어신호버스(123), 데이터의 전송 타이밍을 동기화시키기 위한 클럭신호를 전송하는 데에 사용되는 클럭신호버스(125), 및 데이터의 전송 단위인 데이터프레임의 구획위치를 알려주는 프레임신호를 전송하기 위한 프레임신호버스(127)로 구성되어 있다.
도 5는 도 4에 도시된 바와 같은 데이터 송수신 시스템 내의 데이터버스(121)를 통해 전송되는 데이터의 구조, 및 제어신호버스(123)를 통해 전송되는 제어신호의 구조를 도시한 도면이다. 본 실시예에서는, 8클럭의 주기동안 전송되는 데이터가 하나의 데이터프레임을 이루며 또한 8클럭의 주기동안에 매 클럭펄스마다 64비트의 데이터가 전송되는 예를 설명한다. 64비트의 데이터를 전송하기 위하여 데이터버스(121)는 도 4에 도시된 바와 같이 64개의 병렬라인으로 구성된다. 또한, 본 실시예에서는, 제어신호버스(123)를 통해 전송되는 제어신호가 5비트로 구성된 예를 설명한다. 5비트의 제어신호를 전송하기 위해서 제어신호버스(123)는 도 4에 도시된 바와 같이 5개의 병렬라인으로 구성된다.
도 5에 도시된 바와 같이, 하나의 데이터프레임 내에 존재하는 데이터의 1번째 비트열은 버스헤더이고, 2번째 비트열은 데이터헤더와 데이터(바이트 0 내지 바이트 3)로 구성된다. 또한, 3번째 내지 7번째 비트열은 데이터(바이트 4 내지 바이트 43)이고, 8번째 비트열은 데이터(바이트 44 내지 바이트 47)와 에러체크정보로 구성된다. 데이터(바이트 0 내지 바이트 47)는 모듈(110)들 중 사용허가를 받은 모듈이 실질적으로 전송하는 내용이다.
제어신호버스(123)를 통해 전송되는 제어신호는, 각 모듈(110)로부터 버스제어기(130)로 전송되는 데이터버스(121)의 사용요구신호, 및 버스제어기(130)로부터 각 모듈(110)로 전송되는 데이터버스(121)의 사용허가신호로 구성된다. 도 5에 도시된 바와 같이, 하나의 제어신호의 1번째 비트열 내지 6번째 비트열은 사용요구신호이고, 7번째 및 8번째 비트열은 사용허가신호이다.
사용요구신호내의 각 비트는 각각의 모듈(110)에 대한 식별정보를 가지는 모듈정보비트이다. 각 모듈정보비트는 각각의 모듈(110)에 대응된다. 예컨데, 1번째 비트열의 LSB(Least Significant Bit)의 숫자 0은 제1모듈(121)을, 그리고 5번째 비트열의 MSB(Most Significant Bit)의 숫자 29는 제30모듈(도시되지 않음)을 가리킨다. 사용요구신호는 각 모듈(110)이 데이터버스(121)의 사용을 요구하는 신호로서, 예컨데, 사용요구신호 내의 제1모듈(111)과 제2모듈(112)에 대응되는 모듈정보비트가 '1'(high)인 경우에는 버스제어기(130)는 제1모듈(111)과 제2모듈(112)이 데이터버스(121)의 사용 허가를 요청하고 있는 것으로 판단한다. 이와 같이, 각 모듈정보비트에 각 모듈(110)이 대응되어 있으므로, 복수의 모듈(110)들은 각각 자신의 사용요구신호를 독립적으로 전송할 수 있다.
사용허가신호는, 데이터버스(121)의 사용이 허가된 모듈(110)의 식별정보를 전송하는 모듈번호비트(제어신호의 7번째 비트열), 및 모듈번호비트에 표시된 모듈(110)에 대해 데이터버스(121)의 사용이 허가되었음을 알리는 사용허가비트(제어신호의 8번째 비트열)로 구성되어 있다. 사용허가비트가 소정의 값을 나타내는 경우, 예컨데, 사용허가비트들 중 적어도 하나가 '1'이면, 이는 버스제어기(130)가 특정 모듈에 대해 데이터버스(121)의 사용을 허가하였음을 나타낸다. 이때, 허가받은 모듈의 번호는 모듈번호비트에 표시된다. 예컨데, 모듈허가비트에 표시된 값이 '2'이면, 이는 제2모듈(112)이 데이터버스(121)의 사용을 허가받았음을 나타낸다. 버스제어기(130)는 사용요구신호를 전송한 모듈(110)들 중 하나에 대한 사용허가를 하며, 이에 따른 사용허가신호를 제어신호버스(123)를 통해 각 모듈(110)에 전송한다.
이와 같이, 사용을 허가할 모듈(110)의 번호와 함께 사용허가 사실을 전송함으로써 버스제어기(130)의 사용허가신호의 전송시 에러를 방지할 수 있다. 즉, 버스제어기(130)가 사용허가한 모듈이 없는데도 불구하고 전송상의 에러에 의해 모듈번호비트가 특정의 모듈을 가리키는 경우에도, 모듈(110)들은 사용허가비트의 값을조회함으로써 그 특정 모듈에 대한 사용허가 여부를 정확히 알 수 있게 된다.
도 6은 도 4의 각 버스(120)를 통한 펄스의 전송타이밍을 도시한 도면이고, 도 7은 도 4에 도시된 송수신 시스템에 의해 수행되는 데이터 송수신 제어과정을 도시한 흐름도이다.
도시되지 않은 클럭발생기가 발생시킨 클럭펄스는 클럭신호버스(125)를 통해 버스제어기(120)와 각 모듈(110)에 전송된다. 버스제어기(120)는 클럭신호가 8개 입력될 때마다 하나의 프레임신호를 발생시킨다. 따라서, 프레임신호는 각 데이터프레임의 구획위치를 알려주는 기능을 한다. 이 프레임신호는 프레임신호버스(127)를 통해 각 모듈(110)에 전달되며, 이에 따라 각 모듈(110)은 각 데이터프레임의 시작위치를 알 수 있게 된다.
전술한 바와 같이, 제어신호버스(123)를 통해 전송되는 제어신호 중 1번째 내지 6번째 비트열은 모듈(110)이 사용요구신호를 전송하는 데에 사용되고, 7번째 및 8번째 비트열은 버스제어기(130)가 사용허가신호를 전송하는 데에 사용된다. 예컨데, 도 6에 도시된 바와 같이, 제1모듈(111)이 제1프레임의 1번째 내지 6번째 클럭에서 사용요구신호(RR1)를 발생시키면, 즉, 제1모듈(111)이 제어신호의 1번째 비트열의 LSB에서 'High'펄스를 발생시키면, 이 사용요구신호(RR1)는 제어신호버스(123)를 통해 버스제어기(130)에 전송된다(S10).
버스제어기(130)는 전송된 사용요구신호(RR1)에 응하여 미리 정하여진 방식에 따라 사용을 허가할 모듈을 결정한다(S20). 이때, 버스제어기(130)가 사용을 허가할 모듈을 결정하는 방식은 다양한 형태로 정해질 수 있다. 예컨데, 하나의모듈로부터만 사용요구신호가 전송되는 경우에는 그 모듈에 대해서 사용허가를 하고, 여러 모듈로부터 동시에 사용요구신호가 전송되는 경우에는 미리 정해진 우선순위에 따라 사용허가를 하는 방식을 채용할 수 있다. 버스제어기(130)는 제1프레임의 7번째 클럭으로부터 제2프레임의 6번째 클럭에 이르는 시간동안, 상기와 같이 사용허가를 할 모듈을 결정하기 위한 연산을 수행한다.
버스제어기(130)는 전달된 사용요구신호(RR1)에 응하여 제2프레임의 7번째 및 8번째 클럭에서 제1모듈(111)에 대한 사용허가신호(AA1)를 발생시킨다. 이 사용허가신호(AA1)는 제어신호버스(123)를 통해 각 모듈(110)에 전달된다(S30).
각 모듈들(110) 중 제1모듈(111)은 자신에 대한 사용허가신호(AA1)를 수령함에 따라 제2프레임 다음에 이어지는 제3프레임에서 데이터(DD1)를 데이터버스(121)를 통해 각 모듈(110)에 전송한다(S40). 각 모듈(110)은 전송받은 데이터(DD1) 내의 버스헤더 및 데이터헤더에 수록된 내용에 부응하여 데이터(DD1)에 대한 수신, 저장 등의 동작을 하게 된다.
한편, 상기와 같이 사용요구 및 사용허가가 이루어짐에 따라 제3프레임에서 데이터버스(121)를 통한 데이터의 전송이 수행되는 동안, 제어신호버스(123)를 통한 사용요구신호의 전송단계(S10) 내지 서용허가신호의 전송단계(S30)가 제3프레임에서 수행된다(S50). 이를 상세히 설명하면 다음과 같다.
제2프레임의 1번째 내지 6번째 비트열은 다시 각 모듈(110)이 버스제어기(130)에 사용요구신호를 전송하는 데에, 그리고 제2프레임의 7번째 및 8번째 비트열은 다시 버스제어기(130)가 각 모듈(110)에 대한 사용허가신호를 전송하는 데에 사용된다. 예컨데, 제2프레임에서 제1모듈(111)의 사용요구신호(RR1)과 제2모듈(112)의 사용요구신호(RR2)가 동시에 전송되면, 버스제어기(130)는 전술한 바와 같이 미리 정하여진 방식에 따라 이들 중 어느 하나, 예컨데, 제2모듈(112)에 대한 사용허가신호(AA2)를 제3프레임의 7번째 및 8번째 클럭에서 전송한다. 이에 따라 다음의 제4프레임에서는 허가받은 제2모듈(112)이 데이터(DD2)를 전송할 수 있게 된다. 마찬가지로, 제3프레임에서 제1모듈(111)과 제2모듈(112)이 각각 사용요구신호(RR1, RR2)를 전송하면 버스제어기는 이들 중 하나, 예컨데, 제2모듈(112)에 대한 사용허가신호(AA2)를 제4프레임에서 전송하고, 허가받은 제2모듈(112)은 제5프레임에서 데이터(DD2)를 전송한다.
이와 같은 방식으로, 첫번째 데이터프레임에서 하나 또는 복수의 모듈(110)로부터 사용요구신호가 전송되면, 버스제어기(130)는 이들 중 하나에 대한 사용허가신호를 두번째 데이터프레임에서 전송한다. 그리고, 세번째 데이터프레임에서 허가받은 모듈이 데이터를 전송하게 된다.
이와 같은 방식이 모든 데이터프레임에서 반복되며, 이에 따라 제어신호버스(123)를 통해 사용요구와 사용허가가 수행됨과 동시에 이전의 데이터프레임에서 사용허가받은 모듈이 데이터를 전송하게 된다. 따라서, 데이터버스(121)를 통한 데이터의 전송은 사용요구나 사용허가를 위한 휴지기간 없이 연속적으로 이루어지게 된다.
본 발명에 따르면, 데이터버스(123)를 통해 데이터가 모듈들(110)간에 송수신되는 동안 제어신호버스(123)를 통해 모듈(110)들의 데이터버스(121) 사용요구신호 및 모듈(110)들에 대한 데이터버스(121)의 사용허가신호가 전송된다. 따라서, 데이터의 전송 효율이 향상된다.
데이터 전송 효율의 향상 정도를 계산하여 보면 다음과 같다. 즉, 도 1 내지 도 3에 도시된 바와 같은 종래기술에 따르면, 16클럭의 데이터프레임 동안 1번째와 16번째 클럭에서 데이터를 전송하지 못하므로 전체 클럭주기의 12.5%의 시간동안 데이터를 전송할 수 없다. 그러나, 본 발명에 따르면, 전 클럭주기동안 데이터를 전송할 수 있으므로, 데이터의 전송 효율이 12.5%의 향상되는 효과를 얻을 수 있다.
다만, 본 발명에서는 모듈(110)에 대한 제어신호를 전송하기 위해 매 클럭마다 64비트의 데이터 외에 5비트의 데이터를 추가로 전송하여야 하므로 전송하여야 할 데이터가 7.8% 증가하나, 이를 상회하는 12.5%의 전송효율 향상효과를 얻을 수 있게 된다. 더욱이, 하나의 버스제어기(130)가 제어해야 하는 모듈의 수가 적은 경우에는, 제어신호를 더 작은 수의 비트로, 예컨데, 3비트 정도로 구성할 수도 있을 것이다. 이와 같은 경우에는 전송할 데이터의 증가량을 더 줄이면서도 전송효율의 향상효과를 얻을 수 있게 된다.

Claims (6)

  1. 복수의 모듈간의 데이터 송수신을 위한 데이터 송수신 시스템에 있어서,
    상기 모듈간에 상기 데이터를 전송하기 위한 데이터버스;
    상기 데이터버스의 사용요구신호 및 상기 데이터버스의 사용허가신호를 전송하기 위한 제어신호버스; 및
    상기 데이터버스를 통해 적어도 일부의 상기 모듈간에 상기 데이터가 송수신되는 동안, 상기 모듈들 중 적어도 하나로부터 상기 제어신호버스를 통해 전송된 상기 사용요구신호를 수령하고, 상기 사용요구신호에 응하여 상기 모듈들 중 하나에 대한 상기 사용허가신호를 상기 제어신호버스를 통해 상기 모듈들로 전송하는 버스제어기;를 포함하는 것을 특징으로 하는 데이터 송수신 시스템.
  2. 제 1항에 있어서,
    상기 데이터 및 상기 제어신호의 전송 타이밍을 동기화하는 클럭신호를 전송하기 위한 클럭신호버스; 및
    상기 클럭신호들 중 상기 데이터의 전송 단위인 데이터프레임의 구획위치를 알려주는 프레임신호를 전송하기 위한 프레임신호버스;를 더 포함하며,
    상기 사용요구신호 및 상기 사용요구신호에 따른 상기 사용허가신호는 각각 상이한 상기 데이터프레임의 전송시에 전송되는 것을 특징으로 하는 데이터 송수신 시스템.
  3. 제 2항에 있어서,
    상기 사용요구신호는, 각각의 상기 모듈에 대응되며 상기 모듈에 대한 식별정보를 가지는 복수의 모듈정보비트를 포함하는 것을 특징으로 하는 데이터 송수신시스템.
  4. 제 2항 또는 제 3항에 있어서,
    상기 사용허가신호는,
    상기 데이터버스의 사용이 허가된 상기 모듈의 식별정보를 전송하는 모듈번호비트; 및
    상기 모듈번호비트에 표시된 상기 모듈에 대해 상기 데이터버스의 사용이 허가되었음을 알리는 사용허가비트;를 포함하는 것을 특징으로 하는 데이터 송수신 시스템.
  5. 복수의 모듈간의 데이터 송수신 제어방법에 있어서,
    상기 모듈간에 상기 데이터를 전송하기 위한 데이터버스, 및 상기 데이터버스의 사용요구신호와 상기 데이터버스의 사용허가신호를 전송하기 위한 제어신호버스를 마련하는 단계;
    상기 데이터버스를 통해 적어도 일부의 상기 모듈간에 상기 데이터가 송수신되는 동안, 상기 사용요구신호를 상기 제어신호버스를 통해 상기 모듈들 중 적어도 하나로부터 버스제어기에 전송하는 단계; 및
    상기 데이터버스를 통해 적어도 일부의 상기 모듈들간에 상기 데이터가 송수신되는 동안, 상기 사용요구신호에 응하여 상기 모듈들 중 하나에 대한 상기 사용허가신호를 상기 제어신호버스를 통해 상기 버스제어기로부터 상기 모듈들로 전송하는 단계;를 포함하는 것을 특징으로 하는 데이터 송수신 제어방법.
  6. 제 5항에 있어서,
    상기 사용요구신호 및 상기 사용요구신호에 따른 상기 사용허가신호는 각각 상이한 데이터프레임의 전송시에 전송되는 것을 특징으로 하는 데이터 송수신 제어방법.
KR10-2001-0061498A 2001-10-05 2001-10-05 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법 KR100441606B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0061498A KR100441606B1 (ko) 2001-10-05 2001-10-05 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법
US10/217,159 US20030067937A1 (en) 2001-10-05 2002-08-13 System for transmitting data between modules and method for controlling the same
JP2002291762A JP2003186825A (ja) 2001-10-05 2002-10-04 複数のモジュール間のデータ送受信システム及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0061498A KR100441606B1 (ko) 2001-10-05 2001-10-05 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법

Publications (2)

Publication Number Publication Date
KR20030029237A true KR20030029237A (ko) 2003-04-14
KR100441606B1 KR100441606B1 (ko) 2004-07-23

Family

ID=27606974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0061498A KR100441606B1 (ko) 2001-10-05 2001-10-05 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법

Country Status (3)

Country Link
US (1) US20030067937A1 (ko)
JP (1) JP2003186825A (ko)
KR (1) KR100441606B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529790B (zh) * 2006-09-21 2015-05-20 美国亚德诺半导体公司 串行数字数据通信接口
US9791887B2 (en) * 2013-12-27 2017-10-17 Infineon Technologies Ag Synchronization of a data signal

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814974A (en) * 1982-07-02 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements
EP0179936B1 (de) * 1984-10-31 1990-01-03 Ibm Deutschland Gmbh Verfahren und Einrichtung zur Steuerung einer Sammelleitung
US4967398A (en) * 1989-08-09 1990-10-30 Ford Motor Company Read/write random access memory with data prefetch
JP2863653B2 (ja) * 1991-07-16 1999-03-03 三菱電機株式会社 通信装置内蔵マイクロコンピュータ
JPH0583297A (ja) * 1991-09-25 1993-04-02 Nec Corp パケツト転送方式
JPH076126A (ja) * 1992-02-26 1995-01-10 Nec Corp プロセッサ間バス伝送方式
AU7838894A (en) * 1993-09-20 1995-04-10 Transwitch Corporation Asynchronous data transfer and source traffic control system
US5815676A (en) * 1995-04-28 1998-09-29 Apple Computer, Inc. Address bus arbiter for pipelined transactions on a split bus
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer
JPH0950420A (ja) * 1995-08-09 1997-02-18 Hitachi Ltd アービトレーション方法及びアービタ
US5848072A (en) * 1995-08-10 1998-12-08 Motorola, Inc. Method of and apparatus for communicating messages
US5898694A (en) * 1996-12-30 1999-04-27 Cabletron Systems, Inc. Method of round robin bus arbitration
US5905877A (en) * 1997-05-09 1999-05-18 International Business Machines Corporation PCI host bridge multi-priority fairness arbiter
US6145042A (en) * 1997-12-23 2000-11-07 Emc Corporation Timing protocol for a data storage system
US6038234A (en) * 1998-02-02 2000-03-14 Intel Corporation Early arbitration on a full duplex bus
US6700899B1 (en) * 1998-02-03 2004-03-02 Broadcom Corporation Bit slice arbiter
KR100259045B1 (ko) * 1998-02-11 2000-06-15 윤종용 셀 버스를 이용한 비동기 전송 모드 집중화 장치 및 상기장치에서의 버스 클락 산출 방법
US6501766B1 (en) * 1998-03-30 2002-12-31 Northern Telecom Limited Generic bus system
JP2000188626A (ja) * 1998-10-13 2000-07-04 Texas Instr Inc <Ti> 一体のマイクロコントロ―ラ・エミュレ―タを有するリンク／トランザクション層コントロ―ラ
US6708240B1 (en) * 2000-03-31 2004-03-16 Intel Corporation Managing resources in a bus bridge
KR100487542B1 (ko) * 2000-07-29 2005-05-03 엘지전자 주식회사 글로벌 버스의 버스 사용권 예약 중재방법

Also Published As

Publication number Publication date
US20030067937A1 (en) 2003-04-10
KR100441606B1 (ko) 2004-07-23
JP2003186825A (ja) 2003-07-04

Similar Documents

Publication Publication Date Title
EP0606299B1 (en) Method and apparatus for concurrent packet bus
US7565470B2 (en) Serial bus device with address assignment by master device
US20060195641A1 (en) Method and apparatus for assigning bus grant requests
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
JPH11149445A (ja) 送受信兼用のレジスターを持つ直列インターフェース装置
US6931468B2 (en) Method and apparatus for addressing multiple devices simultaneously over a data bus
JP2654281B2 (ja) 共通バスの単独競合モジュール・アービトレーション機構
KR100441606B1 (ko) 복수의 모듈들간의 데이터 송수신 시스템 및 송수신제어방법
US6912607B2 (en) Method and apparatus for ascertaining the status of multiple devices simultaneously over a data bus
KR100622800B1 (ko) 버스를 통한 데이터 전송을 제어하는 방법, 시스템 및 컴퓨터 시스템
US20030167386A1 (en) Control chip and method for accelerating memory access
US7003609B2 (en) Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system with redundant communication circuits
KR970005743B1 (ko) 데이타 전송 제어장치
US7506086B2 (en) Electronic network with identification code generation and assignment
JP3074598B2 (ja) データ交換装置
JP2528879B2 (ja) 通信処理装置
KR19990008189A (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기 시간을 감소시키는 방법 및 장치
KR100665258B1 (ko) 카메라 모듈의 이미지센서를 제어하는 패킷을 전송하는이미지신호처리기 및 그 방법
US7599383B2 (en) Data bus configuration having a data bus which can be operated in multiplex mode, and method for operating the configuration
KR960004058B1 (ko) 메모리 리드방법
KR970005744B1 (ko) 데이타 전송 시스템
JP2804611B2 (ja) 並列競合制御回路
USRE34282E (en) Memory control system
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
JPS60235548A (ja) 信号フレ−ムの伝送方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee