KR20030028563A - 전기 신호 지연을 위한 제어가능한 지연 회로 - Google Patents

전기 신호 지연을 위한 제어가능한 지연 회로 Download PDF

Info

Publication number
KR20030028563A
KR20030028563A KR10-2003-7001701A KR20037001701A KR20030028563A KR 20030028563 A KR20030028563 A KR 20030028563A KR 20037001701 A KR20037001701 A KR 20037001701A KR 20030028563 A KR20030028563 A KR 20030028563A
Authority
KR
South Korea
Prior art keywords
signal
conductor
support
delay circuit
module
Prior art date
Application number
KR10-2003-7001701A
Other languages
English (en)
Inventor
반디크빅터이에스
메이에르린제아이엠피
빈드릭크헨드리쿠스제이엠
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20030028563A publication Critical patent/KR20030028563A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs

Abstract

본 발명은 전기 입력 신호(4)를 지연시키는 제어가능한 지연 회로(2)에 관한 것으로서, 상기 지연 회로(2)는 상기 입력 신호(4) 및 적어도 하나의 제어 신호(6)를 입력하도록 구성되어 있고, 사용 중에 상기 지연 회로(2)는 지연에 의해 상기 입력 신호(4)를 지연시켜 출력 신호(8)를 발생하고, 상기 지연은 적어도 하나의 제어 신호(6)의 함수이며, 상기 지연 회로(2)는 상기 입력 신호(4) 및 상기 적어도 하나의 제어 신호(6)에 기초하여 기준 신호(11) 및 적어도 하나의 지원 신호(12)를 발생하는 제 1 모듈(10)을 포함하고, 사용 중에 상기 적어도 하나의 지원 신호(12)의 위상 및/또는 진폭이 상기 적어도 하나의 제어 신호(6)에 의해 상기 기준 신호(11)의 상기 위상 및/또는 진폭에 대해 제어 가능하며, 상기 지연 회로(2)는 상기 제 1 모듈(10)에 접속되어 있으며 신호 콘덕터(16)와 적어도 하나의 지원 콘덕터(support conductor)(18)를 포함하는 제 2 모듈(14)을 더 포함하며, 상기 신호 콘덕터(16) 및 상기 적어도 하나의 지원 콘덕터(18)는 서로 인접하여 상기 콘덕터의 적어도 일부 상에서 서로 실질적으로 평행하게 연장되고, 사용 중에 상기 제 1 모듈(10)은 상기 기준 신호(11)를 상기 신호 콘덕터(16)의 제 1 단부에 공급하여 상기 신호 콘덕터(16)의 제 2 단부에서 출력 신호(8)를 발생하고, 사용 중에 상기 제 1 모듈(10)은 적어도 상기 적어도 하나의 지원 신호(12)를 상기 적어도 하나의 지원 콘덕터(18)에 공급한다.

Description

전기 신호 지연을 위한 제어가능한 지연 회로{CONTROLLABLE DELAY CIRCUIT FOR DELAYING AN ELECTRIC SIGNAL}
전술한 제어가능한 지연 회로는 실제로 공지되어 있다. 미국 특허 제 5,192,886호에는 이러한 제어가능한 지연 회로의 일례가 개시되어 있다. 이 특허 문서는 제어가능한 CMOS 지연 회로(이 문서의 도 1 참조)를 개시하고 있다. 출력 신호를 발생하는 동안 입력 신호를 지연시키는 지연은 두 개의 제어 신호의 함수이다.
상기 공지된 제어가능한 지연 회로는 전기 신호의 타이밍, 특히 전기 신호의 동기화에 사용된다. 이것은 이미 설계된 회로 내에서 타이밍 문제가 일어나는 것으로 파악된 경우에 유용할 수 있지만, 설계를 변경하는 것은 바람직하지 않다.회로 내에서 제어가능한 지연 유닛을 사용하는 것은 비용이 많이 드는 새로운 설계를 하지 않고 전기 신호의 타이밍을 변화시키는 것을 가능하게 한다.
상기 공지된 제어가능한 지연 유닛의 문제점은 제어가능한 지연의 제어 범위가 원칙적으로 제한된다는 것이다. 이 때문에 실제 애플리케이션에 있어서 실질적으로 유용한 제어가능한 지연 유닛을 구현하기 위해 몇몇 제어가능한 지연 유닛을 접속시키는 것이 필요하다. 본 명세서의 각각의 지연 소자는 고유의(최소) 지연을 가지며, 따라서 제어가능한 지연 유닛의 고유의 지연은 개별적인 지연 소자들의 고유의 지연의 합이 된다. 이것은 결국 지연 유닛의 제어가능한 고유의 지연이 된다. 상기 고유의 지연은 공급 전압의 변화 및 온도와 같은 몇몇 인자의 함수로서 상당히 변할 수도 있다.
제어가능한 지연 회로의 고유의 지연이 작은 비교적 넓은 제어 범위를 갖는 제어가능한 지연 회로에 대한 요구가 있다. 특히, 조합하여 넓은 제어 범위를 야기시키는 많은 수의 상이한 불연속적인 지연에 대한 요구가 있다. 후자의 경우에 때론 비교적 많은 수의 제어가능한 지연이 상기 제어 범위 상에서 실질적으로 균일하게 분포되어, 불연속적인 지연의 높은 분해능(resolution)이 얻어지는 것이 바람직하다.
본 발명은 전기 신호를 지연시키기 위한 제어가능한 지연 회로에 관한 것으로서, 상기 지연 회로는 입력 신호 및 적어도 하나의 제어 신호를 수신하도록 설계되며, 동작 동안 상기 지연 회로는 지연에 의해 입력 신호를 지연시켜 출력 신호를 발생하고, 상기 지연은 적어도 하나의 제어 신호의 함수가 된다.
도 1은 본 발명에 따른 제어가능한 지연 회로의 제 1 실시예를 도시한 도면.
도 2는 도 1의 제어가능한 지연 회로의 다수의 전송 모드와 제어 신호 사이의 관계를 나타내는 도표.
도 3은 도 1에 도시된 제어가능한 지연 회로의 제 1 실시예에서의 다수의 전송 모드에 대한 신호 콘덕터의 함수로서 지연을 도시한 도면.
도 4는 도 1에 도시된 제어가능한 지연 회로의 제 2 실시예에서의 다수의 전송 모드에 대한 신호 콘덕터의 함수로서 지연을 도시한 도면.
도 5는 본 발명에 따른 제어가능한 지연 회로의 제 2 실시예를 도시한 도면.
본 발명의 목적은 전술한 요구를 만족시키는 것이다. 이 목적을 달성하기 위하여, 본 발명에 따른 제어가능한 지연 회로는, 상기 지연 회로가 상기 입력 신호 및 상기 적어도 하나의 제어 신호에 기초하여 기준 신호 및 적어도 하나의 지원 신호를 발생하는 제 1 모듈을 포함하고, 동작 동안 상기 적어도 하나의 지원 신호의 위상 및/또는 진폭이 상기 적어도 하나의 제어 신호에 의해 상기 기준 신호의 상기 위상 및/또는 진폭에 대해 제어 가능하며, 상기 지연 회로는 상기 제 1 모듈에 접속되어 있으며 신호 콘덕터와 적어도 하나의 지원 콘덕터(support conductor)를 포함하는 제 2 모듈을 더 포함하며, 상기 신호 콘덕터 및 상기 적어도 하나의 지원 콘덕터는 서로 인접하여 상기 콘덕터의 적어도 일부 상에서 서로 실질적으로 평행하게 연장되고, 동작 동안 상기 제 1 모듈은 상기 기준 신호를 상기 신호 콘덕터의 제 1 단부에 공급하여 상기 신호 콘덕터의 제 2 단부에서 출력 신호를 발생하고, 동작 동안 상기 제 1 모듈은 적어도 상기 적어도 하나의 지원 신호를 상기 적어도 하나의 지원 콘덕터에 공급하는 것을 특징으로 한다.
본 발명에 따른 지연 회로의 일실시예에서 기준 신호는 제어 신호와 독립적으로 지연된 입력 신호에 의해 형성된다. 본원에서는 특히 기준 신호가 입력 신호로 이루어질 수 있다.
신호 콘덕터 및 적어도 하나의 지원 콘덕터는 서로 인접하게 위치하기 때문에 신호 콘덕터와 적어도 하나의 지원 콘덕터 사이에 측면 용량 결합이 있다. 이 결합은 이들 콘덕터에 의해 운반된 신호들의 영향 하에서 실제로 감소하거나 증가할 수도 있다. 이 효과는 아날로그 회로에서 사이드 효과(side effect)로 알려져 있는 밀러(Miller) 효과에 비견될 수도 있다. 밀러 효과는 신호 콘덕터를 따라서 지연을 적절히 변화시키는데, 크로스토크 효과 또는 크로스토크 유도 지연으로도지칭된다.
크로스토크 효과는 일반적으로 전기 회로의 설계자들에 의해 해로운 기생 효과(an adverse parasitic effect)로 간주된다. 그러나, 본 발명에 따르면, 이 효과가 이용된다. 신호 콘덕터와 적어도 하나의 지원 콘덕터 사이의 측면 용량 결합은 신호 콘덕터 내의 신호와 적어도 하나의 지원 콘덕터 내의 적어도 하나의 지원 신호 사이의 위상차의 제어 및/또는 적어도 하나의 지원 콘덕터 내의 지원 신호의 진폭의 제어를 통해 변할 수도 있다. 측면 용량 결합이 변하면 신호 콘덕터 상의 지연이 변하며, 따라서 신호 콘덕터를 통한 신호의 전송 속도도 변한다. 기준 신호와 적어도 하나의 지원 신호 사이의 위상차가 180°인 제 1 상황에서, 측면 용량 결합은 최대이다. 이 상황에서 기준 신호는 신호 콘덕터를 통해 전송되는 동안 최대 지연을 겪게된다. 기준 신호와 지원 신호 간의 위상차가 0인 제 2 상황에서, 용량 결합은 최소가 된다. 이 때 지원 콘덕터는 부스터(booster) 콘덕터로서 작용한다. 기준 신호는, 보조 콘덕터가 없는 유사한 상황에서보다 이러한 상황에서 신호 콘덕터를 통해 더 빨리 전송될 것이다. 그 결과, 본 발명에 따른 제어가능한 지연 회로의 고유의(최소) 지연은 최소가 된다.
기존의 지연 회로의 다른 예로는 특히 "라인의 프런트엔드(FrontEnd of Line)"(FEoL) 부분 및 ""라인의 백엔드(BackEnd of Line)"(BEoL) 부분으로 구성되는 것을 들 수 있다. 바람직한 지연은 본원에서는 특히 FEoL 부분으로 실현된다. FEoL 및 BEoL 리드의 전기 소자의 기술적인 개발로, BEoL에서의 지연이 차세대 지연 회로에서 증가하는 반면에, FEoL에서의 지연은 감소하는 경향을 기대할 수 있게되었다. 이러한 경향은 기존의 지연 유닛이 장래에 유용할지를 우려하는 것 같다. 이것은 상기 기술적인 발전으로부터 크게 이익을 얻는 본 발명에 따른 지연 회로와는 대조를 이룬다.
간단한 방법으로, 본 발명에 따른 제어가능한 지연으로 넓은 제어 범위의 지연이 실현될 수 있다. 제어 범위는 특히 신호 콘덕터 및 지원 콘덕터의 길이의 함수이다. 따라서, 적어도 10mm의 콘덕터의 길이는 가장 큰 지연 값과 가장 작은 지연 값 사이의 비가 6이 될 수 있도록 한다. 본원에서 제어가능한 지연 회로의 지연 값은 제 1 모듈의 고정된 지연과 제 2 모듈의 제어가능한 지연의 합이다.
본 발명에 따른 제어가능한 지연 회로의 첫 번째 부가적인 이점은 제 2 모듈이 주로 콘덕터로 형성되기 때문에 다양한 형상으로 설계될 수도 있다는 것이다. 이들 콘덕터들은 단순히 직선 및/또는 구불구불한 구조로 설계될 수도 있다. 이것은 제어가능한 지연 회로에서 부가적인 자유도를 제공한다.
본 발명에 따른 제어가능한 지연 회로의 두 번째 부가적인 이점은 상기 적어도 하나의 지원 콘덕터에 의해 간단한 방법으로 차폐가 이루어질 수도 있다는 것이다. 따라서 주위와의 전기적인 결합이 감소한다. 이것은 외부 간섭원으로 인한 지터의 발생을 방해하는 것을 돕는다.
본 발명에 따른 제어가능한 지연 회로의 세 번째 부가적인 이점은 그것이 간단한 방식으로 디지털 방식으로 구현될 수 있다는 것이다.
본 발명에 따른 제어가능한 지연 회로의 일실시예는 제 2 모듈이 적어도 두 개의 지원 콘덕터를 포함하며, 상기 적어도 두 개의 지연 콘덕터는 신호 콘덕터로부터 상이한 거리에 있고, 동작 동안 제 1 모듈이 적어도 두 개의 지원 신호를 발생한다는 것이다. 상이한 거리로 인해, 각각의 지원 콘덕터에 대해 상이하게 결합되며, 따라서 상기 제어 범위에 대해 다수의 제어가능한 지연 값의 만족스러운 분포가 실현될 수 있다. 따라서, 제어 범위 내의 지연 값의 높은 분해능(resolution)이 디지털 지연 회로의 경우에 얻어질 수 있다.
본 발명의 일실시예에서, 제 2 모듈은 적어도 두 개의 지원 콘덕터를 포함하며, 이들 적어도 두 개의 지원 콘덕터는 적어도 하나의 신호 콘덕터로부터 적어도 실질적으로 동일한 거리에 있다. 이제 보조 콘덕터가 신호 콘덕터로부터 비교적 짧은 거리에 위치할 수 있기 때문에, 본 실시예에서는 넓은 제어 범위가 얻어질 수 있다. 이로 인해, 비교적 강한 용량 결합이 얻어지며, 따라서 가장 작은 지연 값 및 가장 큰 지연 값이 멀리 떨어져 있다.
바람직한 실시예에서, 지연 유닛은 출력 신호를 수신하기 위해 상기 신호 콘덕터의 제 2 단부에 접속되어 있는 수신기를 포함한다. 원한다면, 수신기는 신호 콘덕터를 통한 수신 동안 출력 신호가 감쇄되면 이 출력 신호를 증폭하는데 사용될 수도 있다. 수신기는, 예를 들어 다른 회로(플립플롭, 논리 회로 등)일 수도 있다. 전기 출력 신호의 경사는 수신기에 의해 개선될 수도 있다(예를 들면, 보다 급격하게 만들어질 수도 있다). 이것은 높은 신호 전파 속도의 경우에 특히 중요하다.
본 발명에 따른 제어가능한 지연 회로의 바람직한 실시예는 제 2 모듈이 추가로 기판층 또는 금속판을 구비하며, 상기 기판층 또는 금속판은 실질적으로 신호콘덕터를 따라서 연장되는 것을 특징으로 한다. 상기 기판층 또는 금속판으로 신호의 지연을 제어하거나 신호 콘덕터를 추가적으로 차폐하는 것이 가능하다. 신호 콘덕터를 추가적으로 차폐하는 경우에, 기판층 또는 금속판은 예를 들어 일정한 전압 또는 그라운드에 결합될 수도 있다. 제 2 모듈 외부에 존재하는 간섭원의 영향은 상기 추가적인 차폐에 의해 더 감소한다.
이하에서는 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 1은 전기 입력 신호(4)를 지연시키기 위한 본 발명에 따른 제어가능한 지연 회로(2)를 도시한 것으로, 상기 지연 회로(2)는 입력 신호(4) 및 제어 신호(6)를 수신하도록 설계되어 있다. 동작 동안, 지연 회로(2)는 출력 신호(8)를 발생하기 위해 지연에 의해 입력 신호(4)를 지연시킬 수 있다. 이 경우에 지연은 제어 신호(6)에 의해 제어될 수 있다. 이 예에서 제어가능한 지연 회로(2)는 디지털 구성을 하고 있다. 이것은, 특히 입력 신호(4), 제어 신호(6) 및 출력 신호(8)가 디지털 신호임을 의미한다.
지연 회로(2)는 입력 신호(4) 및 제어 신호(6)에 의거하여 기준(base) 신호(11) 및 지원 신호(12.1, 12.2)를 발생하는 제 1 모듈(10)을 포함한다. 지원 신호(12.1, 12.2)의 위상은 제어 신호(6)에 의해 제어될 수 있다. 지연 회로(2)는 제 1 모듈(10)에 접속된 제 2 모듈(14)을 더 포함한다. 이 제 2 모듈(14)은 신호 콘덕터(16) 및 두 개의 지원 콘덕터(18.1, 18.2)를 포함한다. 신호 콘덕터(16) 및 지원 콘덕터(18.1, 18.2)는 서로 인접하여 실질적으로 평행하게 연장된다.
제어가능한 지연 회로(2)의 동작을 이하에 설명한다.
제 1 모듈(10)은 입력 신호(4)를 반전시키는 인버터(20)를 포함한다. 따라서 반전된 입력 신호(21)가 획득된다. 제 1 모듈(10)은 인버터(20)의 지연과 실질적으로 동등한 고정된 지연을 갖는 지연 소자(24)를 더 포함한다. 지연 소자(24)는 상기 고정된 지연에 의해 지연된 입력 신호(25)를 발생한다. 신호(25)는 지연 소자(24)를 통해 멀티플렉서(22.1, 22.2)로 전달된다. 반전된 입력 신호(21)는 또한, 신호(25)가 반전된 입력 신호(21)와 거의 동시에 멀티플렉서(22.1, 22.2)로 전달되도록, 멀티플렉서(22.1, 22.2)로 공급된다. 여기서, 만약 인버터(20) 및 멀티플렉서(22.1, 22.2)의 지연이 비교적 작으면, 입력 신호(4)를 직접 기준 신호(11)로서 신호 콘덕터(16)로 공급하는 것이 또한 가능함에 주의하라.
도 1에 도시된 바와 같이, 각각의 멀티플렉서(22.1, 22.2)는 세 개의 입력(00, 01, 11)을 갖는다. 신호(25)는 00 입력에 공급되고, 반전된 입력 신호(21)는 11 입력에 공급된다. 상기 멀티플렉서(22.1, 22.2)의 01 입력은 접지되며, 따라서 제로 신호가 이들 입력에 공급된다. 멀티플렉서(22.1, 22.2)는 제어 신호(6)에 의해 제어될 수 있다. 제어 신호(6)는 서브 신호(S1, S2)를 포함한다. 서브 신호(S1)는 멀티플렉서(22.1)를 제어하고, 서브 신호(S2)는 멀티플렉서(22.2)를 제어한다. 따라서 멀티플렉서(22.1)의 입력들 중 하나에서의 신호들 중 하나가 S1로 선택될 수 있다. 이렇게 선택된 입력 신호는 그 다음에 멀티플렉서(22.1)의 출력 및 고정된 지연 유닛(26.3)을 통해 제 2 모듈(14)의 지원 콘덕터(18.1)로 전도된다. 아날로그 방식에서, 서브 신호(S2)는 멀티플렉서(22.2)의 입력에서 신호를 선택하고, 따라서 선택된 신호는 고정된 지연 유닛(26.4)을 통해 제 2 모듈(14)의 지원 콘덕터(18.2)로 전도된다.
입력 신호(4)는 제 1 모듈(10)에 의해 고정된 지연 유닛(24, 26.1, 26.2)을 통해 제 2 모듈(14)의 신호 콘덕터(16)로 송신된다. 기준 신호(11)는 이렇게 형성되어, 신호 콘덕터(16)로 제공된다. 고정된 지연 유닛(24, 26.1, 26.2, 26.3, 26.4)의 크기는, 기준 신호(11)와 지원 신호(12.1, 12.2)가 제 1 모듈(10)에 의해 제 2 모듈(14)의 각각의 콘덕터의 단부로 거의 동시에 공급되도록 정해진다.
신호 콘덕터(16)는 바람직하게는, 신호 콘덕터(16)의 제 2 단부에서 기준 신호(11)를 수신하기 위한 수신기(28)에 접속된다. 도 1의 제어가능한 지연 회로의일례에서, 수신기(28)는 출력 신호(8)의 발생을 위해 신호(27)를 증폭시킨다.
각각의 콘덕터(16, 18.1, 18.2)를 통해 기준 신호(11) 및 지원 신호(12.1, 12.2)를 전송하는 동안, 신호 콘덕터(16)와 지원 콘덕터(18.1, 18.2) 사이에 측면 용량 결합이 존재한다. 본 발명에 따르면, 이 용량 결합은 신호 콘덕터(16)를 통해 기준 신호(11)의 전송 속도를 조절하는데 이용된다. 신호 콘덕터(16)와 적어도 하나의 지원 콘덕터(18.1, 18.2) 사이의 측면 용량 결합은, 본원에서, 특히 상기 신호와 지원 신호 사이의 위상 차가 변한다는 점에 있어서 가변하며, 따라서 제어가능한 지연 회로(2)의 지연이 제어될 수 있다. 상기 지연은, 최대 측면 용량 결합의 경우에 최대이며, 최소 측면 용량 결합의 경우에 최소이다. 지원 콘덕터(18.1, 18.2)는 바람직하게는 신호 콘덕터(16)로부터 상이한 거리에 위치한다. 이것은 신호 콘덕터에 대한 각각의 개별적인 지원 콘덕터의 용량 결합을 본질적으로 상이하게 하며, 따라서 디지털 제어가능한 지연 회로(2)의 상기 제어 범위 내에서 (불연속적인) 지연 값의 양호한 분포가 얻어질 수 있다.
제어 신호(6)는 멀티플렉서(22.1, 22.2)를 제어하여, 이들 멀티플렉서의 입력 신호 세트로부터 지원 신호(12.1, 12.2)를 각각 선택한다. 이 입력 신호 세트는 지연된 입력 신호(25), 반전된 입력 신호(21), 및 제로 신호를 포함한다. 각각의 지원 신호(12.1, 12.2)에 대해 세 개의 입력 신호의 선택이 있기 때문에, 9 개의 상이한 조합이 가능하다. 그러한 조합은 하기에 제어가능한 지연 회로(2)의 전송 모드로 표시될 것이다. 만약 지원 콘덕터(18.1, 18.2)가 신호 콘덕터(16)로부터 상이한 거리만큼 떨어져 있으면, 각각의 전송 모드는 특유의 지연을 가질 것이다. 가능한 전송 모드는 제어 신호 {S1=00, S2=11}에 의해 선택되고, 여기서 멀티플렉서(22.1)는 신호(25)를 선택하고, 멀티플렉서(22.2)는 반전된 입력 신호(21)를 선택한다. 그 결과, 지원 신호(12.1)는 기준 신호(11)에 대해 제로 위상차를 가지며, 지원 신호(12.2)는 기준 신호(11)에 대해 180°의 위상차를 가질 것이다.
도 2는 서브 신호(S1, S2)로 이루어진 제어 신호(6)와 지연 회로(2)의 다수의 전송 모드 사이의 상관을 나타내는 도표이다. 도 2에는 제어가능한 지연 회로(2)에 대해 관련된 제어 신호(S1, S2)를 갖는 9 개의 상이한 전송 모드(A 내지 I)가 주어져 있다.
도 3은 다양한 전송 모드(A 내지 I)에서 제어가능한 지연 회로(2)의 제 2 모듈(14)의 지연을 신호 콘덕터(16)의 길이의 함수로서 나타내는 도면이다. 본원에서 지원 콘덕터(18.2)와 신호 콘덕터(16) 사이의 거리는 지원 콘덕터(18.1)와 신호 콘덕터(16) 사이의 거리의 두 배이다. 그 결과 각각의 전송 모드가 특유의 지연을 수반한다. 도 3에 도시된 지연 값은 제 2 모듈(14) 내의 신호에 의해 이루어지는 지연이다. 총 지연을 얻기 위해, 이들 값은 제 1 모드(10)에서 신호 상에 부과된 고정된 지연에 더해진다. 지연은 수직축 상에 나노초로 기입되어 있고, 신호 콘덕터의 길이는 수평 축 상에 밀리미터로 기입되어 있다. 특히 제어가능한 지연 회로(2)의 제어 범위는 신호 콘덕터의 길이의 함수임이 도면으로부터 명확하다. 이 예에서, 신호 콘덕터의 길이는 제어가능한 지연 회로(2) 내의 지원 콘덕터의 길이와 같다. 전송 모드(A)는 가장 큰 지연에 대응한다. 신호 콘덕터(16) 내의 기준 신호(11)는 이 모드에서 각각의 지원 콘덕터(18.1, 18.2) 내의 지원 신호(12.1,12.2)와 반대의 위상을 갖는다. 전송 모드(I)는 가장 작은 지연을 갖는 전송 모드이다. 이 전송 모드에서, 지원 신호(12.1, 12.2)는 기준 신호(11)와 동위상이다. 신호 콘덕터(16)로부터의 지원 콘덕터(18.1, 18.2)의 거리가 동등하지 않으면, 도 3의 예에서 지연 범위에 걸쳐 더 큰 분해능(resolution)의 지연 값을 얻을 수 있다.
도 4는 또한 다양한 전송 모드(A 내지 I)에서의 제어가능한 지연 회로(2)의 제 2 모듈의 지연을 신호 콘덕터(16)의 길이의 함수로서 도시한 도면이다. 그러나 본원에서, 지원 콘덕터(18.1, 18.2)는 신호 콘덕터(16)로부터 동일한 거리에 있다. 이 결과 중에서, 도 4에 도시되어 있는 바와 같이, 다양한 전송 모드의 다수의 지연 값이 일치하고 있다. 이것은 소정 길이의 신호 콘덕터(16)에 대해 다섯 개의 상이한 지연 값이 있음을 의미한다. 이들 지연 값은 다음의 다섯 개의 상황, 즉, 1) 모드 A, 2) 모드 B 또는 C, 3) 모드 D, E 또는 F, 4) 모드 G 또는 H, 5) 모드 I에서 각각 얻어진다. 지원 콘덕터(18.2)와 신호 콘덕터(16) 사이의 거리는 도 3의 예에서의 대응하는 거리보다 본 예에서 더 작다. 지원 콘덕터(18.1)는 두 예에서 신호 콘덕터(16)로부터 동일한 거리에 있다. 이 결과, 본 예에서 구현된 제어 범위는 도 3의 제어 범위보다 더 넓다(지원 콘덕터(18.2)와 신호 콘덕터(16) 사이의 보다 강한 측면 용량 결합). 달성될 수 있는 지연의 분해능(resolution)은 다수의 전송 모드의 지연의 일치 때문에 본 예에서 더 작다.
본원에서는 제어가능한 지연 회로(2)가 제어 신호(6)가 또한 지원 신호(12.1, 12.2)의 진폭을 제어하는 것과 같은 간단한 방식으로 구성될 수도 있음에 주의하라. 이에 따라 전술한 제어 범위에서 수반되는 지연 값으로 더 많은 수의 전송 모드를 갖는 상기 용량 결합을 미세하게 조정할 수 있다.
도 5는 본 발명에 따른 제어가능한 지연 회로의 제 2 실시예(30)를 개략적으로 도시하고 있다. 도 5 및 도 1에서 유사한 구성 요소는 유사한 참조번호를 갖는다. 대체로 지연 회로(2)와 유사한 제어가능한 지연 회로(30)는 멀티플렉서(22.3)를 구비한다(도 1의 고정된 지연 유닛(26.1)이 멀티플렉서(22.3)로 대체된다). 멀티플렉서(22.3)는 인버터(20) 및 고정된 지연 유닛(24)에 접속된다. 제어가능한 지연 회로(30)의 제어 신호(6)는 세 개의 서브 신호(S1, S2, S3)를 포함한다. 서브 신호(S1, S2)는 멀티플렉서(22.1, 22.2)에게 각각 공급된다(지연 회로(2)에서 발생하는 것과 유사함). 제 3 서브 신호(S3)는 멀티플렉서(22.3)에게 공급된다. S3=0이면, 멀티플렉서(22.3)는 신호(25)를 선택하고, S3=1이면, 반전된 입력 신호(21)가 선택될 것이다. 그 다음에 선택된 신호는 기준 신호(11)로서 지연 유닛(26.2)을 통해 제 2 모듈(14)의 신호 콘덕터(16)로 공급된다. 멀티플렉서(22.3)로, 지원 신호 및 입력 신호(4) 상에 50%의 듀티 사이클(duty cycle), 예를 들면 시스템 클록으로 부가적인 위상 시프트를 부과할 수 있다. 따라서 상이한 전송 모드의 수는 증가될 수 있다.
전술한 제어가능한 지연 회로(2)의 실시예에서 다양한 변형들을 생각할 수 있다. 다수의 가능한 변형예를 이하에 간단히 논의한다.
제 1 변형예에서, 여러 위치에서 신호 콘덕터(16)에 접속되는 다수의 탭(tap) 콘덕터에 의해 신호 콘덕터가 탭핑된다. 이 때, 각각의 탭 콘덕터는 예를들어 멀티플렉서에 접속될 수 있다. 이어서 소망의 지연을 갖는 바람직한 탭핑된 신호가 멀티플렉서에 의해 선택될 수도 있다.
제 2 변형예에서는, 본 발명에 따른 둘 이상의 제어가능한 지연 회로가 직렬로 접속된다.
제 3 변형예에서, 스위치(예를 들어, 패스 게이트(pass-gate) 스위치)가 지원 콘덕터에 제공된다. 지원 콘덕터의 길이와, 신호 콘덕터에 대한 용량 결합은 스위치의 개폐를 통해 변할 수 있다. 따라서 본 발명에 따른 제어가능한 지연 회로의 제어가능한 지연의 추가적인 제어가 제공된다.
이상 몇몇 실시예를 참조하여 본 발명을 설명하였다. 그러나, 본 발명의 범주 내에서 많은 실시예들이 가능하다는 것을 당업자라면 알 수 있을 것이다. 이 모든 실시예들은 본 발명의 일부인 것으로 간주된다. 무엇보다도 상기 지원 콘덕터 및 신호 콘덕터는 다양한 형상 및 디자인을 취할 수 있음에 주의하라. 콘덕터는, 예를 들어 원형 단면 또는 정방형 단면의 와이어일 수도 있다. 또한 상기 콘덕터는 공동형(hollow)(동축 케이블)일 수도 있다. 본 발명에 따른 지연 회로는 신호 콘덕터로부터 상이한 거리에 위치하는 둘 이상의 지원 콘덕터를 구비할 수도 있다. 만약 네 개의 지원 콘덕터가 예를 들어, 상이한 위치에서 선택되면, 최대 81 개의 상이한 지연 값이 제어가능한 지연 회로에 의해 선택될 수 있다. 일부 (지원) 콘덕터는 고정된 지연 소자를 구비할 수도 있다. 또한 지원 콘덕터가 신호 콘덕터와 동일한 길이를 가질 필요가 없다는 점에 주의하라. 따라서, 예를 들어 하나 또는 몇몇 지원 콘덕터가 신호 콘덕터의 길이의 단지 일부상에서 (신호 콘덕터에 평행하게) 연장될 수 있다. 또한 신호 콘덕터가 양호한 용량 결합을 얻는 특정한 형상을 가질 수도 있다. 예를 들어, 신호 콘덕터 내에서 신호의 전송 방향에서 봤을 때, 신호 콘덕터의 수직 단면의 표면 영역이 감소되는 것을 생각할 수 있다. 콘덕터들이 개조된 형상을 갖는다는 점에서 콘덕터들 사이의 최적화된 용량 결합이 얻어질 수도 있다. 마지막으로 본 발명에 따른 지연 회로를 아날로그 회로로 구성하는 것도 가능하다.

Claims (9)

  1. 전기 입력 신호(4)를 지연시키는 제어가능한 지연 회로(2)에 있어서,
    상기 지연 회로(2)는 상기 입력 신호(4) 및 적어도 하나의 제어 신호(6)를 입력하도록 설계되어 있고, 동작 동안 상기 지연 회로(2)는 지연에 의해 상기 입력 신호(4)를 지연시켜 출력 신호(8)를 발생하고, 상기 지연은 적어도 하나의 제어 신호(6)의 함수이며,
    상기 지연 회로(2)는 상기 입력 신호(4) 및 상기 적어도 하나의 제어 신호(6)에 기초하여 기준 신호(base signal)(11) 및 적어도 하나의 지원 신호(12)를 발생하는 제 1 모듈(10)을 포함하고, 동작 동안 상기 적어도 하나의 지원 신호(support signal)(12)의 위상 및/또는 진폭이 상기 적어도 하나의 제어 신호(6)에 의해 상기 기준 신호(11)의 상기 위상 및/또는 진폭에 대해 제어 가능하며, 상기 지연 회로(2)는 상기 제 1 모듈(10)에 접속되어 있으며 신호 콘덕터(16)와 적어도 하나의 지원 콘덕터(support conductor)(18)를 포함하는 제 2 모듈(14)을 더 포함하며, 상기 신호 콘덕터(16) 및 상기 적어도 하나의 지원 콘덕터(18)는 서로 인접하여 상기 콘덕터의 적어도 일부 상에서 서로 실질적으로 평행하게 연장되고, 동작 동안 상기 제 1 모듈(10)은 상기 기준 신호(11)를 상기 신호 콘덕터(16)의 제 1 단부에 공급하여 상기 신호 콘덕터(16)의 제 2 단부에서 출력 신호(8)를 발생하고, 동작 동안 상기 제 1 모듈(10)은 적어도 상기 적어도 하나의 지원 신호(12)를 상기 적어도 하나의 지원 콘덕터(18)에 공급하는 제어가능한 지연회로.
  2. 제 1 항에 있어서,
    상기 기준 신호(11)는 상기 제어 신호(6)와 독립적으로 지연된 입력 신호(4)에 의해 형성되는 제어가능한 지연 회로.
  3. 제 1 항에 있어서,
    상기 기준 신호(11)는 상기 입력 신호(4)로 이루어지는 제어가능한 지연 회로.
  4. 제 1 항에 있어서,
    상기 제 2 모듈(14)은 적어도 두 개의 지원 콘덕터(18.1, 18.2)를 포함하고, 상기 적어도 두 개의 지원 콘덕터는 상기 신호 콘덕터(16)로부터 상이한 거리에 있고, 동작 동안 상기 제 1 모듈(10)은 적어도 두 개의 지원 신호(12.1, 12.2)를 발생하는 제어가능한 지연 회로.
  5. 제 4 항에 있어서,
    상기 지원 콘덕터(18.1, 18.2) 및 상기 신호 콘덕터(16)는 하나의 평면 내에 있고, 상기 평면은 상기 신호 콘덕터(16)에 의해 제 1 명면부와 제 2 평면부로 분할되며, 상기 지원 콘덕터(18.1, 18.2)는 상기 제 1 평면부 내에 존재하는 제어가능한 지연 회로.
  6. 제 1 항에 있어서,
    상기 제 2 모듈(14)은 적어도 두 개의 지원 콘덕터(18.1, 18.2)를 포함하고, 상기 적어도 두 개의 지원 콘덕터는 상기 적어도 하나의 신호 콘덕터(16)로부터 적어도 실질적으로 동일한 거리에 있는 제어가능한 지연 회로.
  7. 제 1 항에 있어서,
    상기 지연 회로(2)는 상기 출력 신호(8)를 수신하기 위해 상기 신호 콘덕터(16)의 상기 제 2 단부에 접속되어 있는 수신기(28)를 포함하는 제어가능한 지연 회로.
  8. 제 1 항에 있어서,
    상기 제 2 모듈(14)은 기판층 또는 금속판을 더 구비하며, 상기 기판층 또는 금속판은 상기 신호 콘덕터(16)를 따라 실질적으로 연장되는 제어가능한 지연 회로.
  9. 제 1 항에 있어서,
    상기 제 1 모듈(10)은 적어도 제 1 공급 콘덕터와, 제 2 공급 콘덕터와, 인버터(20)와, 멀티플렉서(22)를 포함하고, 상기 인버터(20)의 출력은 상기 멀티플렉서(22)의 제 1 입력에 접속되며, 상기 제 1 공급 콘덕터는 상기 인버터(20)의 입력과 상기 멀티플렉서(22)의 제 2 입력에 접속되며, 동작 동안 일정한 전압을 갖는 신호가 상기 멀티플렉서(22)의 제 3 입력에 공급되고, 상기 제 2 공급 콘덕터는 상기 멀티플렉서(22)에 접속되어 상기 적어도 하나의 제어 신호(6)를 상기 멀티플렉서에 공급하며, 동작 동안 상기 입력 신호(4)는 상기 제 1 공급 콘덕터를 통해 상기 멀티플렉서(22)의 상기 제 2 입력에 공급되고, 상기 멀티플렉서(22)는 상기 제어 신호에 기초하여 상기 멀티플렉서의 상기 입력에 제공된 상기 신호들 중 하나를 선택하여, 상기 적어도 하나의 지원 신호(12)를 발생하여 상기 적어도 하나의 지원 콘덕터(18)중 하나의 지원 콘덕터에 상기 지원 신호를 공급하는 제어가능한 지연 회로.
KR10-2003-7001701A 2001-06-07 2002-06-04 전기 신호 지연을 위한 제어가능한 지연 회로 KR20030028563A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01202178.8 2001-06-07
EP01202178 2001-06-07
PCT/IB2002/002039 WO2002099970A1 (en) 2001-06-07 2002-06-04 Controllable delay circuit for delaying an electric signal

Publications (1)

Publication Number Publication Date
KR20030028563A true KR20030028563A (ko) 2003-04-08

Family

ID=8180431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7001701A KR20030028563A (ko) 2001-06-07 2002-06-04 전기 신호 지연을 위한 제어가능한 지연 회로

Country Status (5)

Country Link
US (1) US6914468B2 (ko)
EP (1) EP1402637A1 (ko)
JP (1) JP2004521560A (ko)
KR (1) KR20030028563A (ko)
WO (1) WO2002099970A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
GB0424763D0 (en) * 2004-11-10 2004-12-08 Koninkl Philips Electronics Nv Electronic device having a liquid-based optical device and control method therefor
WO2006098668A1 (en) * 2005-03-18 2006-09-21 Telefonaktiebolaget Lm Ericsson (Publ) Lawful interception of unauthorized subscribers and equipments
US7692598B1 (en) 2005-10-26 2010-04-06 Niitek, Inc. Method and apparatus for transmitting and receiving time-domain radar signals
US9111602B2 (en) * 2006-04-07 2015-08-18 Mellanox Technologies, Ltd. Accurate global reference voltage distribution system with local reference voltages referred to local ground and locally supplied voltage
US9316729B2 (en) * 2007-05-25 2016-04-19 Niitek, Inc. Systems and methods for providing trigger timing
US7649492B2 (en) * 2007-05-25 2010-01-19 Niitek, Inc. Systems and methods for providing delayed signals
US7652619B1 (en) 2007-05-25 2010-01-26 Niitek, Inc. Systems and methods using multiple down-conversion ratios in acquisition windows
US7675454B2 (en) * 2007-09-07 2010-03-09 Niitek, Inc. System, method, and computer program product providing three-dimensional visualization of ground penetrating radar data
US8207885B2 (en) * 2007-09-19 2012-06-26 Niitek, Inc. Adjustable pulse width ground penetrating radar

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238713A (ja) * 1987-03-26 1988-10-04 Oki Electric Ind Co Ltd 遅延回路
US5192886A (en) 1990-03-15 1993-03-09 Hewlett-Packard Company Sub-nanosecond calibrated delay line structure
US5444405A (en) * 1992-03-02 1995-08-22 Seiko Epson Corporation Clock generator with programmable non-overlapping clock edge capability
US6052011A (en) * 1997-11-10 2000-04-18 Tritech Microelectronics, Ltd. Fractional period delay circuit
US6255675B1 (en) * 1998-07-10 2001-07-03 Xilinx, Inc. Programmable capacitor for an integrated circuit
EP0977263A3 (en) * 1998-07-31 2002-07-10 STMicroelectronics, Inc. Apparatus and method for reducing propagation delay in a conductor
JP3439670B2 (ja) * 1998-10-15 2003-08-25 富士通株式会社 階層型ｄｌｌ回路を利用したタイミングクロック発生回路

Also Published As

Publication number Publication date
JP2004521560A (ja) 2004-07-15
WO2002099970A1 (en) 2002-12-12
US6914468B2 (en) 2005-07-05
US20040150451A1 (en) 2004-08-05
EP1402637A1 (en) 2004-03-31

Similar Documents

Publication Publication Date Title
US5084708A (en) Pointing control for antenna system with electronic scannning and digital beam forming
KR101829974B1 (ko) 고속 아날로그 빔형성 시스템 및 방법
US6191735B1 (en) Time delay apparatus using monolithic microwave integrated circuit
KR20030028563A (ko) 전기 신호 지연을 위한 제어가능한 지연 회로
MXPA04003126A (es) Sistema de antena.
CN107850663B (zh) 发送模块、具备该发送模块的阵列天线装置以及发送装置
US6378080B1 (en) Clock distribution circuit
JP2013034263A (ja) アンテナのためのフィードおよびモジュラフィード
JP7263539B2 (ja) クロック分配共振器システム
KR100414943B1 (ko) 콤팩트 피씨아이에 기반한 다중 처리 시스템에서의 클럭분배 장치 및 방법
JP5289092B2 (ja) アレーアンテナ装置
EP0380914A2 (en) Antenna system
US20040076189A1 (en) Multiphase clocking method and apparatus
US8421001B2 (en) Method and reference signaling arrangement for supplying a plurality of system components with a common reference signal
JP2012100234A (ja) アレイアンテナ
JP2003152422A (ja) アレイアンテナ装置
JP2004236011A (ja) アンテナ装置
JPWO2018061899A1 (ja) 送信機および送信機の制御方法
JP2020005176A (ja) アンテナ
JP2010032401A (ja) 半導体試験装置
WO2023074740A1 (ja) 量子コンピュータの制御装置
JP2979177B2 (ja) 光空間分配器
JP2009081697A (ja) アレイアンテナ装置とその薄型化方法
JPH07121262A (ja) クロック分配装置
WO2021260177A1 (en) A structure for distributing radio frequency signals

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid