KR20030023559A - 레이저 조사 장치 및 반도체 박막 처리 방법 - Google Patents

레이저 조사 장치 및 반도체 박막 처리 방법 Download PDF

Info

Publication number
KR20030023559A
KR20030023559A KR1020020055559A KR20020055559A KR20030023559A KR 20030023559 A KR20030023559 A KR 20030023559A KR 1020020055559 A KR1020020055559 A KR 1020020055559A KR 20020055559 A KR20020055559 A KR 20020055559A KR 20030023559 A KR20030023559 A KR 20030023559A
Authority
KR
South Korea
Prior art keywords
laser
thin film
laser light
light
irradiation apparatus
Prior art date
Application number
KR1020020055559A
Other languages
English (en)
Other versions
KR100942330B1 (ko
Inventor
아사노아끼히꼬
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030023559A publication Critical patent/KR20030023559A/ko
Application granted granted Critical
Publication of KR100942330B1 publication Critical patent/KR100942330B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0608—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams in the same heat affected zone [HAZ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067—Dividing the beam into multiple beams, e.g. multifocusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

레이저 조사 장치는 레이저 생성 요소와, 레이저 생성 요소로부터 생성된 레이저 광을 분광하기 위한 분광 요소와, 분광 요소에 의해 분광된 제1 비임 및 제2 비임을 서로 간섭시켜서 주기적 광 패턴을 형성하기 위한 광 간섭 요소와, 제1 비임의 위상을 전기-광학적으로 이동시키기 위한 위상 이동 요소를 포함한다. 레이저 생성 요소는 레이저 다이오드 여기에 기초한 펄스 진동 레이저이다.

Description

레이저 조사 장치 및 반도체 박막 처리 방법{LASER IRRADIATION APPARATUS AND METHOD OF TREATING SEMICONDUCTOR THIN FILM}
본 발명은 레이저 조사 장치 및 반도체 박막 처리 방법에 관한 것으로, 특히 양호하게는 반도체 박막 결정화 처리 방법에 사용되는 레이저 조사 장치 및 레이저 조사 장치를 사용하여 수행된 반도체 박막 처리 방법에 관한 것이다.
액정 디스플레이 시스템과 같은 편평형 디스플레이 시스템에서 절환 디바이스로서 널리 사용되는 박막 트랜지스터(약칭, TFT)는 활성층으로서 다결정 실리콘을 사용한 TFT(다결정 실리콘 TFT)와 활성층으로서 비정질 실리콘을 사용한 TFT(비정질 실리콘 TFT)를 포함한다. 이 중에서, 다결정 실리콘 TFT는 비정질 실리콘 TFT와 비교해 볼 때 구동 전류가 높으며, 따라서 절환 디바이스를 소형화할 수 있고 픽셀의 개구수를 증대시킬 수 있다는 장점을 갖는다. 또한, 다결정 실리콘 TFT는 절환 디바이스로서 뿐만 아니라, 예컨대 시프트 레지스터 또는 레벨 컨버터와 같은 주변 구동 회로로서도 사용될 수 있으며, 이들 주변 회로는 절환 디바이스 형성 단계와 동일 단계에서 디스플레이 기판 상에 형성될 수 있다. 이런 이유로 다결정 실리콘 TFT는 고정밀 디스플레이 시스템용 디바이스로서 사용된다.
최근에, 600 ℃ 이하의 저온 처리(소위, 저온 폴리실리콘 처리)에 의해 다결정 실리콘 TFT를 제조하는 기술이 개발되어 실용화되었다. 편평형 디스플레이 시스템의 제조에 저온 폴리실리콘 처리를 적용함으로써, 디스플레이 기판으로 수정과 단결정 실리콘과 같은 고내열성이지만 고가인 기판을 사용할 필요가 없어져서, 고정밀 편평형 디스플레이 시스템 크기와 제조 비용을 저감시킬 수 있다.
여기에서, 저온 폴리실리콘 처리는 기판을 손상시키지 않고 실리콘을 급속 가열하여 용융시키기 위해 레이저 광 또는 전자 비임으로 기판 상에 형성된 실리콘 층(비정질 실리콘 층)을 조사하고 다결정 실리콘 층을 얻기 위해 순차적인 냉각 처리를 거쳐 실리콘을 결정화함으로써 다결정 실리콘 층을 얻는 방법이다.
이와 같은 저온 폴리실리콘 처리에서 보다 큰 입경을 가진 다결정 실리콘 층을 얻기 위해 레이저 광 또는 전자 비임으로 실리콘 층을 조사하는 방법은 중요하다. 현행 저온 폴리실리콘 처리에서는 멀티-숏(multi-shot) 조사 방법이 널리 사용된다. 멀티-숏 조사 방법에서, 레이저 비임은 실리콘 층에 주사식으로 방사되어, 실리콘 층의 동일한 부분이 레이저로 적어도 2회, 통상적으로는 10 내지 20회 조사된다. 이로써, 예컨대 50 ㎚ 두께의 실리콘 층일 경우, 입경이 0.1 내지 5 ㎛, 통상 약 0.3 내지 1 ㎛인 다결정 실리콘 층이 얻어지는 것으로 알려져 있다.
상술한 멀티-숏 조사 방법을 적용한 저온 폴리실리콘 처리 외에, 예컨대 어플라이드 피지컬 레터즈(Applied Physical Letters) 제69판(1966년), 제2864면 내지 제2866면에 발표된 순차적 측방 고화 방법(이하, SLS 방법이라 함)이 알려져 있다. 도13은 SLS 방법에 의한 반도체 박막 처리를 위한 개요를 도시한다. 본 도면에 도시된 방법에서, 우선 레이저 광 생성 수단(1)에서 진동된 레이저 비임(H)은 렌즈 및 반사기와 같은 광학 수단(2 내지 5)에 의해 주기적 명암 패턴을 갖는 마스크(6) 상에 입사되도록 제조된다. 마스크(6)를 투과한 레이저 비임(H)은 집속 렌즈(7) 및 반사기(8)를 거쳐 스테이지(9) 상에 장착된 기판(W) 표면의 실리콘 층 상으로 방사되며, 이로써 실리콘 층은 수 ㎛ 폭으로 완벽하게 용융된다. 냉각시, 결정은 주변부로부터 용융 영역의 내측쪽으로 측방향 성장하며, 스트립 형상 측방향 성장 영역이 얻어진다. 다음으로, 마스크(6) 또는 그 위에 기판(W)이 장착된 스테이지(9)는 통상 약 0.75 ㎛인 용융 영역의 폭 이하의 거리만큼 기계적으로 이동되며, 그 후 측방향 성장이 상술한 바와 유사하게 이루어진다. 보고된 바에 따르면, 이런 방법에 의해 넓은 영역에 걸쳐 균일하고 주사 방향에 평행한 결정립계를 갖는 긴 모양의 다결정 실리콘 박막을 얻을 수 있다고 한다.
또한, SLS 방법을 적용한 일 예로서, 일본 특허 공개공보 제2000-150412호는 상술한 주기적 명암 패턴이 레이저 광의 간섭에 의해 간섭 프린지로서 형성된 방법을 개시한다. 상기 공보는 또한 기계적 수단에 의해 레이저 광의 광학적 경로 상에 배치된 계단식 투과판과 거울을 이동시킴으로써 간섭 프린지의 위치, 따라서 실리콘 층의 용융 위치를 변화시키는 기술을 개시하고 있다.
그러나, 상술한 저온 폴리실리콘 처리의 멀티-숏 조사 방법을 적용한 처리에서, 얻어진 다결정 실리콘의 결정 크기(입경: 0.1 내지 5 ㎛)는 현재 사용되는 박막 트랜지스터의 크기(약 5 내지 50 입방 ㎛)와 비교해 볼 때 아주 작다. 따라서, 다결정 실리콘을 사용하여 제조된 박막 트랜지스터의 특성은 예컨대 전자 이동도가 다결정 실리콘의 결정립계에서의 캐리어 트랩으로 인해 100 ㎠/Vs만큼 낮다는 것이고, 따라서 얻어진 박막 트랜지스터는 단결정 실리콘으로 제조된 박막 트랜지스터보다 질이 떨어진다는 것이다.
여기에서, 박막 트랜지스터를 사용하는 디스플레이 시스템에서, 디스플레이영역의 박막 트랜지스터 특성이 분산된다면, 디스플레이 특성이 분산되어 디스플레이 품질을 저하시킨다. 박막 트랜지스터 특성의 분산은 주로 다결정 입경의 분산에 의한 것으로서, 이는 다결정화 처리에서의 레이저 에너지의 분산, 특히 조사 숏 기준 및 조사 평면에서의 광 강도의 분산으로 인해 발생한다.
도14는 동일 부분이 레이저 광으로 20회 조사되는 경우에 레이저 에너지에 대한 다결정 실리콘의 평균 입경의 분포를 도시한다. 본 도면에서 알 수 있는 바와 같이, 레이저 에너지가 가능하게는 ±8 %만큼 변화할 경우, 레이저 에너지가 20회의 조사중 한 번 이라도 최대 입경에 대응하는 380 mJ/㎠의 조사 에너지를 넘어선다면, 입경은 급속히 작아져서 미세 결정화가 부분적으로 발생함으로써, 350 mJ/㎠에서 조사를 수행하는 것이 필요하다. 또한, 입경의 레이저 에너지에 대한 의존도는 크며, 예컨대 단지 ±1%의 에너지 분산으로도 입경 분산은 약 10 % 이상이 된다. 그러나, 펄스 진동은 짧은 시간(예컨대 엑시머 레이저의 경우, 펄스 폭은 20 내지 200 ns이다)에 수행되기 때문에, 현재 레이저 에너지의 분산을 예컨대 ±0.5% 내로 억제하는 것은 어려운 일이다. 따라서 입경은 분산된다.
한편, SLS 방법에서, 넓은 영역에 걸쳐 균일한 큰 입경을 얻을 수 있다. 그러나, 레이저 광을 사용한 반도체 박막 조사는 집속 광학 시스템의 렌즈(5, 7)와 마스크(6)를 거쳐 수행되기 때문에, 광 에너지의 사용 효율은 저하되며, 이로 인해 기판당 처리 시간과 비용은 증가한다. 또한, 기판의 불균일도 등으로 인한 집속 에러를 보정하기 위한 기구가 필요하고, 이는 또다시 기판당 처리 시간과 비용을 증가시킨다. 또한, 기판 장착용 스테이지는 대략 1 ㎛의 이동 정밀도를 필요로 함으로써, 장비 비용이 높다. 또한, 집속 광학 시스템의 제조 비용과 화상 왜곡이라는 관점에서 조사 영역을 확대하는 것이 어렵고, 따라서 처리 시간이 많이 든다는 문제가 있다.
SLS 방법의 적용으로서 레이저 광의 간섭을 이용하는 방법에서, 광 에너지의 이용 효율은 양호하지만, 다음과 같은 문제가 있다. 즉, 본 방법에서는, 간섭 프린지의 위치를 변경하기 위해 분광된 레이저 광의 광학적 경로 길이를 변경할 때, 거울과 단계형 투과판은 기계적 수단에 의해 이동된다. 여기에서, 펄스 형상으로 진동하는 레이저 광을 사용하는 경우, 간섭 프린지의 변위를 진동 주파수에 동조시켜야만 한다. 그러나, 상술한 기계적 수단에 의해 거울과 계단식 투과판을 이동시킴으로써 간섭 프린지를 변위시키는 방법에서, 거울과 계단식 투과판의 이동 속도 및 이동 정밀도와 같은 한계로 인해, 거울과 계단식 투과판의 이동을 고주파수의 펄스 형상으로 진동하는 레이저 광에 동조시키는 것은 불가능하다. 따라서, 레이저 다이오드 여기에 기초한 펄스 진동 솔리드 레이저로부터 진동된 레이저 광과 같이 10 ㎑ 이상의 고주파수로 펄스 진동형 레이저 광을 적용하여 처리를 수행하는 것은 어려우며, 이런 난점은 반도체 박막 처리 속도 증가를 방해한다.
본 발명의 목적은 레이저 광의 간섭 작용에 의해 형성된 광 패턴을 고주파수로 이동할 수 있고 이로써 레이저 광을 사용한 처리 속도의 증가를 모색할 수 있는 레이저 조사 장치와, 레이저 조사 장치를 사용하여 입경이 아주 균일한 큰 입경 다결정 실리콘을 얻기 위한 처리를 고속으로 수행할 수 있는 반도체 박막 처리 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 일 태양에 따르면, 레이저 광 생성 수단과, 레이저 광 생성 수단으로부터 생성된 레이저 광을 복수개의 비임으로 분광하기 위한 분광 수단과, 분광 수단에 의해 분광된 비임을 서로 간섭시켜서 주기적 광 패턴을 형성하도록 하는 광 간섭 수단과, 분광 수단에 의해 분광된 복수개의 비임중 적어도 하나의 위상을 전기-광학적으로 이동시키기 위한 위상 이동 수단을 포함하는 레이저 조사 장치가 마련된다.
이렇게 구성된 레이저 조사 장치에서, 레이저 광 생성 수단으로부터 생성된 레이저 광은 분광 수단에 의해 복수개의 비임으로 분광되는데, 이들 비임은 광 간섭 수단에 의해 서로 간섭하게 됨으로써 주기적 광 패턴을 형성한다. 따라서, 마스크를 사용하여 광 패턴을 형성하는 경우와 비교할 때, 레이저 광 에너지의 사용 효율이 높은 값으로 유지된 광 패턴을 생성할 수 있다. 또한, 레이저 광으로부터 분광된 비임중 적어도 하나의 위상을 이동시키기 위한 위상 이동 수단이 마련되기 때문에, 간섭에 의해 형성된 광 패턴을 광학적으로 이동시킬 수 있다. 또한, 위상 이동 수단은 위상을 전기-광학적으로 이동시키는 것이므로, 광 패턴의 광학적 이동은 고주파수로 수행될 수 있다. 결국, 처리 속도의 증가를 모색할 수 있게 된다. 따라서, 레이저 광을 사용하여 반도체 박막을 처리할 때의 처리 시간 저감을 모색할 수 있다. 또한, 레이저 광 생성 수단에 의해 동기화된 고주파수의 위상을 고주파수의 펄스 진동에 대해 이동시킬 수 있기 때문에, 예컨대 레이저 다이오드 여기에 기초한 펄스 진동 솔리드 레이저와 같이, 여기 광원의 수명이 길면서도 반복된펄스 진동 주파수가 높은 레이저 광 생성 수단을 사용할 수 있다. 따라서, 광 패턴을 광학적으로 이동시켜서 처리를 수행하기 위한 레이저 조사 장치에서, 장기간 동안 연속해서 작동할 수 있고 신뢰도가 높은 장치를 제조할 수 있다.
본 발명의 다른 태양에 따르면, 레이저 광으로부터 분광된 복수개의 비임의 간섭에 의해 생성된 주기적 광 패턴으로 반도체 박막을 조사함으로써 반도체 박막을 부분적으로 용융시키는 단계와, 그 후 주기의 영역 내에서 광 패턴의 배열 방향으로 광 패턴을 이동시키는 단계를 포함하며, 광 패턴의 이동은 분광된 비임중 적어도 하나의 위상을 전기-광학적으로 이동시킴으로써 수행되는 반도체 박막 처리 방법이 마련된다.
처리 방법에서, 분광된 비임의 간섭에 의해 형성된 광 패턴을 광학적으로 이동시키기 위해 비임의 위상을 이동시킬 때, 이로써 입경이 아주 균일한 큰 입경 다결정 실리콘을 얻기 위해, 비임의 위상은 전기-광학적으로 이동되고, 광 패턴의 광학적 이동은 고주파수로 수행된다. 따라서, 광 패턴의 고속 이동에 의한 처리가 수행되며, 처리 속도는 개선된다. 따라서, 입경이 아주 균일한 큰 입경 다결정 실리콘을 얻기 위한 반도체 박막 처리 시간이 단축될 수 있다.
도1은 제1 실시예에 따른 레이저 조사 장치의 구조를 도시한 다이어그램.
도2의 (a) 내지 (f)는 제1 실시예에 따른 반도체 박막 처리 방법을 도시한 다이어그램.
도3은 제1 실시예에 따른 반도체 박막 처리 방법을 도시한 평면도.
도4는 실리콘 결정의 측방향 성장을 도시한 다이어그램.
도5는 제2 실시예에 따른 레이저 조사 장치의 구조를 도시한 다이어그램.
도6은 제3 실시예에 따른 레이저 조사 장치의 구조를 도시한 다이어그램.
도7은 제3 실시예에 따른 반도체 박막 처리 방법을 도시한 다이어그램.
도8a 및 도8b는 본 발명에 따른 반도체 박막 처리 방법을 적용한 박막 트랜지스터 제조 방법의 제1 예를 도시한 단면 공정 다이어그램(No. 1).
도9a 및 도9b는 본 발명에 따른 반도체 박막 처리 방법을 적용한 박막 트랜지스터 제조 방법의 제1 예를 도시한 단면 공정 다이어그램(No. 2).
도10a 및 도10b는 본 발명에 따른 반도체 박막 처리 방법을 적용한 박막 트랜지스터 제조 방법의 제2 예를 도시한 단면 공정 다이어그램(No. 1).
도11은 본 발명에 따른 반도체 박막 처리 방법을 적용한 박막 트랜지스터 제조 방법의 제2 예를 도시한 단면 공정 다이어그램(No. 2).
도12는 본 발명에 따른 반도체 박막 처리 방법을 적용하여 얻어진 박막 트랜지스터를 사용하여 제조된 디스플레이 시스템의 주요부의 단면도.
도13은 종래의 SLS 방법을 사용하여 반도체 박막을 처리하는 개요를 도시한 구조 다이어그램.
도14는 레이저 에너지와 다결정 실리콘의 평균 입경 사이의 관계를 도시한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
101, 206 : 레이저 광 생성 수단
102 : 고조파 생성기
103 : 투과도-가변형 광 감쇠기
104, 301, 302 : 비임 분광기
105 : 위상 이동 수단
106, 303, 304, 305 : 반사기
107 : 투과도-가변형 광 감쇠기
108 : 광학 시스템
109 : 오리피스
201 : 제1 숏
202 : 제2 숏
203 : 제3 숏
이하에서는, 도면을 참조하여 본 발명에 따른 레이저 조사 장치 및 반도체 박막 처리 방법의 실시예들에 대해 상세히 설명하기로 한다.
[제1 실시예]
레이저 조사 장치
도1은 본 발명에 따른 레이저 조사 장치의 일 예의 구조를 도시한 다이어그램이다. 본 도면에 도시된 레이저 조사 장치는, 예컨대 반도체 박막 결정화 처리에 사용된다.
본 도면에 도시된 레이저 조사 장치는 레이저 다이오드 여기식 YAG 레이저로 구성된 레이저 광 생성 수단(101)을 포함한다. 레이저 광 생성 수단(101)은 약 1 내지 100 ㎑의 반복된 펄스 진동 주파수의 레이저 광(H)을 생성한다. 레이저 광 생성 수단(101)으로서는 간섭성을 높이기 위해 양호하게는 주입 시더(injection seeder)가 마련된 것이 사용된다. 또한, 양호하게는 균일한 광 강도 프로파일이 조사 영역에서 얻어질 수 있도록 탑햇타입(top hat type) 비임을 갖는 YAG 레이저를 사용한다. 이런 레이저 광 생성 수단(101)으로서, 예컨대 라이트웨이프 일렉트로닉스(Lightwave Electronics)의 제품인 210-UV 시리즈에 주입 시더를 끼운 시스템이 사용될 수 있다.
고조파(higher harmonics) 생성기(102)가 레이저 광 생성 수단(101)에 의해 생성된 레이저 광(H)의 배출 방향으로 배치된다. 고조파 생성기(102)는 LiB3O5(LBO) 또는 BaB2O4(BBO) 결정으로 구성되며, 레이저 광 생성 수단(101)에 의해 생성된 레이저 광(H)의 기초파(파장: 1064 ㎚)를 제3 조파(파장: 355 ㎚)로 전환한다. 이로써, 파장 전환후의 레이저 광(H)은 (10 ㎑ 진동시에) 약 30 ㎚의 펄스 폭과 0.6 mJ의 펄스당 에너지를 갖는다.
고조파 생성기(102)를 거쳐 투과된 레이저 광(H)의 배출 방향으로, 투과도-가변형 광 감쇠기(103)와 레이저 광을 분광하기 위한 분광 수단으로서의 비임 분광기(104)가 순서대로 배열된다. 비임 분광기(104)는 레이저 광(H)을 약 1:1의 강도 비율로 두 개의 비임으로 분광해서, 제1 비임(h1)을 반사시켜 분광시키고 제2 비임(h3)을 투과시켜 분광시킨다.
위상 이동 수단(105)이 비임 분광기(104)의 투과 방향으로 배치된다. 위상 이동 수단(105)은 비임 분광기를 거쳐 투과된 광의 위상이 전기-광학적 효과를 이용함으로써 자유롭게 가변할 수 있도록 되어 있다. 이런 위상 이동 수단(105)으로서는 KH2PO4(칼륨이수소산화인: KDP), NH4H2PO4(암모늄이수소산화인: ADP), LiTaO3, LiNbO3, Ba2NaNb5O15등의 결정을 사용한 것이 공지되어 있다. 이들 결정은 결정을 통해 투과된 레이저 비임에 인가 전압에 따른 위상 지체를 제공할 수 있다.
여기에서, 위상 이동 수단(105)의 배열로 인해 레이저 조사 장치로부터 방사되는 레이저 광의 광 강도 프로파일에 교란이 생성되는 것을 방지하기 위해, 위상 이동 수단(105)으로 사용되는 결정은 제2 비임(h2) 투과시 파전방 왜곡이 λ/10(35 ㎚)보다 크지 않도록 1500 V의 인가 전압에서 360 °의 위상 지체를 제공하는 고정밀 연마된 KDP 결정이다.
또한, 반사기(106)가 위상 이동 수단(105)을 거쳐 투과된 제2 비임(h2)의 광학적 경로 상에 배치된다. 반사기(106)는 광 간섭 수단으로서 배열된다. 즉, 반사기(106)는 제2 비임(h2)이 비임 분광기(104)에 의해 반사된 제1 비임(h1)과 소정의 각도로 교차하도록 비임 분광기(104)를 거쳐 투과된 제2 비임(h2)을 반사시킴으로써, 제1 비임(h1)과 제2 비임(h2)은 서로 겹쳐지고 간섭하여 주기적 광 패턴(여기에서, 간섭 프린지)를 생성한다.
여기에서, 제1 비임(h1)과 제2 비임(h2)의 교차시의 소정 각도(θ)는 다음과 같이 설정된다. 즉, 파장 λ를 갖는 두 개의 레이저 비임이 사잇각 θ(래디안)로 기판 표면 상에 입사할 때 생성된 간섭 프린지의 주기 P는 다음 수학식 1에 의해 주어진다.
P = λ/{2sin(θ/2)}
수학식 1로부터 알 수 있는 것은, λ가 355 ㎚이고 사잇각 θ가 5.09°인 경우, 4.0 ㎛ 주기의 간섭 프린지가 기판(W)의 표면 상에 생성된다는 것이다. 따라서, 반사기(106)는 제2 비임(h2)을 반사시켜서 제2 비임(h2)이 비임 분광기(104)에 의해 반사된 제1 비임(h1)과 사잇각 θ= 5.09°으로 교차하도록 설정된다.
또한, 처리될 기판(W)를 장착하기 위한 스테이지(100)는 반사기(106)의 반사 방향과 비임 분광기(104)의 반사 방향으로 배열된다. 여기에서, 제1 비임(h1)과 제2 비임(h2)의 겹침과 간섭에 의해 생성된 주기적 광 패턴(여기에서, 간섭 프린지)(Hp)이 스테이지(100) 상에 장착된 기판(W)의 표면 상으로 방사되도록 하는 설정이 이루어진다. 스테이지(100)는, 예컨대 스테핑 모터 구동식 xy이동 스테이지이다.
투과도-가변형 광 감쇠기(107)는 제1 비임(h1)의 광학적 경로와 제2 비임(h2)의 광학적 경로 상에 각각 배치된다. 이들 광 감쇠기(107)는 기판(W)의표면 상으로 방사된 광 패턴(Hp)의 콘트라스트 비율이 최대화되도록 투과도를 조절하여 사용된다.
각각 원통형 볼록 렌즈 및 오목 렌즈로 구성된 광학 시스템(108)은 광 감쇠기(107)의 배출 방향으로 배치되며, 또한 이들 광학 시스템(108)을 거쳐 투과된 제1 비임(h1) 및 제2 비임(h2)의 광학적 경로 상에는 오리피스(격막, 109)이 배치되어서, 오리피스(109)를 거쳐 투과된 제1 비임(h1) 및 제2 비임(h2)에 의해 형성된 광 패턴(Hp)이 기판(W) 상으로 방사된다.
이들 광학 시스템(108)과 오리피스(109)는 기판(W)의 표면에 대해 광 패턴(Hp)의 조사 영역을 형성하도록 마련된다. 특히, 여기에서, 양호하게는 광 강도의 편차가 ±20%의 범위 내에 있도록 조사 영역을 선택적으로 형성한다. 따라서, 예컨대 라이트웨이브 일렉트로닉스에서 제조한 210-UV 시리즈가 레이저 광 생성 수단(101)으로서 사용되는 경우, 생성된 레이저 광의 중심부에서 0.21 ㎜×0.21 ㎜의 영역이 조사 영역으로서 선택된다.
상술한 바와 같은 구성의 레이저 조사 장치에서, 레이저 광 생성 수단(101) 및 고조파 생성기(102)에 의해 생성된 레이저 광(H)은 비임 분광기(104)에 의해 분광되며, 두 개의 분광 비임중 제2 비임(h2)은 제1 비임(h1)과 교체되도록 반사기(106)에 의해 반사되어서, 주기적 광 패턴(간섭 프린지, Hp)이 형성되며, 이것은 스테이지(100) 상의 기판(W) 표면 상으로 방사된다. 따라서, 도13을 참조하여 설명된 바와 같이 마스크를 사용하여 형성된 유사한 광 패턴이 기판(W) 상으로 방사되는 관련 기술의 경우와 비교해 볼 때, 레이저 광 에너지의 사용 효율이 높게유지된 광 패턴(Hp)이 생성되어 기판(W) 상으로 방사될 수 있다.
또한, 제2 비임(h2)의 위상을 이동시키기 위한 위상 이동 수단(105)이 마련되기 때문에, 간섭을 거쳐 생성된 광 패턴은 스테이지(100) 상에서 광학적으로 이동될 수 있다. 이런 이동은 간섭을 거쳐 생성된 광 패턴(Hp)의 주기보다 짧은 고정밀 범위 내에서 수행될 수 있다. 한편, 마스크를 사용하여 형성된 유사한 광 패턴이 스테이지 상에서 유사하게 이동되는 경우, 스테이지(100) 구동에 의한 기계적 이동을 수행하여야만 하고 스테이지(100)에는 고정밀 구동 시스템이 마련되어야만 하므로 장비 비용이 상승한다. 따라서, 본 실시예에 따른 장치에서는 고정밀 이동을 위해 스테핑 모터 구동식 xy 가동 스테이지로서 마련된 스테이지(100)가 요구되지 않음으로써, 장비 비용의 저감이 실현될 수 있다.
또한, 마스크를 사용하는 장치는 집속 광학 시스템을 필요로 하지만, 본 실시예의 장치는 집속 광학 시스템이 필요없으며 비임 형성을 위한 렌즈 외에 다른 렌즈를 필요로 하지 않는다. 따라서, XeCl 엑시머 레이저(파장: 308 ㎚), KrF 엑시머 레이저(파장: 248 ㎚) 및 YAG 레이저의 제4 조파(파장: 266 ㎚)와 같은 단파장 레이저가 광원으로 사용되더라도, 본 실시예의 장치는 특수 렌즈를 필요로 하지 않으며, 따라서 장비 비용은 저감될 수 있고 정률 증가(scale-up)가 용이하게 실현될 수 있다.
특히, 본 실시예에서 사용되는 위상 이동 수단(105)은 위상을 전기-광학적으로 이동시키기 위한 것이기 때문에, 위상 이동이 고주파수에서 수행될 수 있다. 즉, 광 패턴(Hp)의 광학적 이동이 고주파수에서 수행될 수 있다. 따라서, 광패턴(Hp)의 조사 위치를 광학적으로 이동시키면서 광 패턴(Hp)으로 기판(W)의 표면을 조사하는 경우, 광 패턴(Hp)의 조사 위치를 고속으로 광학적으로 이동시키고 처리 시간을 저감시킬 수 있다.
또한, 위상은 고속으로 이동될 수 있기 때문에, 위상을 고진동 주파수를 갖는 펄스 진동식 레이저 광과 동기시키면서 이동시킬 수 있다. 따라서, 레이저 다이오드 여기식 YAG 레이저와 같이 고진동 주파수를 갖는 레이저 광 생성 수단(101)을 사용할 수 있다. 레이저 다이오드 여기식 YAG 레이저는 연속 사용시에 적어도 10,000시간(10㎑)의 수명을 갖는다. 이 수명은 500 시간((10㎑)의 플래시 램프 여기 Q 스위치 펄스 진동 솔리드 레이저의 램프 교체 주기와 비교해서 적어도 한 차수만큼 길어서, 적어도 일년 이상 연속적으로 작동될 수 있는 신뢰도가 높은 레이저 조사 장치를 제조할 수 있다.
이상에서는, 비임의 위상을 전기-광학적으로 이동시키기 위한 위상 이동 수단(105)이 비임 분광기(104)와 반사기(106) 사이의 제2 비임(h2)의 광학적 경로 상에 배치된 구성에 대해 설명하였다. 그러나, 위상 이동 수단(105)은 제1 비임(h1)의 광학적 경로 상이나 제2 비임(h2)의 광학적 경로 상의 임의의 위치에 어떤 특별한 제한없이 배치될 수 있음으로 해서, 상술한 바와 동일한 효과가 얻어질 수 있다.
또한, 광 패턴(Hp)(광 간섭 수단)을 생성하기 위한 수단으로서, 미켈슨 간섭계와 피지우(Fizeau) 간섭계와 같은 간섭계가 사용될 수 있다. 이 경우, 레이저 조사 장치를 구성하기 위해 이들 각각의 간섭계에 분광 비임의 광학적 경로 상에상술한 전기-광학적 위상 이동 수단을 제공함으로써, 상술한 도1에 도시된 레이저 조사 장치와 동일한 방식으로 고속 처리를 수행할 수 있다.
또한, 상술한 설명에서, 각각 원통형 볼록 및 오목 렌즈와 오리피스(109)로 구성된 광학 시스템(108)이 간섭을 통해 생성된 광 패턴의 조사 영역을 형성하기 위해 마련되었다. 광학 시스템(108)으로서 비구형 렌즈식 또는 비구형 거울식 광학 시스템이 사용될 때, 가우시안 프로파일을 갖는 레이저 광(H)을 어느 정도까지 균일화하고 레이저 광 에너지의 사용 효율을 더욱 개선할 수 있다.
상술한 설명에서는, 광 패턴(Hp)을 고주파수에서 광학적으로 이동시키는 것이 목적이기 때문에, 레이저 다이오드 여기식 YAG 레이저가 레이저 광 생성 수단(101)으로서 사용되는 경우에 대한 설명을 하였다. 그러나, 플래시 램프 여기식 Q 스위치 YAG 레이저도 레이저 광 생성 수단(101)으로서 사용될 수 있다.
반도체 박막 처리 방법
다음으로, 본 발명에 따른 반도체 박막 처리 방법으로서, 도1을 참조하여 설명된 레이저 조사 장치를 사용하여 비정질 실리콘 박막(반도체 박막)을 결정화하는 경우의 처리 방법에 대해 설명하기로 한다.
우선, 유리 기판(S) 상에 형성된 비정질 실리콘 박막(L)을 포함하는 기판(W)이 마련된다. 비정질 실리콘 박막(L)은 반도체 박막 처리 방법이 적용되는 박막 트랜지스터의 구성에 따라, 예컨대 (도면에는 도시 안된) 실리콘 질화물(SiNx) 막과 실리콘 산화물(SiOx)막을 통해 유리 기판(S) 상에 형성된다.
이들 막의 형성은, 예컨대 소위 플라즈마 CVD(화학적 증기 증착) 방법이나 다른 CVD 방법에 의해 수행될 수 있으며, 이들 방법에서는 박막 트랜지스터 제조 단계에 따라 유리 기판이 포함된 진공 막 형성 챔버 내로 원재료 가스가 도입되고 13.56 ㎒의 주파수로 rf 전력이 인가된 평행한 편평판 사이에 글루오 방전이 발생됨으로써, 혼합 가스를 분해해서 원하는 막을 형성한다.
여기에서, 막 형성이 플라즈마 CVD 방법에 의해 수행되는 경우, 우선 유리 기판(S)은 진공 막 형성 챔버에 포함되며, 유리 기판(S)은 예열(예컨대 400 ℃) 처리된다. 원재료 가스로서 실란 가스(SiH4)와 암모니아 가스(NH3)가 100 Pa의 압력으로 진공 막 형성 챔버 내로 도입됨으로써, SiNx막이 유리 기판 상에 100 ㎚의 두께로 형성된다. 다음으로, 원재료 가스로서 실란 가스와 산소(O2)가 도입됨으로써, SiO2막이 SiNx막 상에 200 ㎚의 두께로 형성된다. 그 후, 원재료 가스로서 실란 가스만이 150 Pa의 압력으로 도입됨으로써, 수소화된 비정질 실리콘 박막(L)이 SiO2막 상에 30 내지 300 ㎚, 통상 50 ㎚의 두께로 형성된다. 비정질 실리콘 박막(L)에서 수소의 양은 원자비로서 약 2 %이다.
상술한 방식으로 형성된 비정질 실리콘 박막(L)은 도2의 (a) 내지 (f)에 도시된 단면 공정 다이어그램을 참조하여 설명된 후술하는 공정에 따라 다결정화된다.
우선, 도1에 도시된 레이저 조사 장치의 각 부분을 조절함으로써, 예컨대 1㎑의 주파수의 레이저 광(H)의 펄스 진동이 수행되어 간섭이 발생된다. 그 후, 도2의 (a)에 도시된 바와 같이, 2 ㎛의 폭을 갖는 명 부분이 4 ㎛의 주기로 나타나도록 광 강도 프로파일을 갖는 광 패턴(Hp)이 기판(W) 표면의 비정질 실리콘 박막(L)의 제1 영역(L1)(0.2 ㎜×0.2 ㎜) 상으로 방사된다. 이로써, 비정질 실리콘 박막(L)의 제1 영역(L1)에서 2 ㎛의 폭을 갖는 각각의 조사 부분(명 부분)은 제1 숏(201)에서 결정화 부분으로 선택적으로 용융된다. 이 경우, 2 ㎛의 폭을 갖는 각각의 비조사 부분(암 부분)은 적어도 100 ℃만큼 비정질 실리콘의 용융점보다 낮은 온도에서 유지된다. 제1 숏(201)에서의 조사에서, 레이저 조사 장치의 위상 이동 수단(105)에는 어떠한 전압도 인가되지 않는다.
제1 숏(201)에서의 조사 완료후 냉각 동안, 다결정 실리콘은 용융 영역과 비용융 영역 사이의 경계부로부터 용융 영역쪽으로 측방향 성장하게 된다. 이 경우, 용융 영역의 폭이 결정이 측방향으로 성장할 수 있는 거리의 2배 이하인 곳에서, 예컨대 용융 영역의 폭이 50 ㎚ 두께의 실리콘 박막의 경우 약 0.1 내지 5 ㎛의 2배 이하인 곳에서, 한 번의 조사로 인해 측방향 성장 영역이 명 부분의 전체 영역에 걸쳐 스트립 패턴으로 형성된다. 결정이 측방향 성장할 수 있는 길이는 레이저의 펄스 폭과 펄스 형상에 따르며 반도체 박막의 두께가 증가하고 기판 온도가 상승함에 따라 증가한다. 이하에서는 측방향 성장에 대해 설명하기로 한다.
제1 숏(201)에서 레이저 광을 사용한 조사가 필요에 따라 한 번 또는 여러 번 수행된 후, 500 V의 전압이 레이저 조사 장치의 펄스 진동과 동기하여 위상 이동 수단(105)에 인가된다. 이로써, 도2의 (b)에 도시된 바와 같이, 광 패턴(Hp)을배열 방향으로 1.33 ㎛만큼 이동시키기 위한 제1 광학적 1차 주사가 수행되며, 단부 모서리가 제1 숏(201)와 겹쳐진 상태에서 제2 숏(202)에서의 조사가 수행된다. 그 후, 제1 영역(L1)의 제2 숏(202)에서의 부분에서, 결정은 제1 숏(201)의 경우와 동일한 방식으로 측방향 성장하게 된다. 제2 숏(202)에서의 측방향 성장에서, 측방향 성장된 다결정 실리콘은 제1 숏(201)의 부분들과의 경계에 이미 존재하며, 측방향 성장은 어떠한 과냉 처리없이도 시드(또는 근원부, seed)로서의 다결정 실리콘으로 이루어 짐으로써, 제1 숏(201)의 경우와 비교해 볼 때 더 긴 다결정 입자가 얻어질 수 있다.
그 후, 위상 이동 수단(105) 상에 인가된 전압은 레이저 조사 장치의 펄스 진동과 동기하에 500 V 내지 1000 V에 걸쳐 변화된다. 이로써, 도2의 (c)에 도시된 바와 같이, 광 패턴(Hp)을 배열 방향으로 1.33 ㎛만큼 이동시키기 위한 제2의 1차 주사가 수행되며, 양 측면 상의 단부 모서리가 제2 숏(202) 및 제1 숏(201)와 겹쳐진 상태에서 제1 숏(201)에서의 조사가 수행되고, 결정은 제2 숏(202)의 경우와 동일한 방식으로 어떠한 과냉 없이도 측방향으로 성장하게 된다.
상술한 세 숏(201 내지 203)의 조사에 의해, 비정질 실리콘 박막(L)의 0.2 ㎜×0.2 ㎜의 제1 영역에서 비정질 실리콘은 균일 다결정 실리콘으로 결정화된다. 소요 시간은 약 3 ms이며, 결정화 속도는 약 0.133 ㎠/sec이다.
도3은 상술한 1차 주사에 의해 수행된 조사 방법을 도시한 평면도이며, 제1 영역(L1)에서의 비정질 실리콘이 상술한 겹침 방식으로 제1 숏(201), 제2 숏(202) 및 제3 숏(203)의 조사를 수행함으로써 완전 용융되어 다결정화될 수 있음을 보여준다. 도3에서, 숏(201 내지 203)는 이해를 쉽게 하기 위해 광 패턴의 연장 방향(도면에서 측방향)으로 이동된 상태로서 도시되어 있다.
비정질 실리콘 박막(L)의 제1 영역(L1)에서 비정질 실리콘이 상술한 방식으로 결정화된 후, 기계적인 2차 주사가 도2의 (d)에 도시된 바와 같이 수행된다. 즉, 기판(W)이 스테핑 모터 구동식 xy 가동 스테이지를 구동해서 약 0.2 ㎜만큼 이동됨으로써, 레이저 조사 장치에 의한 레이저 광의 조사 영역은 비정질 실리콘 박막(L)의 제1 영역에 인접한 제2 영역(L2)으로 이동된다.
그 후, 도2의 (a) 내지 (c)를 참조하여 상술한 바와 동일한 방식으로, 제2 영역(L2)은 도2의 (d) 내지 (f)에 도시된 레이저 광을 사용하여 세 숏(201 내지 203)의 조사를 받게 된다. 이로써, 제1 영역(L1)에 인접하여 0.2 ㎜×0.2 ㎜의 제2 영역(L2)의 비정질 실리콘이 결정화된다.
다음으로, 스테이지 구동에 의한 기계적 2차 주사와 위상 이동 수단 구동에 의한 전기-광학적 1차 주사가 반복됨으로써, 비정질 실리콘 박막(L)의 요구 영역(예컨대, 전체 영역)은 광 패턴(Hp)으로 조사된다.
상술한 처리 방법에 의해, 비정질 실리콘 박막(L)의 요구 영역(예컨대, 전체 영역)에서의 비정질 실리콘이 결정화됨으로써, 다결정 실리콘 박막이 얻어질 수 있다.
도4는 비정질 실리콘 박막(L)이 상술한 기술에 의해 광 패턴(간섭 프린지)으로 단지 1 회 조사된 후 얻어진 실리콘 박막의 결정 입자(40)의 화상을 개략적으로 도시한 것으로서, 결정립계를 가시적으로 만든 후 에칭(세코(Secco) 에칭)하여 주사 전자 현미경(SEM)으로 관찰한 것이다. 도면에서의 블록은 개별 결정 입자(40)를 나타낸다.
도면에 도시된 바와 같이, 2 ㎛의 폭을 갖는 각각의 조사 부분(명 부분)은 완전 용융을 거쳐 다결정화되고, 암 부분에 인접한 모서리 부분(A-A', B-B')은 용융 단부, 즉 용융 부분과 비용융 부분 사이의 경계 영역이고, 따라서 다른 영역보다 먼저 고화한다. 따라서, 많은 수의 핵(결정 입자(40))이 모서리 부분에서 생성되며, 이들 결정 입자 중에서 비교적 높은 성장 속도를 갖는 결정 입자(40)가 우선적으로 성장함으로써, 결정 성장은 모서리(A-A', B-B')로부터 각각 성장한 결정이 서로 충돌하는 위치, 즉 도면에서 볼 때 용융 폭 방향으로 대략 중심에서 완료된다.
대개, 측방향 성장은 다음과 같이 발생한다. 즉, 초기 단계에서 결정화된 부분은 고화시 융해 잠열(Si에 대해 1.6×106J/㎏)을 내놓음으로써, "오프 쇼어(off-shore)" 영역의 액상(비고화) 부분을 가열한다. 한편, 액상 부분에서의 핵 생성 계수는 민감한 온도의 함수이며, 따라서 핵 생성은 고화된 부분으로부터의 열에 의해 억제된다. 결국, 고화된 부분으로부터의 결정 성장이 지속된다. 이것은 액상 실리콘의 열전도도인 110 W/mㆍK가 하부의 SiO2층, SiNx층 및 유리 기판의 열 전도도인 1 내지 2 W/mㆍK보다 아주 크기때문에 발생하는 현상이다.
그러나, 용융 폭이 증가되면, 용융 영역의 중심 근처에서, 하부의 SiO2/SiNx층과 유리 기판으로의 열 소실이 고화된 부분으로부터의 열 공급을 넘어섬으로써,결정의 측방향 성장이 이루어지기 전에 핵 생성이 발생한다. 따라서, 측방향 성장이 발생할 수 있는 거리에는 한계가 있다. 기판이 특별히 가열되지 않는 경우, 이 한계는 50 ㎚ 두께의 실리콘 박막에 대해 경험적으로 2 내지 5 ㎛이다. 따라서, 용융 폭 또는 용융 직경을 10 ㎛ 이하로 설정할 필요가 있으며, 따라서 간섭 프린지의 주기를 20 ㎛ 이하로 설정할 필요가 있다.
용융 폭을 광 패턴의 주기(간섭 프린지)의 꼭 1/2로 설정할 필요는 없다. 예컨대, 조사 평면에서의 평균 레이저 광 강도가 저감되면, 용융 폭은 간섭 프린지의 주기의 1/2보다 작게 된다. 이 경우, 동일 기판 위치에서 레이저 광 강도 프로파일을 이동시키거나 변화시킴으로써 조사를 수행할 때 요구되는 조사수만 증가되며, 특별한 불편은 거의 발생하지 않는다.
상술한 바와 같이, 본 반도체 박막 처리 방법에 따르면, 반도체 박막은 레이저 광의 조사 영역에서 광 패턴으로 완전 용융됨으로써, 약 10 내지 20 %의 레이저 에너지 분산에 의존하지 않고도 소정의 다결정화가 달성될 수 있다. 따라서, 레이저 에너지 안정화 비용이나 이를 위한 특별한 모색이 필요없게 된다. 따라서, 박막 트랜지스터 특성의 균일도가 개선되며, 디스플레이 특성 또한 개선된다.
또한, 1차 주사 방향에 평행한 결정립계를 갖는 다결정 입자가 대부분이기 때문에, 본 처리 방법이 후술하는 박막 트랜지스터의 제조에 적용되는 경우, 채널을 거쳐 흐르는 전류의 방향을 결정립계에 평행하게 설정함으로써, 결정립계에서의 캐리어 트랩 영향을 저감하고 박막 트랜지스터 특성을 개선할 수 있다. 따라서, 이런 처리 방법을 적용하여 제조된 박막 트랜지스터가 액정 디스플레이 패널, EL디스플레이 패널 등의 구동 회로로서 사용될 때, 박막 트랜지스터의 크기를 소형화하고 작업 속도를 증가시킬 수 있다.
또한, 특히, 광 패턴을 광학적으로 이동시키기 위한 1차 주사는 위상을 전기-광학적으로 이동시켜서 수행되기 때문에, 고주파수의 위상 이동을 거쳐 광 패턴의 고속 이동을 달성할 수 있다. 결국, 반도체 박막의 처리 속도를 개선할 수 있다.
[제2 실시예]
레이저 조사 장치
도5는 레이저 광의 간섭을 이용한 레이저 조사 장치의 다른 예의 구조를 도시한 다이어그램이다. 본 도면에 도시된 레이저 조사 장치는, 예컨대 반도체 박막 결정화 처리, 특히 고속 처리가 불필요한 경우에 사용된다.
도5에 도시된 레이저 조사 장치는 도1을 참조하여 설명한 본 발명에 따른 레이저 조사 장치에 사용된 전기-광학적 위상 이동 수단(105) 대신에, 기계적 위상 이동 수단(205)을 포함한다.
즉, 위상 이동 수단(205)은, 예컨대 제2 비임(h2)을 스테이지측으로 반사시키기 위한 반사기(106)를 기계적으로 이동시키기 위한 피에조 구동식 마이크로미터를 포함한다. 위상 이동 수단(205)은 반사기(106)를 제2 비임(h2)의 입사 방향에 대해 이동시킴으로써 제2 비임(h2)의 광학적 경로 길이를 변화시킨다. 또한, 이런 이동에 이어, 제2 비임(h2)의 입사 방향에 대한 반사기(106)의 각도도 제1 비임(h1)과 제2 비임(h2) 사이의 각도(사잇각)가 소정 각도(예컨대 5.09°)가 되도록 변화된다. 이로써, 제1 비임(h1)과 제2 비임(h2)은 서로 겹쳐져서 간섭하도록 되어서, 양호한 콘트라스트를 갖는 간섭 프린지의 광 패턴을 생성한다.
위상 이동 수단(205)이 마련된 레이저 조사 장치는, 예컨대 플래시 램프 여기식 Q 스위치 YAG 레이저와 같은 약 10 ㎑의 진동 주파수를 갖는 레이저 광 생성 수단(206)이 사용된다. 레이저 광 생성 수단(206)으로서, 양호하게는 주입 시더가 끼워진 것이 간섭 특성의 개선을 위해 사용된다. 고조파 생성기(102)에 의해 제3 조파(파장: 355 ㎚)로 전환된 후 레이저 광(H)의 펄스 파장은 약 10 ns이고, 레이저 광(H)의 에너지는 500 mJ이고, 에너지 분산은 ±7 % 이내이다. 양호하게는, 균일한 광 강도 프로파일이 조사 영역에서 얻어질 수 있도록 탑햇타입 비임 프로파일을 갖는 YAG 레이저를 사용한다.
이들 비임은 각각 원통형 볼록 및 오목 렌즈와 오리피스(109)를 포함하는 광학 시스템(108)을 사용함으로써 50 ㎜×2 ㎜의 광 스폿이 기판 상에서 얻어지도록 형성된다. 이들 조사 광학 시스템에서의 손실로 인해, 비정질 실리콘 박막 상의 광 강도는 약 400 mJ/㎠이다. 각각의 비임(h1, h2)은 투과도-가변형 광 감쇠기(107)를 거쳐 투과되는데, 이것의 광 투과도는 비임(h1, h2)의 간섭에 의해 생성된 광 패턴(Hp)이 기판(W)의 표면 상에 최대 콘트라스트를 달성하도록 조절된다. 이로써, 비정질 실리콘 박막에 광 패턴(Hp)(간섭 프린지)에 따르는 용융 패턴을 제공하기에 충분한 약 10:1의 콘트라스트비를 갖는 광 패턴(Hp)이 형성된다.
상술한 바와 같은 구성의 레이저 조사 장치에서, 위상 이동 수단(205)은 반사기(106)가 기계적으로 이동되는 유형이다. 따라서, 본 레이저 조사 장치는 제2비임(h2)의 위상 이동에 의한 광 패턴(Hp)의 광학적 이동 속도에 있어 도1을 참조로 설명한 제1 실시예에 따른 레이저 조사 장치보다 떨어진다. 그러나, 다른 효과들은 제1 실시예에 다른 장치의 경우와 동일 방식으로 얻어질 수 있다.
반도체 박막 처리 방법
도5를 참조로 상술한 레이저 조사 장치를 이용하여 비정질 실리콘 박막을 결정화하는 경우의 처리 방법이 제1 실시예에 따른 처리 방법에서 설명된 바와 동일한 과정에 따라 수행될 수 있다. 이 때, 스테핑 모터 구동식 xy 가동 스테이지를 구동시켜서 기판(W)을 이동시킴으로써 레이저 조사 장치에 의한 레이저 광의 조사 영역을 이동시키기 위한 기계적 2차 주사를 수행하는 경우, 이동 거리는 개별 조사 영역 사이에 어떤 간극도 생성되지 않도록 레이저 조사 장치의 조사 영역(50 ㎜×2 ㎜)에 따라 설정된다.
[제3 실시예]
레이저 조사 장치
도6은 레이저 광의 간섭을 이용한 레이저 조사 장치의 일 예의 구조를 도시한 다이어그램이다. 본 도면에 도시된 레이저 조사 장치는, 예컨대 반도체 박막 결정화 처리가 불필요한 경우에 사용된다. 본 레이저 조사 장치는 레이저 광 생성 수단(101)으로부터 생성된 레이저 광(H)이 서로 간섭하도록 된 세 개의 비임으로 분광된다는 점에서 도1을 참조로 설명한 제1 실시예에 따른 레이저 조사 장치와 다르다.
즉, 본 레이저 조사 장치는 제1 실시예와 동일한 방식으로 레이저 광 생성수단(101)과 고조파 생성기(102)와 광 감쇠기(103)를 포함한다. 레이저 광을 분광하기 위한 분광 수단으로서 비임 분광기(301)가 광 감쇠기(103)을 거쳐 투과된 레이저 광의 배출 방향으로 배치된다. 비임 분광기(301)는 레이저 광(H)을 두 개의 비임으로 분광하여, 분광된 제1 비임(h1)을 반사시키고 나머지 레이저 광(H')을 투과시킨다. 이 때, 반사된 제1 비임(h1)과 투과된 레이저 광(H')은 1:2의 비율로 서로 분광된다.
다른 비임 분광기(302)는 비임 분광기(301)의 투과 방향으로 배치된다. 비임 분광기(302) 상에 입사한 레이저 광(H')의 1/2은 제2 비임(h2)으로서 반사되고 나머지 1/2은 제3 비임(3)으로서 투과된다. 여기에서, 제2 비임(h2)과 제3 비임(h3)은 1:1의 비율로 서로 분광된다. 즉, 레이저 광 생성 수단(101)으로부터 생성된 레이저 광은 비임 분광기(301, 302)에 의해 1:1:1의 비율로 제1 비임(h1)과 제2 비임(h2)과 제3 비임(h3)으로 분광된다.
특히, 비임 분광기(302)는 제2 비임이 반사되어 평면 기준 상에서 120 °의 각도로 제1 비임(h1)과 교차함으로써 제1 비임(h1)과 제2 비임(h2)이 서로 겹쳐져서 간섭하게 되도록 하는 간섭 수단으로서도 사용된다.
비임 분광기(302)를 거쳐 투과된 제3 비임(h3)의 광학적 경로 상에서, 소정 시트(여기에서는 세 개의 시트)의 반사기(303 내지 305)가 배열된다. 반사기(303 내지 305)는 비임 분광기(302)를 거쳐 투과된 제3 비임(h3)이 평면 기준 상에서 한 번에 90°만큼 절곡됨으로써, 제3 비임(h3)이 제1 비임(h1) 및 제2 비임(h2)과 평면 기준 상에서 120 °의 각도로 교차하도록 반사되게 배열된다. 즉, 반사기(303내지 305)는 제1 비임(h1)과 제2 비임(h2)과 제3 비임(h3)이 서로 겹쳐져서 교차하도록 하는 간섭 수단으로서 사용된다.
레이저 광(h)의 광학적 경로가 도면의 평면 상에 놓인 평면 기준 상에서 120°의 각도로 교차하도록 제1 비임(h1)과 제2 비임(h2)과 제3 비임(h3)을 반사시키기 위해, 비임 분광기(301, 302)와 반사기(303 내지 305)는 도면의 평면에 수직하게 세워져서 후술하는 각도로 배열된다. 즉, 비임 분광기(301)는 그 법선이 레이저 광(H)의 입사 방향에 대해 75°로 유지되도록 배열된다. 비임 분광기(302)는 그 법선이 레이저 광(H')의 입사 방향에 대해 15°로 유지되도록 배열된다. 반사기(303 내지 305)는 제3 비임(H3)을 제3 비임의 입사 방향에 대해 한 번에 90°만큼 절곡시키도록 배열된다.
투과도-가변형 광 감쇠기(306)와 위상 이동 수단(307)은 상술한 바와 같이 배열된 비임 분광기(301, 302)와 반사기(305)의 입사 방향으로 각각 배치된다. 광 감쇠기(306)와 위상 이동 수단(307)은 제1 실시예에서의 것과 동일한 것이며, 특히 위상 이동 수단(307)은 양호하게는 비임(h1 내지 h3)의 위상을 전기-광학적으로 이동시키기 위한 것이다.
또한, 조향 거울(308)이 위상 이동 수단(307)을 거쳐 투과된 제1 비임(h1)과 제2 비임(h2)과 제3 비임(h3)의 광학적 경로 상에 각각 배치된다. 조향 거울(308)은 평면 기준 상에서 120°의 각도로 교차하도록 입사된 비임들(h1 내지 h3)을 동일 방향(예컨대, 도면의 깊이 방향)으로 굴절시킴으로써, 비임들(h1 내지 h3)이 기판에 대한 법선에 대해 약 3.5°의 입사각(수직 입사각)으로 굴절 방향으로 배치된스테이지 상의 (도시 안된) 기판으로 입사해서 기판 상에서 서로 겹쳐지도록 배열된다.
이로써, 스테이지 상에 장착된 기판의 표면은 제1 비임(h1)과 제2 비임(h2)과 제3 비임(h3)의 겹침과 간섭에 의해 형성된 주기적 광 패턴으로 조사된다. 이들 비임(h1 내지 h3)의 이와 같은 겹침과 간섭으로 인해 도7에 도시된 바와 같은 주기적 광 패턴이 생성된다. 이 광 패턴은, 예컨대 저널 오브 어플라이드 피직스, 제82편(1997), 제1497면 내지 제1499면에 보고된 바와 같이, 수직 입사각에 따른 직경을 갖는 원형의 높은 광 강도 스폿(401-1)이 조사 평면에 규칙적으로 배열된 광 강도 프로파일을 갖는다.
또한, 도6에 도시된 바와 같이, 조향 거울(308)을 거쳐 투과된 비임(h1 내지 h3)의 광학적 경로 상에 오리피스(격막, 309)가 배치되어서, 오리피스를 거쳐 투과된 비임(h1 내지 h3)이 상술한 소정의 각도를 유지하면서 기판 상에서 서로 교차한다.
오리피스(309)는 기판의 표면 상에 레이저 광의 조사 영역을 형성하도록 마련된다. 여기에서, 기판 상의 광 스폿은 0.5 ㎜×0.5 ㎜가 되도록 형성된다. 이들 조사 광학 시스템에서의 손실로 인해, 기판 상의 평균 광 강도는 약 160 mJ/㎠이다.
기판 장착을 위한 스테이지(도시 안됨)는 오리피스(309) 하부에 근접 배치되며, 제1 실시예의 레이저 조사 장치와 동일한 스테핑 모터 구동식 xy 가동 스테이지이다.
상술한 바와 같은 구성의 레이저 조사 장치에서, 비임(h1 내지 h3)의 광학적 경로 내로 삽입된 광 감쇠기(306)의 투과도가 조절됨으로써, 스테이지 상에 위치된 기판의 표면 상으로 방사된 광 패턴의 광 강도 프로파일은 원형의 명 부분과 다른 암 부분 사이의 콘트라스트비가 최대가 되도록 조절되며, 그 비율은 약 8:1이 될 수 있다. 이런 콘트라스트는 기판의 표면 상에 형성된 비정질 실리콘 박막의 광 패턴에 따라 용융 패턴을 생성하기에 충분하다.
광 패턴의 이동은 각각의 위상 이동 수단(307) 상에 DC 전압을 인가함으로써 달성될 수 있다. 또한, 스테핑 모터 구동식 xy 가동 스테이지에 의해, 스테이지 상에 장착된 기판은 광 패턴의 조사 위치에 대해 기계적으로 이동될 수 있다.
상술한 구성의 레이저 조사 장치에서도, 위상 이동 수단(307)은 제1 실시예의 레이저 조사 장치에서와 같이, 전기-광학적으로 위상을 이동시키기 위한 것이어서, 위상을 고주파수로 이동시킬 수 있다. 즉, 광 패턴의 광학적 이동을 고주파수로 수행할 수 있다. 또한, 다른 효과도 제1 실시예에서와 동일한 방식으로 얻어질 수 있다.
반도체 박막 처리 방법
도6을 참조로 설명된 레이저 조사 장치를 이용해서 비정질 실리콘 박막을 결정화하기 위한 처리 방법이 제1 실시예에 따른 처리 방법에서 설명된 바와 동일한 과정에 따라 수행될 수 있다. 이 때, 동일 조사 영역에서의 광 패턴의 광학적 이동(1차 주사)이 제1 실시예에서는 간섭 프린지의 배열 방향으로 일 방향인 반면, 본 레이저 조사 장치를 사용하는 경우에는 양호하게는 적어도 두 방향으로 이동한다.
구체적으로, 네 숏(401-1 내지 401-4)의 조사가 조사 영역에서 x 방향으로 1.0 ㎛ 단계만큼 이동(1차 주사)시키고 그 후 y 방향으로의 1.0 ㎛ 단계만큼 이동에 의해 수행되고, 이 위치에서, 네 숏(402-1 내지 402-4)의 조사가 x 방향으로 1.0 ㎛ 단계만큼 이동(1차 주사)시킴으로써 수행되며, 따라서 x 방향(또는 -x 방향)으로의 1차 주사와 y 방향으로의 1차 주사가 반복되어서 전부 16 숏의 주사가 조사 평면에서 수행된다. 도7은 1차 주사에 의해 수행된 조사 방법을 도시한 평면도로서, 제1 숏(401-1)만이 6개의 스폿에 의해 도시된 반면 제2 내지 제7 숏는 단지 하나의 스폿에 의해 각각 도시되었다. 이로써, 0.5 ㎜×0.5 ㎜의 조사 영역에서 비정질 실리콘은 약 0.02 초 내에서 균일하게 다결정화된다.
다음으로, 비정질 실리콘 박막이 마려된 기판이 스테핑 모터 구동식 xy 가동 스테이지에 의해 0.5 ㎜만큼 기계적으로 이동되며, 인접 영역의 다결정화가 수행된다. 이 때, 마찬가지로 광 패턴의 광학적 이동(1차 주사)과 기판의 기계적 이동(2차 이동)에 의해 수행된 레이저를 사용한 주사가 반복되어서, 기판의 전체 영역에 걸쳐 비정질 실리콘을 다결정 실리콘으로 결정화한다.
상술한 제3 실시예의 처리 방법에서, 광 패턴의 조사 부분(명 부분)은 원형이어서, 다결정 실리콘의 결정립계는 조사 평면의 모든 방향으로 사실상 균일화된다. 이로써, 후술하는 바와 같이, 예컨대 박막 트랜지스터가 상술한 처리에 의해 얻어진 다결정 실리콘 박막의 사용에 의해 제조될 때, 박막 트랜지스터의 제조 방향에 의존하는 특성 분산을 억제할 수 있다. 즉, 결정립계가 단지 일 방향으로만배향되면, 결정립계 흠결의 영향이 작아지고, 박막 트랜지스터의 채널을 통해 흐르는 전류 방향이 결정립계에 수직한 경우보다는 다결정 실리콘의 결정립계에 평행한 경우 박막 트랜지스터의 특성이 더 높게 되는 특성 이방성이 발생한다. 한편, 다결정 실리콘의 결정립계가 모든 방향으로 배향되면, 이방성은 제거될 수 있다. 결국, 후술하는 바와 같이, 박막 트랜지스터가 액정 디스플레이 패널 또는 EL 디스플레이 패널의 구동 회로에 적용될 때, 채널의 방향이 자유롭게 놓이는 효과를 얻을 수 있다.
<박막 트랜지스터 제조 방법 1>
이하에서는 상술한 반도체 박막 처리 방법을 적용한 박막 트랜지스터 제조 방법의 제1 예에 대해 설명하기로 한다. 여기에서는, 제1 예로서, 바닥 게이트형 박막 트랜지스터 제조 방법에 대해 도8a 및 도8b를 참조하여 설명하기로 한다. 비록 도면에서는 N 채널형 박막 트랜지스터 제조 방법이 도시되었지만, 본 방법은 단지 불순물 종류(도펀트 종류)를 바꿈으로써 P 채널형 박막 트랜지스터에도 동일한 방식으로 적용될 수 있다.
우선, 도8a에 도시된 바와 같이, Al, Ta, Mo, W, Cr, Cu 또는 이들 원소의 합금 층이 유리 등으로 형성된 절연 기판(600) 상에 30 내지 300 ㎚의 두께로 형성되며, 패터닝(patterning)이 수행되어 게이트 전극(601)을 형성한다.
다음으로, 도8b에 도시된 바와 같이, 게이트 절연막(602)이 게이트 전극(601)을 피복한 상태로 절연 기판(600) 상에 형성되며, 또한 비정질 실리콘 박막(603)이 게이트 절연막(602) 상에 형성된다. 게이트 절연막(602)은 예컨대 하부층으로서 게이트 질화물 막(SiNx)과 상부층으로서 게이트 산화물 막(SiO2)으로 구성된 2층 구조를 갖는다.
각각의 이들 막을 형성하는 것은 계속해서 진공 막 형성 챔버 내에 진공 조건을 유지하면서 제1 실시예의 반도체 막 처리 방법에서 설명된 방법에 의해 수행된다. 예컨대, 플라즈마 CVD 방법에 의해, 게이트 질화물 막이 50 ㎚의 두께로 형성되고, 그 후 게이트 산화물 막이 약 100 내지 200 ㎚의 두께로 형성되어 게이트 절연막(602)을 형성하고, 뒤이어 계속해서 비정질 실리콘 박막(603)이 약 30 내지 80 ㎚의 두께로 형성된다. 이들 막을 형성하는 것이 플라즈마 CVD 방법에 의해 수행되면, 막 형성 후에는 질소 대기에서 약 1시간 동안 400 내지 450 ℃의 온도로 열처리가 수행되어서 비정질 실리콘 박막(603)에 포함된 수소를 배출한다. 즉, 소위 탈수소 어닐링이 수행된다.
비정질 실리콘 박막(603)이 상술한 방식으로 게이트 절연막(602) 상에 형성된 후, 상술한 박막 반도체 기판 처리 방법이 비정질 실리콘 박막(603)에 적용된다. 즉, 비정질 실리콘 박막(603)이 분광된 레이저 비임(h1, h2)의 간섭에 의해 생성된 광 패턴(Hp)으로 조사됨으로써, 비정질 실리콘 박막(603)이 결정화되어 다결정 실리콘 박막(603a)을 형성한다.
다음으로, 도9a에 도시된 바와 같이, 박막 트랜지스터의 문턱 전압(Vth) 제어를 위해 필요한 다결정 실리콘 박막(603a)에 Vth이온 이식이 적용된다. 예컨대, 여기에서는, B+이온(609)이 10 KeV의 가속 에너지와 약 5×1011내지 4×1012/㎠의함량 조건 하에서 주입된다.
다음으로, 이전 단계에서 결정화에 의해 형성된 다결정 실리콘 박막(603a) 상에는, 절연 스토퍼 막(605)이 게이트 전극(601)과 정합된 상태로 형성된다. 이 경우, 우선, SiO2막이 플라즈마 CVD 방법에 의해 약 100 내지 300 ㎚의 두께로 형성된다. 여기에서, 예컨대 실란 가스(SiH4)와 산소(O2)는 플라즈마로 분해되어 SiO2막을 형성한다. 다음으로, SiO2막은 소정 형상으로 패터닝되어서 스토퍼 막(605)을 형성한다. 이 경우, 스토퍼 막(605)은 이면 노출 기술에 의해 게이트 전극(601)과 자기 정합을 이루도록 패터닝된다. 스토퍼 막(605) 하부의 다결정 실리콘 박막(603a)의 부분은 채널 영역(611)으로서 보호된다. 상술한 바와 같이, B+이온(609)은 Vth이온 이식에 의해 비교적 낮은 함량으로 채널 영역(611) 내로 미리 주입된다.
다음으로, 마스크로서 스토퍼 막(605)을 사용하여 다결정 실리콘 박막(603a) 내로 불순물(예컨대, P+이온)을 주입하기 위한 이온 도핑이 수행되어서, LDD 영역(612)을 형성한다. 이 때, 함량은, 예컨대 약 5×1012내지 1×1013/㎠이고, 가속 전압은, 예컨대 10 KeV이다. 또한, 포토리지스트(도시 안됨)가 양 측면 상의 스토퍼 막(605)과 LDD 영역(612)을 피복하도록 패터닝되어 형성되며, 그 후 마스크로서 포토리지스트를 사용해서, 불순물(예컨대, P+이온)이 고농도로 다결정 실리콘박막(603a) 내로 주입되어 소스 및 드레인 영역(613)을 형성한다. 불순물의 주입은 예컨대 이온 도핑(이온 샤워)에 의해 수행될 수 있다. 이 기술은 질량 분리(mass separation)를 하지 않고 전기장 가속에 의해 불순물을 주입하는 것으로, 이로써 불순물은 약 1×1015/㎠의 함량으로 주입되어서 소스 및 드레인 영역(613)을 형성한다. 가속 전압은 예컨대 10 KeV이다.
도면에는 도시되지 않았지만, P 채널형 박막 트랜지스터가 CMOS 회로를 구성하도록 동일한 절연 기판(600) 상에 제조되는 경우, N 채널형 박막 트랜지스터의 영역이 포토리지스터로 피복되고, 그 후 불순물은 P+이온에서 B+이온으로 변화되고, 이온 도핑이 약 1×1015/㎠의 함량으로 주입된다. 이 경우, 불순물은 질량 분리식 이온 이식 장치를 사용하여 주입될 수 있다.
상기 단계후, 다결정 실리콘 박막(603a)으로 주입된 불순물의 활성화가 UV 램프를 사용해서 RTA(급열 어닐링)에 의해 수행된다. 이 경우, 엑시머 레이저를 사용하는 레이저 활성화 어닐링이 필요에 따라 수행될 수 있다. 그 후, 다결정 실리콘 박막(603a)의 불필요한 부분과 게이트 절연막(602)은 박막 트랜지스터(615)를 형성하고 디바이스 영역 기준 상의 박막 트랜지스터(615)를 분리하도록 동시에 패터닝된다.
그 후, 도9b에 도시된 바와 같이, 약 100 내지 200 ㎚ 두께의 SiO2막과 약 200 내지 400 ㎚ 두께의 SiNx막이 절연 기판(600) 상의 박막 트랜지스터(615)를 피복한 상태에서 플라스마 CVD에 의해 연속적으로 형성되어서 층간 유전막(617)을 형성한다. 이 단계에서, 소위 수소화 어닐링이 수행된다. 즉, 층간 유전막(617)에 포함된 수소 원자를 다결정 실리콘 박막(603a) 내로 확산시키기 위해 350 내지 400 ℃ 온도에서의 열처리가 질소 가스, 형성 가스 또는 진공에서 수행되었다. 그 후, 접촉 구멍이 층간 유전막(617) 내에 개구되고, Mo, Al 등의 막이 100 ㎚ 내지 1 ㎛의 두께로 스퍼터링되고, 이어서 소스 및 드레인 영역(613)에 접속된 배선 전극(618)을 형성하기 위해 스퍼터링된 막을 소정 형상으로 패터닝시킨다. 또한, 감광 아크릴 수지 등으로 형성된 플래너라이징 층(620)이 약 1 내지 3 ㎛의 두께로 도포되며, 포토리소그라피가 수행되어 소스 및 드레인 영역(613)에 도달하는 접촉 구멍을 개구시킨다. 그 후, 인듐 주석 산화물(In2O3+ SnO2: 이하 ITO) 등으로 형성된 투명 도전막 또는 Ag, Al 등으로 형성된 반사 전극막이 플래너라이징 층(620) 상에 스퍼터링되고 소정 형상으로 패터닝되어 소스 및 드레인 영역(613)에 접속된 픽셀 전극(621)을 형성한다.
상술한 방식으로 제조된 다결정 실리콘 박막 트랜지스터(615)에서, 이동도는 N 채널형의 경우 250 내지 340 ㎠/Vs이고 P 채널형의 경우 120 내지 180 ㎠/Vs이며, 이는 종래 기술의 이동도보다 적어도 2 내지 3배 높은 것이다. 따라서, 이동도가 크게 개선된다.
<박막 트랜지스터 제조 방법 2>
이하에서는 상술한 반도체 박막 처리 방법을 적용한 박막 트랜지스터 제조방법의 제2 예에 대해 설명하기로 한다. 여기에서는, 제2 예로서, 상부 게이트형 박막 트랜지스터 제조 방법에 대해 도10a 및 도10b를 참조하여 설명하기로 한다. 비록 도면에서는 N 채널형 박막 트랜지스터 제조 방법이 도시되었지만, 본 방법은 단지 불순물 종류(도펀트 종류)를 바꿈으로써 P 채널형 박막 트랜지스터에도 동일한 방식으로 적용될 수 있다.
우선, 도10a에 도시된 바와 같이, 버퍼 층(801)이 될 2층 구조를 갖는 접지막이 플라즈마 CVD 방법에 의해 절연 기판(800) 상에 연속적으로 형성된다. 제1 층 접지막은 SiNx으로 형성되고 100 내지 200 ㎚의 두께를 갖는다. 제2 층 접지막은 SiO2으로 형성되고 100 내지 200 ㎚의 두께를 갖는다. 비정질 실리콘 박막(802)이 플라즈마 CVD 방법이나 LP-CVD 방법에 의해 약 30 내지 80 ㎚의 두께로 버퍼 층(801) 상에 형성된다. 플라즈마 CVD 방법이 비정질 실리콘 박막(802)을 형성하기 위해 사용되는 경우, 막에서의 수소량을 저감시키기 위해 400 내지 450 ℃의 질소 대기에서 어닐링이 약 1 시간동안 수행된다. 여기에서, 필요한 경우에는, B+이온을 예컨대 약 5×1011내지 4×1012/㎠의 함량으로 비정질 실리콘 박막(802) 내로 주입하기 위해 상술한 바와 같은 Vth이온 이식이 수행된다. 이 경우, 가속 에너지는 약 10 KeV이다.
다음으로, 상술한 박막 반도체 기판 처리 방법(예컨대, 제1 실시예의 처리 방법)이 비정질 실리콘 박막(802)에 적용된다. 즉, 비정질 실리콘 박막(802)을 결정화하여 다결정 실리콘 박막(802a)을 형성하기 위해, 비정질 실리콘 박막(802)은 분광 레이저 비임(h1, h2)의 간섭에 의해 생성된 광 패턴(Hp)으로 조사된다.
다음으로, 도10b에 도시된 바와 같이, 다결정 실리콘 박막(802a)은 섬 형상으로 패터닝된다. 패터닝된 다결정 실리콘 박막(802a) 상에는 SiO2막이 플라즈마 CVD 방법, 정압 CVD 방법, 저압 CVD 방법, ECR-CVD 방법, 스퍼터링 방법 등에 의해 10 내지 400 ㎚ 두께로 성장하여 게이트 절연막(803)을 형성한다.
다음으로, Al, Ti, Mo, W, Ta, 도핑된 다결정 실리콘 등의 막 또는 이들 원소의 합금 막이 게이트 절연막(803) 상에 100 내지 800 ㎚의 두께로 형성되며, 소정 형상으로 패터닝되어 게이트 전극(804)을 형성한다. 게이트 전극(804) 아래의 다결정 실리콘 박막(802a)의 부분은 채널 영역(811)으로서 보호된다. 상술한 바와 같이, B+이온은 Vth이온 이식에 의해 비교적 낮은 함량으로 채널 영역(811) 내로 미리 주입된다.
다음으로, P+이온이 질량 분리를 사용하는 이온 주입 방법에 의해 다결정 실리콘 박막(802a) 내로 주입되어서 LDD 영역(812)을 제공한다. 이온 주입은 마스크로서 게이트 전극(804)을 사용하여 다결정 실리콘 박막(802a)의 전체 표면에 걸쳐 수행된다. 함량은 6×1012내지 5×1013/㎠이다. 가속 전압은, 예컨대 90 KeV이다. 그 후, 리지스트 패턴이 게이트 전극(804)과 그 주변부를 피복하기 위해 형성되며, P+이온은 질량 비분리식 이온 샤워 도핑법에 의해 고농도로 주입되어서 소스및 드레인 영역(813)을 형성한다. 이 경우, 함량은, 예컨대 1×1015/㎠이고, 가속 전압은, 예컨대 90 KeV이다. 도핑 가스로서, 수소-희석 20% PH3가스가 사용된다.
도면에 도시되지는 않았지만, P 채널형 박막 트랜지스터가 CMOS 회로를 구성하도록 동일 절연 기판(800) 상에 제조되는 경우, N 채널형 박막 트랜지스터의 영역은 포토리지스터로 피복되고, 그 후 도핑 가스는 5 내지 20 % B2H2/H2가스로 변경되어, 이온 주입이 약 1×1015/㎠ 내지 3×1015/㎠ 의 함량 및 예컨대 90 KeV의 가속 전압 조건 하에서 수행된다. 소스 및 드레인 영역(813)의 형성은 질량 분리식 이온 주입 장치를 사용하여 수행될 수 있다.
그 후, 다결정 실리콘 박막(802a)으로 주입된 도펀트의 활성화 처리가 수행된다. 활성화 처리는 바닥식 박막 트랜지스터를 제조하는 경우와 동일한 방식으로 UV 램프를 사용하는 RTA(급열 어닐링)를 사용하여 수행될 수 있다. 그 후, 게이트 절연막(803)과 버퍼층(801)의 불필요한 부분이 동시 패터닝되어 디바이스 영역 기준 상의 박막 트랜지스터(815)를 분리시킨다.
그 후, 도11에 도시된 바와 같이, 약 100 내지 200 ㎚ 두께의 SiO2막과 약 200 내지 400 ㎚ 두께의 SiNx막이 절연 기판(600) 상에 박막 트랜지스터(615)를 피복한 상태에서 플라스마 CVD에 의해 연속적으로 형성되어서 층간 유전막(817)을 형성했다. 이 단계에서, 소위 수소화 어닐링이 수행되었다. 즉, 층간 유전막(817)에 포함된 수소 원자를 다결정 실리콘 박막(603a) 내로 확산시키기 위해 350 내지400 ℃ 온도와 질소 가스, 형성 가스 또는 진공에서 열처리가 수행되었다. 그 후, 접촉 구멍이 층간 유전막(817)과 게이트 절연막(803) 내에 개구되고, Al-Si 등이 스퍼터링되고, 다음으로 스퍼터링된 막을 소정 형상으로 패터닝시켜서 소스 및 드레인 영역(813)에 접속된 배선 전극(818)을 형성한다. 또한, 감광 아크릴 수지 등으로 형성된 플래너라이징 층(820)이 약 1 내지 3 ㎛의 두께로 도포되며, 그 후 포토리소그라피가 수행되어 소스 및 드레인 영역(813)에 도달하는 접촉 구멍을 개구시킨다. ITO 등으로 형성된 투명 도전막 또는 Ag, Al 등으로 형성된 반사 전극막이 플래너라이징 층(620) 상에 스퍼터링되고 소정 형상으로 패터닝되어 소스 및 드레인 영역(613)에 접속된 픽셀 전극(621)을 형성한다.
상술한 방식으로 제조된 다결정 실리콘 박막 트랜지스터(815)에서, 이동도는 N 채널형의 경우 310 내지 420 ㎠/Vs이고 P 채널형의 경우 150 내지 210 ㎠/Vs이며, 이는 종래 기술의 이동도보다 높은 것이다.
<디스플레이 시스템>
도12는 상술한 바와 같이 제조된 바닥 게이트형 박막 트랜지스터 또는 상부 게이트형 박막 트랜지스터를 사용하여 제조된 활성 매트릭스 반사식 액정 디스플레이 패널(디스플레이 시스템)의 디스플레이 부분(픽셀 부분)의 단면 구조도이다.
도면에 도시된 디스플레이 시스템은 한 쌍의 절연 기판(901)이 그 사이에 2 내지 5 ㎛의 이격자(903)를 두고 그 사이에 전기-광학적 물질(904)을 보유한 상태로 서로 적층된 패널 구조를 갖는다. 전기-광학적 물질(904)로서는 토션 네마틱(TN)형 액정 재료가 널리 사용된다.
하부측(전기-광학적 물질(904)측) 상의 절연 기판(901) 상에는, 박막 트랜지스터(905)와, 대략 1 내지 2 ㎛의 거칠기를 갖는 수지층으로 구성된 광 스캐터링 층(906)과, 100 내지 300 ㎚의 두께를 갖는 은 박막으로 구성되고 각각 박막 트랜지스터(905)에 접속된 픽셀 전극(907)과, 50 내지 150 ㎚의 두께를 갖는 폴리이미드 배향 막(908)이 순서대로 적층된 적층 구조물이 마련된다. 특히, 박막 트랜지스터(905)는 상술한 방법에 의해 얻어진 바닥 게이트형 박막 트랜지스터 또는 상부 게이트형 박막 트랜지스터이다.
한편, 상부측(전기-광학적 물질(904)측) 상의 절연 기판(902) 상에는, 포토리소그라피와 습식 에칭에 의해 스퍼터링된 크롬 박막을 패터닝함으로써 형성된 픽셀간 광 차폐용 블랙 매트릭스(909)와, 블랙 매트릭스(909)의 간극에 마련된 레드, 그린 및 블루 컬러 필터 패턴(910)과, 이들을 피복하고 있는 1 내지 3 ㎛의 두께를 갖는 오버코트 층(911)과, 100 내지 200 ㎚의 두께를 갖는 ITO 공통 전극과, 50 내지 150 ㎚의 두께를 갖는 폴리이미드 배향 막(913)이 순서대로 적층된 적층 구조물이 마련된다.
상술한 구성의 디스플레이 시스템에서, 픽셀 전극(907)용 절환 디바이스로 기능하는 박막 트랜지스터(905)가 본 발명에 따라 제조되며, 이동도 및 특성 균일도는 종래 기술에서 보다 높다. 결국, 디스플레이의 균일도도 개선되고, 박막 트랜지스터가 종래 다결정 공정에 의해 제조되는 경우 발생하는 1/2 톤의 디스플레이 스폿 및 발광 스폿의 생성을 방지할 수 있다는 장점이 얻어진다.
본 발명은 상술한 양호한 실시예에만 국한되지 않는다. 본 발명의 범위는첨부된 특허청구범위에 의해 한정되며 따라서 특허청구범위와 균등 범위 내에 속하는 모든 변경 및 개조는 본 발명에 포함된다.
본 발명에 따르면 레이저 광의 간섭 작용에 의해 형성된 광 패턴을 고주파수로 이동할 수 있고 이로써 레이저 광을 사용한 처리 속도의 증가를 모색할 수 있는 레이저 조사 장치와, 레이저 조사 장치를 사용하여 입경이 아주 균일한 큰 입경 다결정 실리콘을 얻기 위한 처리를 고속으로 수행할 수 있는 반도체 박막 처리 방법을 제공할 수 있다.

Claims (10)

  1. 레이저 광 생성 수단과,
    상기 레이저 광 생성 수단으로부터 생성된 레이저 광을 복수개의 비임으로 분광하기 위한 분광 수단과,
    상기 분광 수단에 의해 분광된 상기 복수개의 비임을 서로 간섭시켜서 주기적 광 패턴을 형성시키기 위한 광 간섭 수단과,
    상기 분광 수단에 의해 분광된 상기 복수개의 비임 중 적어도 하나의 위상을 전기-광학적으로 이동시키기 위한 위상 이동 수단을 포함하는 것을 특징으로 하는 레이저 조사 장치.
  2. 제1항에 있어서, 상기 레이저 광 생성 수단은 레이저 다이오드 여기에 기초한 펄스 진동 레이저인 것을 특징으로 하는 레이저 조사 장치.
  3. 반도체 박막을 부분적으로 용융시키기 위해 레이저 광으로부터 분광된 복수개의 비임의 간섭에 의해 생성된 주기적 광 패턴으로 반도체 박막을 조사하는 단계와, 그 후 상기 주기 내에서 상기 광 패턴의 배열 방향으로 상기 광 패턴을 이동시키는 단계를 포함하며,
    상기 광 패턴의 이동은 상기 비임들 중 적어도 하나의 위상을 전기-광학적으로 이동시킴으로써 수행되는 것을 특징으로 하는 반도체 박막 처리 방법.
  4. 제3항에 있어서, 상기 레이저 광은 레이저 다이오드 여기에 의해 펄스 진동된 레이저 광인 것을 특징으로 하는 반도체 박막 처리 방법.
  5. 제1항에 있어서, 레이저 광원은 엑시머 레이저이고, 상기 레이저 광의 파장은 150 내지 450 ㎚의 범위 내인 것을 특징으로 하는 레이저 조사 장치.
  6. 제1항에 있어서, 광 간섭 주기는 0.5 내지 20 ㎛의 범위 내인 것을 특징으로 하는 레이저 조사 장치.
  7. 제1항에 있어서, 1회의 용융에서 용융 폭 또는 용융 직경은 0.5 내지 20 ㎛의 범위 내인 것을 특징으로 하는 레이저 조사 장치.
  8. 제3항에 있어서, 레이저 광원은 엑시머 레이저이고, 상기 레이저 광의 파장은 150 내지 450 ㎚의 범위 내인 것을 특징으로 하는 반도체 박막 처리 방법.
  9. 제3항에 있어서, 광 간섭 주기는 0.5 내지 20 ㎛의 범위 내인 것을 특징으로 하는 반도체 박막 처리 방법.
  10. 제3항에 있어서, 1회의 용융에서 용융 폭 또는 용융 직경은 0.5 내지 20 ㎛의 범위 내인 것을 특징으로 하는 반도체 박막 처리 방법.
KR1020020055559A 2001-09-14 2002-09-13 레이저 조사 장치 및 반도체 박막 처리 방법 KR100942330B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001279165 2001-09-14
JPJP-P-2001-00279165 2001-09-14

Publications (2)

Publication Number Publication Date
KR20030023559A true KR20030023559A (ko) 2003-03-19
KR100942330B1 KR100942330B1 (ko) 2010-02-12

Family

ID=19103411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020055559A KR100942330B1 (ko) 2001-09-14 2002-09-13 레이저 조사 장치 및 반도체 박막 처리 방법

Country Status (4)

Country Link
US (1) US6741621B2 (ko)
KR (1) KR100942330B1 (ko)
SG (1) SG125072A1 (ko)
TW (1) TW582062B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731729B1 (ko) * 2004-09-23 2007-06-22 삼성에스디아이 주식회사 유기 전계 발광 소자의 제조 방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JPWO2003043070A1 (ja) * 2001-11-12 2005-03-10 ソニー株式会社 レーザアニール装置及び薄膜トランジスタの製造方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
TWI378307B (en) * 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
JP4054330B2 (ja) * 2002-09-27 2008-02-27 キヤノンマシナリー株式会社 周期構造作成方法および表面処理方法
TW564513B (en) * 2002-10-21 2003-12-01 Au Optronics Corp Testing apparatus for polysilicon thin film crystal quality, test and control method thereof
TW575926B (en) * 2002-11-28 2004-02-11 Au Optronics Corp Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
US7341928B2 (en) * 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100587368B1 (ko) * 2003-06-30 2006-06-08 엘지.필립스 엘시디 주식회사 Ｓｌｓ 결정화 장치
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP2005144487A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp レーザ加工装置及びレーザ加工方法
US7309900B2 (en) * 2004-03-23 2007-12-18 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor formed on insulating substrate
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
TWI260702B (en) * 2004-12-10 2006-08-21 Au Optronics Corp Method of selective laser crystallization and display panel fabricated by using the same
JP2006237270A (ja) * 2005-02-24 2006-09-07 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP2009505432A (ja) * 2005-08-16 2009-02-05 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のハイ・スループット結晶化
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
EP2248155A4 (en) * 2008-02-29 2011-10-05 Univ Columbia FLASH LIGHT-RECOGNIZED FOR THIN FILMS
US20110175099A1 (en) * 2008-02-29 2011-07-21 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8294887B1 (en) * 2009-07-22 2012-10-23 Kla-Tencor Corporation Fast laser power control with improved reliability for surface inspection
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
KR101073555B1 (ko) * 2009-11-23 2011-10-17 삼성모바일디스플레이주식회사 레이저 조사 장치, 이의 조사 방법 및 이를 이용한 비정질 실리콘 막의 결정화 방법
TW201304147A (zh) 2011-07-13 2013-01-16 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
WO2013031198A1 (ja) 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
TWI453086B (zh) * 2011-12-02 2014-09-21 Ind Tech Res Inst 應用雷射光束之退火及即時監控之方法及系統
TWI499146B (zh) 2012-12-17 2015-09-01 Ind Tech Res Inst 光束產生裝置
CN106935491B (zh) * 2015-12-30 2021-10-12 上海微电子装备（集团）股份有限公司 一种激光退火装置及其退火方法
WO2017120584A1 (en) * 2016-01-08 2017-07-13 The Trustees Of Columbia University In The City Of New York Methods and systems for spot beam crystallization
CN106783536B (zh) 2016-11-29 2021-11-30 京东方科技集团股份有限公司 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法
DE102018105254B4 (de) 2018-03-07 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur Bearbeitung mittels interferierender Laserstrahlung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1463983A (en) * 1973-11-13 1977-02-09 Nat Res Dev Laser doppler velocimeter
JPH0781958B2 (ja) * 1989-06-23 1995-09-06 三菱電機株式会社 微細粒子測定装置
US5388173A (en) * 1993-12-20 1995-02-07 United Technologies Corporation Method and apparatus for forming aperiodic gratings in optical fibers
US5832009A (en) * 1995-08-18 1998-11-03 Sony Corporation Laser light emitting device, laser beacon device and laser imager display device
US6525821B1 (en) * 1997-06-11 2003-02-25 Ut-Battelle, L.L.C. Acquisition and replay systems for direct-to-digital holography and holovision
US6075600A (en) * 1998-03-23 2000-06-13 Kabushiki Kaisha Topcon Signal formation apparatus for use in interference measurement
AUPP381698A0 (en) * 1998-05-29 1998-06-25 University Of Sydney, The Electro-, magneto- or acousto- optically controlled UV writing set up for bragg grating fabrication
JP2000077333A (ja) * 1998-09-03 2000-03-14 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
US6344898B1 (en) * 1998-09-14 2002-02-05 Nikon Corporation Interferometric apparatus and methods for measuring surface topography of a test surface
JP3185771B2 (ja) * 1998-11-12 2001-07-11 日本電気株式会社 半導体処理方法及び半導体処理装置
US6271924B1 (en) * 1998-12-29 2001-08-07 Bryan Kok Ann Ngoi Noncontact acoustic optic scanning laser vibrometer for determining the difference between an object and a reference surface
US6441356B1 (en) * 2000-07-28 2002-08-27 Optical Biopsy Technologies Fiber-coupled, high-speed, angled-dual-axis optical coherence scanning microscopes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731729B1 (ko) * 2004-09-23 2007-06-22 삼성에스디아이 주식회사 유기 전계 발광 소자의 제조 방법
US8617329B2 (en) 2004-09-23 2013-12-31 Samsung Display Co., Ltd. Method of fabricating organic light emitting display

Also Published As

Publication number Publication date
TW582062B (en) 2004-04-01
SG125072A1 (en) 2006-09-29
US6741621B2 (en) 2004-05-25
US20030057418A1 (en) 2003-03-27
KR100942330B1 (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
KR100942330B1 (ko) 레이저 조사 장치 및 반도체 박막 처리 방법
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
JP4567984B2 (ja) 平面表示装置の製造装置
US7569439B2 (en) Thin film semiconductor device, production process and information displays
US8853590B2 (en) Device for irradiating a laser beam
KR20000011669A (ko) 빔균질기,레이저조사장치,레이저조사방법,및반도체장치제작방법
KR100492152B1 (ko) 실리콘 결정화방법
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
US20040134417A1 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP4296762B2 (ja) レーザ照射装置および半導体薄膜の処理方法
US7205184B2 (en) Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display
KR100608102B1 (ko) 결정화 장치 및 결정화 방법
JPH09237767A (ja) 半導体装置の製造方法
KR100992143B1 (ko) 규소 결정화 시스템 및 규소 결정화 방법
KR101012787B1 (ko) 레이저빔 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
JP4730514B2 (ja) レーザ処理方法およびレーザ照射装置
KR20050121548A (ko) 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 기판의제조방법
KR20050052764A (ko) 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법
KR20060086169A (ko) 레이저용 강도조절 마스크, 이를 포함하는 레이저 장치 및이를 이용한 박막트랜지스터의 제조방법
KR20060086168A (ko) 폴리 실리콘 제조용 마스크 및 이를 이용한박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee