KR20030017885A - 반도체 메모리의 리페어 장치 및 방법 - Google Patents

반도체 메모리의 리페어 장치 및 방법 Download PDF

Info

Publication number
KR20030017885A
KR20030017885A KR1020010050969A KR20010050969A KR20030017885A KR 20030017885 A KR20030017885 A KR 20030017885A KR 1020010050969 A KR1020010050969 A KR 1020010050969A KR 20010050969 A KR20010050969 A KR 20010050969A KR 20030017885 A KR20030017885 A KR 20030017885A
Authority
KR
South Korea
Prior art keywords
redundant
memory
cell
cells
row
Prior art date
Application number
KR1020010050969A
Other languages
English (en)
Inventor
라경만
Original Assignee
플래시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플래시스 주식회사 filed Critical 플래시스 주식회사
Priority to KR1020010050969A priority Critical patent/KR20030017885A/ko
Publication of KR20030017885A publication Critical patent/KR20030017885A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 불량이 발생한 메모리 셀을 리던던트 메모리의 셀로 치환하는 셀 단위 치환을 가능하게 하여 리던던트 치환 효율을 극대화하기 위한 반도체 메모리의 리페어 장치 및 방법에 관한 것으로, 이와 같은 목적을 달성하기 위한 반도체 메모리의 리페어 장치는 칼럼 라인들과 로우 라인들이 매트릭스 형태로 배열되어 복수개의 메모리 셀들을 갖는 메인 메모리 영역, 상기 메인 메모리 영역과 칼럼 라인 또는 로우 라인을 공유하는 복수개의 리던던트 메모리 셀들을 갖는 리던던트 메모리 영역을 가지며, 상기 메인 메모리 영역의 불량 셀 주소와 불량 셀을 치환하는 리던던트 셀의 주소를 가지며 메인 메모리 영역에 접근하기 위한 입력 주소를 받아서 불량 셀을 치환하기 위한 리던던트 셀의 주소를 출력하는 정보영역 블록과, 상기 정보영역 블록의 출력을 받아 따라서 메인 메모리 영역의 불량 셀의 데이터 대신에 불량 셀을 치환하는 리던던트 셀의 데이터를 출력하는 리던던트 제어 블록을 포함한다.

Description

반도체 메모리의 리페어 장치 및 방법{Equipment and Method for Repair of Semiconductor Memory}
본 발명은 반도체 메모리에 관한 것으로 특히, 셀 단위 치환을 가능하게 하여 리페어(Repair) 동작의 효율을 향상시키기 위한 반도체 메모리의 리페어 장치 및 방법에 관한 것이다.
현재, 반도체 메모리의 제조공정 과정에서 발생되는 이물질 및 공정 마진(Margin) 감소 등의 문제로 인하여 불량 메모리 셀들이 발생되게 되며 이로 인해 생산 수율이 저하되고 있는 실정이다.
이러한 문제를 해결하기 위하여 메모리 영역의 행이나 열 또는 행/열 모두에 여분의 메모리 즉, 리던던트 메모리를 만들어 제조 공정에서 발생한 메모리의 불량 셀을 리던던트 메모리 영역의 셀로 치환하는 리페어(Repair)를 실시하고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 반도체 메모리의 리페어 방법을 설명하면 다음과 같다.
도 1은 불량이 발생한 셀이 포함된 열을 리던던트 메모리의 열로 치환하는 종래 기술에 따른 리페어 방법을 나타낸 것으로, 메모리(100)에 발생한 불량 셀(130)이 포함된 불량 열(120)을 리던던트 메모리(200)의 리던던트 열(220)로 각각 치환하는 것을 나타낸다.
메모리(100)의 불량 열(120)에는 하나 이상의 불량 행(110)이 포함될 수 있지만 하나의 불량 열(120)에 하나의 불량 행(110)이 포함되는 경우 즉, 하나의 불량 셀(130)만 포함되어도 이를 치환하기 위해서 한 개의 리던던트 열(220)을 사용해야 한다.
그리고, 상기 리던던트 열(220) 대신 리던던트 행을 사용할 경우, 치환하는 방향이 열 중심이 아닌 행 중심이 되는 것을 제외하면 그 이외의 것들은 기본적으로 리던던트 열을 이용한 치환과 동일하다.
이와 같은 종래 기술의 행 또는 열 단위의 리페어 동작은 미국특허 US5,500,821과 US5,349, 558에 상세히 나타나 있다.
미국특허 US5,500, 821은 셀을 순차적으로 접근하는 수단으로 구성된 반도체 메모리 소자에서 불량 셀의 주소를 n 사이클 앞서 비교하여 행 또는 열 단위로 리페어를 수행하며, US5,349, 558은 복수개의 행으로 구성된 섹터마다 리던던트 장치를 따로 만들고 리던던트 메모리 영역은 모든 섹터가 공통으로 사용하는 것으로 하나의 리던던트 열이 각 섹터마다 다른 열들을 대치하도록 하는 것이다. 후자는 복수개의 행으로 구성된 섹터 단위를 기본으로 하여 동일한 리던던트 열을 섹터마다 서로 다르게 사용할 수 있다는 점에서 종래 기술보다는 한 단계 진일보한 기술이라고 할 수 있다.
그러나, 상기와 같은 종래 기술에 따른 반도체 메모리의 리페어 방법은 적은 수의 불량 셀이 발생된 행이나 열도 하나의 리던던트 행 또는 열로 치환되기 때문에 불량이 발생한 셀 개수만큼의 리던던트 행/열이 사용되므로 리페어 효율이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 불량이 발생한 메모리 셀을 행 또는 열 단위로 리던던트 치환을 하는 것이 아니라 불량이 발생한 메모리 셀을 리던던트 메모리의 셀로 치환하는 셀 단위 치환을 가능하게 하여 리던던트 치환 효율을 극대화시킬 수 있는 반도체 메모리의 리페어 장치 및 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 불량 셀의 리페어 방법을 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 불량 셀의 리페어 방법을 나타낸 도면
도 3은 본 발명의 제 2 실시예에 따른 불량 셀의 리페어 방법을 나타낸 도면
도 4는 본 발명의 실시예에 따른 리페어를 위한 블록 구성도
도 5는 본 발명의 다른 실시예에 따른 리페어를 위한 블록 구성도
도 6은 도 4 및 도 5에서 정보 영역의 구조를 나타낸 도면
도면의 주요 부분에 대한 부호 설명
100 : 메모리 110 : 불량 행
120 : 불량 열 130 : 불량 셀
200 : 리던던트 메모리 220 : 리던던트 열
300 : 정보영역 310 : 치환 플래그
320 : 불량 셀 주소 330 : 리던던트 셀 주소
400 : 주소 500 : 리던던트 제어기
600 : 데이터
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 메모리의 리페어 장치는 칼럼 라인들과 로우 라인들이 매트릭스 형태로 배열되어 복수개의 메모리 셀들을 갖는 메인 메모리 영역, 상기 메인 메모리 영역과 칼럼 라인 또는 로우 라인을 공유하는 복수개의 리던던트 메모리 셀들을 갖는 리던던트 메모리 영역을 가지며, 상기 메인 메모리 영역의 불량 셀 주소와 불량 셀을 치환하는 리던던트 셀의 주소를 가지며 메인 메모리 영역에 접근하기 위한 입력 주소를 받아서 불량 셀을 치환하기 위한 리던던트 셀의 주소를 출력하는 정보영역 블록과, 상기 정보영역 블록의 출력을 받아 따라서 메인 메모리 영역의 불량 셀의 데이터 대신에 불량 셀을 치환하는 리던던트 셀의 데이터를 출력하는 리던던트 제어 블록을 포함하는 것을 특징으로 한다.
상기와 같은 장치 구성을 갖는 본 발명에 따른 반도체 메모리의 리페어 방법은 칼럼 라인들과 로우 라인들이 매트릭스 형태로 배열되어 복수개의 메모리 셀들을 갖는 메인 메모리 영역, 상기 메인 메모리 영역의 칼럼 라인들에 대응 연결되는 리던던트 칼럼 라인들과 리던던트 칼럼 라인들을 교차하는 복수개의 리던던트 로우 라인들로 구성되거나, 상기 메인 메모리 영역의 로우 라인들에 대응 연결되는 리던던트 로우 라인들과 리던던트 로우 라인들을 교차하는 복수개의 리던던트 칼럼 라인들로 구성되어 복수개의 리던던트 메모리 셀들을 갖는 리던던트 메모리 영역을 포함하고, 메인 메모리 영역에서의 불량 셀들을 칼럼 라인들을 기준으로 하여 대응 연결된 리던던트 칼럼 라인의 리던던트 메모리 셀들로 대체하거나, 로우 라인들을 기준으로 하여 대응 연결된 리던던트 로우 라인의 메모리 셀들로 대체하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 메모리의 리페어 장치 및 방법을 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 불량 셀의 리페어 방법을 나타낸 도면이고, 도 3은 본 발명의 제 2 실시예에 따른 불량 셀의 리페어 방법을 나타낸 도면이고, 도 4는 본 발명의 실시예에 따른 리페어를 위한 블록 구성도이고, 도 5는 본 발명의 다른 실시예에 따른 리페어를 위한 블록 구성도이고, 도 6은 도 4 및 도 5에서 정보 영역의 구조를 나타낸 도면이다.
도 2는 불량이 발생한 셀을 리던던트 메모리의 셀로 치환하는 본 발명의 제 1 실시예에 따른 방법을 나타낸 것으로, 메모리(100)에 발생한 복수개의 불량 셀(130)을 리던던트 메모리(200)의 셀로 치환하는 것을 나타낸다.
여기서, 상기 리던던트 메모리(200)는 상기 메모리(100)와 행을 공유하는 하나 이상의 열을 구비한다.
복수개의 불량 행(110)에 발생한 상기 불량 셀(130)들은 어느 불량 열(120)에 포함되었는지 상관없이 각 행들의 첫 번째 불량 셀(130)들은 리던던트메모리(200)의 첫 번째 리던던트 열(220)의 셀로 치환된다. 따라서, 복수개의 불량 열(120)이 리던던트 메모리(200)의 한 개의 리던던트 열(220)로 치환될 수 있다.
그리고, 도면에는 도시하지 않았지만, 상기에서 행과 열의 역할을 서로 바꾸어 상기 리던던트 메모리(200)가 상기 메모리(100)와 열을 공유하는 하나 이상의 행을 구비한 경우에는 상기 메모리(100)의 불량 셀(130)들이 어느 불량 행(110)에 포함되었는지에 관계없이 복수개의 불량 행(110)이 하나의 리던던트 행으로 치환할 수 있다.
그리고, 상기 리던던트 메모리(200)가 상기 메모리(100)와 열을 공유하는 하나 이상의 리던던트 행과 행을 공유하는 하나 이상의 리던던트 열(220)로 구성되는 경우에는 상기 메모리의 불량 셀(130)을 불량 셀(130)과 열을 공유하는 상기 리던던트 행으로 치환하거나 상기 불량 셀(130)과 행을 공유하는 리던던트 열(220)로 치환한다.
도 3은 메모리(100)의 불량을 리던던트 메모리(200)로 치환하는 본 발명의 제 2 실시예를 나타낸 것으로 불량 셀(130)의 개수가 일정한 기준값보다 많이 포함된 메모리(100)의 열은 종래 기술과 같이 리던던트 메모리(200)의 리던던트 열(220)로 치환하고, 불량 셀(130)이 상기 기준값보다 적게 포함된 나머지 불량 열(120)들은 상기 제 1 실시에의 방법을 적용해 리던던트 메모리의 셀로 치환한다.
즉, 불량 셀(130)의 빈도가 높은 열에서는 불량을 포함하는 열을 리던던트 메모리(200)의 리던던트 열로 치환하고, 불량 빈도가 낮은 열에서는 상기 제 1 실시예에서와 같이 불량 셀(130)만을 리던던트 메모리(200)의 리던던트 셀로 치환하는 셀 단위 치환을 한다.
도 3에서 행과 열의 역할을 서로 바꾸면 메모리(100)의 불량 셀(130)을 리던던트 메모리(200)의 리던던트 행과 리던던트 셀로 치환하는 것이 된다.
또 다른 예를 들면, 리던던트 메모리(200)를 상기 메모리(100)와 열을 공유하는 하나 이상의 리던던트 행과 상기 메모리(100)와 행을 공유하는 하나 이상의 리던던트 열로 구성하고 리던던트 행은 종래 기술과 같이 메모리(100)의 행 단위로 불량을 치환하고 리던던트 열은 본 발명에서 제안한 셀 단위로 치환한다.
도 4는 본 발명에서 제안한 리던던트 치환방법을 구현하기 위한 장치 구성을 나타낸 것으로 행들과 열들이 매트릭스 형태로 배열된 메모리 셀을 구비한 반도체 메모리(100)가 있고 상기 메모리(100)와 행이나 열 또는 행/열을 모두 공유하는 하나 이상의 열 이나 행 또는 열/행을 구비한 리던던트 메모리(200)가 있으며 상기 메모리(100)를 접근하기 위한 주소(400)는 상기 메모리(100)에 연결된 정보 영역(300)으로 먼저 입력된다.
그리고, 상기 정보영역(300)에서는 입력된 주소(400)에 해당하는 상기 메모리(100)의 불량 셀 정보와 이 셀을 치환하기 위한 리던던트 셀 정보를 가지고 있으며, 이러한 정보를 리던던트 제어기(500)에 출력한다. 이어, 상기 리던던트 제어기(500)는 메모리(100)의 불량 셀에 저장된 정보가 아닌 치환된 리던던트 셀에 저장된 정보를 데이터(600)로 출력한다.
도 5는 본 발명에서 제안한 리던던트 치환방법을 구현한 다른 실시예의 장치 구성을 나타낸 것으로 주소(400)가 상기 메모리(100)와 정보영역(300)에 입력되도록 구성되는 것을 제외하고는 상기 도 4와 동일하다.
도 6은 상기 도 4와 도 5에 나타낸 정보영역(300)의 상세한 구조를 나타낸 것으로, 외부에서 입력된 주소(400)에 할당된 메모리(100)의 리던던트 정보 구조를 표시한 것이다.
상기 입력되는 주소(400) 각각에 대해 리던던트 치환 여부를 나타내는 치환 플래그(310)가 있고 불량 셀 주소(320)와 리던던트 셀 주소(330)는 서로 쌍을 이루어 불량이 발생한 개수만큼 저장된다.
상기 도 4나 도 5의 리던던트 제어기(500)는 주소(400)가 입력되면 정보영역(300)의 해당 주소(400) 영역에 저장된 이러한 정보를 읽어 메모리(100)의 불량 셀을 리던던트 메모리(200)의 치환 셀로 바꿔 치환된 셀에 저장된 데이터(600)와 외부 입/출력하는 것이다.
상기와 같은 본 발명의 반도체 메모리의 리페어 장치 및 방법은 정보 영역을 통해 입력한 각각의 주소에 대해 독립적으로 저장된 정보를 사용해 리던던트 치환을 하므로 메모리의 불량 셀을 리던던트 메모리의 셀로 치환 할 수 있고 특히, 메모리가 블록으로 나눠지고 외부에서 이러한 블록 단위로 메모리에 접근하는 경우 정보 영역에 할당된 각 블록 주소의 정보를 통한 본 발명의 리던던트 치환 방법은 최대의 치환 효율을 나타내는 효과가 있다.

Claims (8)

  1. 칼럼 라인들과 로우 라인들이 매트릭스 형태로 배열되어 복수개의 메모리 셀들을 갖는 메인 메모리 영역, 상기 메인 메모리 영역과 칼럼 라인 또는 로우 라인을 공유하는 복수개의 리던던트 메모리 셀들을 갖는 리던던트 메모리 영역을 가지며,
    상기 메인 메모리 영역의 불량 셀 주소와 불량 셀을 치환하는 리던던트 셀의 주소를 가지며 메인 메모리 영역에 접근하기 위한 입력 주소를 받아서 불량 셀을 치환하기 위한 리던던트 셀의 주소를 출력하는 정보영역 블록과,
    상기 정보영역 블록의 출력을 받아 따라서 메인 메모리 영역의 불량 셀의 데이터 대신에 불량 셀을 치환하는 리던던트 셀의 데이터를 출력하는 리던던트 제어 블록을 포함하는 것을 특징으로 하는 반도체 메모리의 리페어 장치.
  2. 제 1항에 있어서, 상기 입력 주소는 상기 정보영역 블록에 입력되거나, 상기 정보입력 블록과 상기 메인 메모리 영역에 입력되는 것을 특징으로 하는 반도체 메모리의 리페어 장치.
  3. 제 1항에 있어서, 상기 정보영역 블록은 상기 입력 주소 각각에 대해서 리던던트 치환 여부를 나타내기 위한 치환 플래그를 더 포함하여 구성됨을 특징으로 하는 반도체 메모리의 리페어 장치.
  4. 칼럼 라인들과 로우 라인들이 매트릭스 형태로 배열되어 복수개의 메모리 셀들을 갖는 메인 메모리 영역;
    상기 메인 메모리 영역의 칼럼 라인들에 대응 연결되는 리던던트 칼럼 라인들과 리던던트 칼럼 라인들을 교차하는 복수개의 리던던트 로우 라인들로 구성되거나, 상기 메인 메모리 영역의 로우 라인들에 대응 연결되는 리던던트 로우 라인들과 리던던트 로우 라인들을 교차하는 복수개의 리던던트 칼럼 라인들로 구성되어 복수개의 리던던트 메모리 셀들을 갖는 리던던트 메모리 영역을 포함하고,
    메인 메모리 영역에서의 불량 셀들을 칼럼 라인들을 기준으로 하여 대응 연결된 리던던트 칼럼 라인의 리던던트 메모리 셀들로 대체하거나, 로우 라인들을 기준으로 하여 대응 연결된 리던던트 로우 라인의 메모리 셀들로 대체하는 것을 특징으로 하는 반도체 메모리의 리페어 방법.
  5. 제 4 항에 있어서, 메인 메모리 영역에서의 불량 셀들을 칼럼 라인들을 기준으로 하여 대응 연결된 리던던트 칼럼 라인의 리던던트 메모리 셀들로 대체하는 경우에 있어서,
    메인 메모리 영역의 동일 로우 라인에서 발생한 불량 셀들이 하나의 리던던트 로우 라인의 리던던트 메모리 셀들로 대체되거나 서로 다른 리던던트 로우 라인들의 리던던트 메모리 셀들로 대체되는 것을 특징으로 하는 반도체 메모리의 리페어 방법.
  6. 제 5 항에 있어서, 메인 메모리 영역의 특정의 로우 라인에서의 불량 셀들의 수가 일정 기준값보다 큰 경우에는 하나의 리던던트 로우 라인의 리던던트 메모리 셀들로 대체되고, 기준값보다 작은 경우에는 서로 다른 리던던트 로우 라인들의 리던던트 메모리 셀들로 대체되는 것을 특징으로 하는 반도체 메모리의 리페어 방법.
  7. 제 4 항에 있어서, 메인 메모리 영역에서의 불량 셀들을 로우 라인들을 기준으로 하여 대응 연결된 리던던트 로우 라인의 메모리 셀들로 대체하는 경우에 있어서,
    메인 메모리 영역의 동일 칼럼 라인에서 발생한 불량 셀들이 하나의 리던던트 칼럼 라인의 리던던트 메모리 셀들로 대체되거나 서로 다른 리던던트 칼럼 라인들의 리던던트 메모리 셀들로 대체되는 것을 특징으로 하는 반도체 메모리의 리페어 방법.
  8. 제 7 항에 있어서, 메인 메모리 영역의 특정의 칼럼 라인에서의 불량 셀들의 수가 일정 기준값보다 큰 경우에는 하나의 리던던트 칼럼 라인의 리던던트 메모리 셀들로 대체되고, 기준값보다 작은 경우에는 서로 다른 리던던트 칼럼 라인들의 리던던트 메모리 셀들로 대체되는 것을 특징으로 하는 반도체 메모리의 리페어 방법.
KR1020010050969A 2001-08-23 2001-08-23 반도체 메모리의 리페어 장치 및 방법 KR20030017885A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010050969A KR20030017885A (ko) 2001-08-23 2001-08-23 반도체 메모리의 리페어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010050969A KR20030017885A (ko) 2001-08-23 2001-08-23 반도체 메모리의 리페어 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20030017885A true KR20030017885A (ko) 2003-03-04

Family

ID=27720478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010050969A KR20030017885A (ko) 2001-08-23 2001-08-23 반도체 메모리의 리페어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20030017885A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806153B1 (ko) * 2001-11-12 2008-02-22 후지쯔 가부시끼가이샤 반도체 메모리
KR100955264B1 (ko) * 2003-12-29 2010-04-30 주식회사 하이닉스반도체 효율적으로 에러셀을 리페어 할 수 있는 반도체 메모리 장치
KR101032000B1 (ko) * 2009-11-27 2011-05-02 한국과학기술원 세포의 분화 기능을 모사한 자가 고장복구 전자회로 시스템 및 자가 고장복구 방법
US9152326B2 (en) 2012-10-12 2015-10-06 SK Hynix Inc. Semiconductor memory device
CN113632172A (zh) * 2021-03-24 2021-11-09 长江存储科技有限责任公司 使用冗余存储体进行故障主存储体修复的存储器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1055692A (ja) * 1996-08-14 1998-02-24 Kawasaki Steel Corp 半導体記憶装置
KR100209336B1 (ko) * 1995-12-08 1999-07-15 윤종용 시그너쳐를 내장한 반도체 메모리 장치의 싱글 비트 리페어 회로
KR100246182B1 (ko) * 1997-01-28 2000-03-15 김영환 메모리 셀 리페어 회로
JP2000285695A (ja) * 1999-01-26 2000-10-13 Nec Corp 半導体記憶装置およびそれを用いたシステム
KR20020066844A (ko) * 2001-02-14 2002-08-21 삼성전자 주식회사 효율적인 칼럼 리던던시 스킴을 갖는 반도체 메모리장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209336B1 (ko) * 1995-12-08 1999-07-15 윤종용 시그너쳐를 내장한 반도체 메모리 장치의 싱글 비트 리페어 회로
JPH1055692A (ja) * 1996-08-14 1998-02-24 Kawasaki Steel Corp 半導体記憶装置
KR100246182B1 (ko) * 1997-01-28 2000-03-15 김영환 메모리 셀 리페어 회로
JP2000285695A (ja) * 1999-01-26 2000-10-13 Nec Corp 半導体記憶装置およびそれを用いたシステム
KR20020066844A (ko) * 2001-02-14 2002-08-21 삼성전자 주식회사 효율적인 칼럼 리던던시 스킴을 갖는 반도체 메모리장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806153B1 (ko) * 2001-11-12 2008-02-22 후지쯔 가부시끼가이샤 반도체 메모리
KR100955264B1 (ko) * 2003-12-29 2010-04-30 주식회사 하이닉스반도체 효율적으로 에러셀을 리페어 할 수 있는 반도체 메모리 장치
KR101032000B1 (ko) * 2009-11-27 2011-05-02 한국과학기술원 세포의 분화 기능을 모사한 자가 고장복구 전자회로 시스템 및 자가 고장복구 방법
US9152326B2 (en) 2012-10-12 2015-10-06 SK Hynix Inc. Semiconductor memory device
CN113632172A (zh) * 2021-03-24 2021-11-09 长江存储科技有限责任公司 使用冗余存储体进行故障主存储体修复的存储器件
US11934281B2 (en) 2021-03-24 2024-03-19 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank

Similar Documents

Publication Publication Date Title
US10643737B2 (en) Method for an integrated circuit memory with a status memory for storing repair statuses of row blocks of main column blocks
JPH0612893A (ja) アレイ・ブロック・レベル冗長度を有するメモリ装置とその欠陥を修復する方法
JPS6114539B2 (ko)
KR100744124B1 (ko) 테스트 시간을 단축하기 위한 리던던시 퓨즈 블락 어레이의배치 방법 및 이를 적용한 메모리 장치
JP2010027192A (ja) メモリの補修回路とそれを使用する疑似デュアルポートｓｒａｍ
KR101282967B1 (ko) 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조
EP1398796B1 (en) Dedicated redundancy circuits for different operations in a flash memory device and methods of operating the same
JP2004039680A (ja) 半導体装置
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR20030017885A (ko) 반도체 메모리의 리페어 장치 및 방법
KR100944325B1 (ko) 리페어 퓨즈 장치
US7100090B2 (en) Semiconductor memory device having a test circuit
JP2002237198A (ja) 半導体記憶回路装置並びにその検査方法及びセル不良救済方法
JPH06203594A (ja) 半導体記憶装置
EP0792507B1 (en) Circuits, systems, and methods for accounting for defective cells in a memory device
KR100450114B1 (ko) 반도체 메모리장치의 결함구제방법 및 반도체 메모리장치
KR100955264B1 (ko) 효율적으로 에러셀을 리페어 할 수 있는 반도체 메모리 장치
KR20050037144A (ko) 메모리 장치의 컬럼 리페어 회로
JP2003132697A (ja) メモリデバイスの不良救済装置及び方法
KR100772092B1 (ko) 반도체 메모리 장치
KR100406585B1 (ko) 셀대셀리페어장치
JPH08124398A (ja) 半導体メモリ装置
JPH11306790A (ja) 半導体記憶装置
KR100403959B1 (ko) 싱글셀리페어회로
KR100390738B1 (ko) 반도체 메모리 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application