KR20030011252A - 반도체 메모리 장치 및 정보기기 - Google Patents
반도체 메모리 장치 및 정보기기 Download PDFInfo
- Publication number
- KR20030011252A KR20030011252A KR1020020036927A KR20020036927A KR20030011252A KR 20030011252 A KR20030011252 A KR 20030011252A KR 1020020036927 A KR1020020036927 A KR 1020020036927A KR 20020036927 A KR20020036927 A KR 20020036927A KR 20030011252 A KR20030011252 A KR 20030011252A
- Authority
- KR
- South Korea
- Prior art keywords
- state
- data
- semiconductor memory
- status
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Abstract
Description
Claims (27)
- 입력명령이 동작을 제어하는 반도체 메모리 장치로서,입력명령을 해독하고 그 해독결과를 출력하는 코맨드 스테이트 머신;반도체 메모리장치의 상태정보를 저장하는 복수의 상태 레지스터;상기 복수의 상태 레지스터로부터 데이터를 수신하고 그 복수의 상태 레지스터 중 하나 이상으로부터의 데이터를 제1 데이터 버스에 선택적으로 출력하는 제1 스위칭 회로; 및상기 제1 데이터 버스상의 데이터 및 센스 증폭기로부터의 데이터를 수신하고 이들 데이터 중 어느 하나의 데이터를 제2 데이터 버스에 선택적으로 출력하는 제2 스위칭 회로를 포함하고;상기 제1 및 제2 스위칭 회로 중 적어도 제1 스위칭 회로는 코맨드 스테이트 머신에서 출력된 해독결과에 의해 제어되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서, 상기 복수의 상태 레지스터 중 하나 이상은 상태 레지스터를 배타적으로 식별하기 위한 식별정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 2항에 있어서, 상기 복수의 상태 레지스터 중 하나 이상은 입력명령에 의해 지정된 동작에 의해 현재 처리하고 있는 어드레스상의 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서, 상기 복수의 상태 레지스터 중 하나 이상은 입력명령에 의해 지정된 동작에 의해 현재 처리하고 있는 어드레스상의 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서, 상기 명령이 입력된 후에, 외부제어단자에 입력되는 판독제어신호에 따라 외부로 출력될, 상기 복수의 상태 레지스터에 저장된 상태정보를 제어하는 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서, 상기 제1 데이타 버스의 폭은 상기 제2 데이타 버스의 폭 이하인 것을 특징으로하는 반도체 메모리 장치.
- 독립적으로 동작할 수 있고, 복수의 메모리 어레이 사이에서 데이타 전송 기능을 갖는 복수의 메모리 어레이를 포함하는 반도체 메모리 장치로서,상기 복수의 메모리 어레이의 상태정보를 저장하는 복수의 상태 레지스터;복수의 상태 레지스터로부터 데이타를 수신하고, 복수의 상태 레지스터 중 하나 이상으로부터 제1 데이타 버스에 데이타를 선택적으로 출력하는 제1 스위칭 회로; 및상기 제1 데이타 버스상의 데이타 및 센스 증폭기로부터의 데이타를 수신하고, 이 데이타들 중 어느 하나를 제2 데이타 버스에 선택적으로 출력하는 제2 스위칭 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7항에 있어서, 입력명령은 동작을 제어하며, 상기 입력명령을 해독하여 그 해독결과를 출력하는 코맨드 스테이트 머신를 더 포함하고, 상기 제1 스위칭 회로 및 제2 스위칭 회로는 상기 코맨드 스테이트 머신에 의해 출력된 해독결과에 의해 제어되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 8항에 있어서, 상기 복수의 상태 레지스터는, 반도체 메모리 장치의 공통 동작에 대한 상태정보를 저장하는 하나 이상의 상태 레지스터를 포함하는 제1 상태 레지스터 그룹, 및 상기 복수의 메모리 어레이 사이의 데이타 전송 동작에 대한 상태정보를 저장하는 하나 이상의 상태 레지스터를 포함하는 제2 상태 레지스터 그룹을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 7항에 있어서, 상기 복수의 상태 레지스터는, 반도체 메모리 장치의 공통 동작에 대한 상태정보를 저장하는 하나 이상의 상태 레지스터를 포함하는 제1 상태 레지스터 그룹, 및 상기 복수의 메모리 어레이 사이의 데이타 전송 동작에 대한 상태정보를 저장하는 하나 이상의 상태 레지스터를 포함하는 제2 상태 레지스터 그룹을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 제1 및 제2 상태 레지스터 그룹은, 상기 상태 레지스터가 제1 상태 레지스터 그룹 또는 제2 상태 레지스터 그룹 중 어느 그룹에 속해 있는 지의 여부를 식별하는 정보를 각각 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 11항에 있어서, 상기 제1 및 제2 상태 레지스터 그룹은 상기 각 상태 레지스터를 배타적으로 식별하는 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 제1 및 제2 상태 레지스터 그룹은 상기 각 상태 레지스터를 배타적으로 식별하는 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 제2 상태 레지스터 그룹은, 상기 명령에 의해 지정된 동작에 의해 현재 처리하고 있는 어드레스 상의 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 명령이 입력된 후, 외부제어단자에 입력되는 판독제어신호에 따라 외부로 출력될, 상기 제1 및 제 2 상태 레지스터 그룹에 저장된 상태정보를 제어하는 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 코맨드 스테이트 머신에 의해 출력된 명령의 해독결과를 수신하고, 그 해독결과에 기초하여 상기 명령에 의해 지정된 동작의 수행을 제어하는 라이트 스테이트 머신를 더 포함하고, 상기 제2 상태 레지스터 그룹은, 상기 라이트 스테이트 머신이 상기 복수의 메모리 어레이 사이에서 데이타 전송동작을 현재 수행하고 있는지의 여부를 나타내는 정보를 포함하고 있는 것을 특징으로하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 복수의 메모리 어레이 중 하나 이상은 다른 메모리 어레이보다 고속으로 억세스될 수 있고,고속으로 억세스 될 수 있는 상기 하나 이상의 메모리 어레이는 메모리 영역인 복수의 페이지로 분할되며,상기 제2 상태 레지스터 그룹은, 고속으로 억세스 가능한 복수의 메모리 어레이 중 하나 이상과 기타 메모리 어레이 사이의 데이타 전송 동작에 현재 포함되는 페이지를 나타내는 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17항에 있어서, 고속으로 억세스 가능한 상기 복수의 메모리 어레이 중 하나 이상는 SRAM이고, 기타 메모리 어레이는 전기적인 데이타 기입과 삭제가 가능한 비휘발성 반도체 메모리 장치를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 제2 상태 레지스터 그룹은, 상기 복수의 메모리 어레이 사이의 데이타 전송동작이 성공적으로 완료되는지의 여부를 나타내는 데이타 전송 결과정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 공급전압을 검출하는 공급전압 검출부를 더 포함하고, 상기 제2 상태 레지스터 그룹은, 상기 복수의 메모리 어레이 사이의 데이타 전송동작이 수행되는 동안 공급전압이 정상인지의 여부를 나타내는 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 제2 상태 레지스터 그룹은 상기 복수의 메모리 어레이 사이의 데이타 전송동작이 현재 실행 중인지 또는 인터럽트 되는지를 나타내는 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 복수의 메모리 어레이로의 재기입 동작에 대하여 저장된 정보를 보호하는 정보보호부를 더 포함하며, 상기 제2 상태 레지스터 그룹은, 상기 재기입 동작에 대하여 보호상태를 나타내고, 또한 상기 재기입 동작에 대하여 보호되는 메모리 어레이에 데이타를 전송하는 동작이 명령될 때, 보호상태를 검출함으로써 데이타 전송동작이 인터럽트 됨을 나타내는 정보를 포함하고 있는 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 제1 데이타 버스의 폭은 상기 제1 상태 레지스터 그룹 또는 제2 상태 레지스터 그룹의 폭 이상인 것을 특징으로 하는 반도체 메모리 장치.
- 제 10항에 있어서, 상기 제1 데이타 버스의 폭은 상기 제1 상태 레지스터 그룹의 비트폭과 상기 제2 상태 레지스터 그룹의 비트폭의 합 이상인 것을 특징으로 하는 반도체 메모리 장치.
- 제 7항에 있어서, 상기 제1 데이타 버스의 폭은 상기 제2 데이타 버스의 폭 이하인 것을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 따른 반도체 메모리 장치를 사용하여 데이타 전송동작 및 메모리 동작 중 적어도 하나를 수행하는 것을 특징으로 하는 정보기기.
- 제 7항에 따른 반도체 메모리 장치를 사용하여 데이타 전송동작 및 메모리 동작 중 적어도 하나를 수행하는 것을 특징으로 하는 정보기기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2001-00197538 | 2001-06-28 | ||
JP2001197538A JP3815718B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体記憶装置および情報機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030011252A true KR20030011252A (ko) | 2003-02-07 |
KR100479274B1 KR100479274B1 (ko) | 2005-03-28 |
Family
ID=19035126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0036927A KR100479274B1 (ko) | 2001-06-28 | 2002-06-28 | 반도체 메모리 장치 및 정보기기 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6549475B2 (ko) |
EP (1) | EP1271551B1 (ko) |
JP (1) | JP3815718B2 (ko) |
KR (1) | KR100479274B1 (ko) |
DE (1) | DE60213520T2 (ko) |
TW (1) | TW584865B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220096446A (ko) | 2020-12-31 | 2022-07-07 | (유)태진엔지니어링 | 소형선박 유수분리기 및 배출 모니터링 시스템 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITRM20020369A1 (it) * | 2002-07-09 | 2004-01-09 | Micron Technology Inc | Architettura a burst per memoria a doppio bus. |
FI20035041A0 (fi) * | 2003-03-31 | 2003-03-31 | Nokia Corp | Menetelmä tiedon tallentamiseksi muistiin, järjestelmä, elektroniikkalaite ja muistikortti |
JP4491267B2 (ja) * | 2004-04-09 | 2010-06-30 | パナソニック株式会社 | 不揮発性半導体記憶装置 |
US8429313B2 (en) * | 2004-05-27 | 2013-04-23 | Sandisk Technologies Inc. | Configurable ready/busy control |
CN102436559B (zh) * | 2010-09-29 | 2016-06-01 | 联想(北京)有限公司 | 一种状态切换方法及系统 |
KR101196911B1 (ko) * | 2010-12-30 | 2012-11-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 이용한 전압 생성 방법 |
US8614920B2 (en) | 2012-04-02 | 2013-12-24 | Winbond Electronics Corporation | Method and apparatus for logic read in flash memory |
JP5467134B1 (ja) * | 2012-09-27 | 2014-04-09 | 華邦電子股▲ふん▼有限公司 | フラッシュメモリ装置およびメモリ装置の操作方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
US5224070A (en) * | 1991-12-11 | 1993-06-29 | Intel Corporation | Apparatus for determining the conditions of programming circuitry used with flash EEPROM memory |
US5737748A (en) * | 1995-03-15 | 1998-04-07 | Texas Instruments Incorporated | Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory |
JP3463912B2 (ja) * | 1997-09-09 | 2003-11-05 | シャープ株式会社 | フラッシュメモリのライトステートマシンのハードウェアリセット |
JP3599541B2 (ja) * | 1997-11-27 | 2004-12-08 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP3580702B2 (ja) * | 1998-06-03 | 2004-10-27 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US6067267A (en) * | 1998-08-12 | 2000-05-23 | Toshiba America Electronic Components, Inc. | Four-way interleaved FIFO architecture with look ahead conditional decoder for PCI applications |
JP3871184B2 (ja) | 2000-06-12 | 2007-01-24 | シャープ株式会社 | 半導体記憶装置 |
-
2001
- 2001-06-28 JP JP2001197538A patent/JP3815718B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-25 US US10/183,857 patent/US6549475B2/en not_active Expired - Lifetime
- 2002-06-28 EP EP02254587A patent/EP1271551B1/en not_active Expired - Lifetime
- 2002-06-28 DE DE60213520T patent/DE60213520T2/de not_active Expired - Lifetime
- 2002-06-28 KR KR10-2002-0036927A patent/KR100479274B1/ko active IP Right Grant
- 2002-06-28 TW TW091114346A patent/TW584865B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220096446A (ko) | 2020-12-31 | 2022-07-07 | (유)태진엔지니어링 | 소형선박 유수분리기 및 배출 모니터링 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JP3815718B2 (ja) | 2006-08-30 |
KR100479274B1 (ko) | 2005-03-28 |
EP1271551A2 (en) | 2003-01-02 |
DE60213520D1 (de) | 2006-09-14 |
JP2003016788A (ja) | 2003-01-17 |
TW584865B (en) | 2004-04-21 |
US20030021163A1 (en) | 2003-01-30 |
US6549475B2 (en) | 2003-04-15 |
EP1271551A3 (en) | 2004-10-20 |
EP1271551B1 (en) | 2006-08-02 |
DE60213520T2 (de) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522581B2 (en) | Semiconductor storage device | |
US5930826A (en) | Flash memory protection attribute status bits held in a flash memory array | |
US5991197A (en) | Semiconductor memory device having data protection feature | |
US6469928B2 (en) | Nonvolatile semiconductor memory device with concurrent memory access and data locking | |
US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
US20030046487A1 (en) | Refresh algorithm for memories | |
US7490192B2 (en) | Method and apparatus for setting input terminals for receiving control information in a semiconductor memory device | |
KR20030018357A (ko) | 가속 열 스캔닝 스킴을 갖는 불 휘발성 반도체 메모리 장치 | |
US6108235A (en) | Memory device | |
US6510090B1 (en) | Semiconductor memory device | |
EP0483978B1 (en) | I.C. card | |
KR100479274B1 (ko) | 반도체 메모리 장치 및 정보기기 | |
US20010042159A1 (en) | Multiplexing of trim outputs on a trim bus to reduce die size | |
JPH11338762A (ja) | Icメモリ及びそのicメモリによる動作互換性判定方法 | |
US20080184086A1 (en) | Semiconductor memory system performing data error correction using flag cell array of buffer memory | |
US6728136B2 (en) | Electronically rewritable non-volatile semiconductor memory device | |
JP2004509426A (ja) | ブロック・レベルの書き込み時読み取り方法および方法 | |
US7586783B2 (en) | Block status storage unit of flash memory device | |
US7310277B2 (en) | Non-volatile semiconductor storage device with specific command enable/disable control signal | |
US6587373B2 (en) | Multilevel cell memory architecture | |
US20040264268A1 (en) | Erroneous operation preventing circuit of non-volatile memory device | |
KR101393306B1 (ko) | 보안기능을 갖는 레지스터 및 이를 구비하는 컴퓨터 시스템 | |
JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
JP3623097B2 (ja) | 不揮発性半導体記憶装置 | |
JP5141005B2 (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 16 |