KR20030003058A - 액정 구동 장치 - Google Patents

액정 구동 장치 Download PDF

Info

Publication number
KR20030003058A
KR20030003058A KR1020020036628A KR20020036628A KR20030003058A KR 20030003058 A KR20030003058 A KR 20030003058A KR 1020020036628 A KR1020020036628 A KR 1020020036628A KR 20020036628 A KR20020036628 A KR 20020036628A KR 20030003058 A KR20030003058 A KR 20030003058A
Authority
KR
South Korea
Prior art keywords
liquid crystal
display
circuit
outputs
driving circuit
Prior art date
Application number
KR1020020036628A
Other languages
English (en)
Other versions
KR100496370B1 (ko
Inventor
무라하시순이찌
가쯔따니마사후미
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030003058A publication Critical patent/KR20030003058A/ko
Application granted granted Critical
Publication of KR100496370B1 publication Critical patent/KR100496370B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정 구동 장치는, 고품위·다계조로 사용하는 액정 표시 장치와, 계조 수를 많이 필요로 하지 않는 액정 표시 장치에서 구동용 IC의 공통화에 따라, 액정 표시 장치의 생산 비용을 삭감할 수 있도록 표시 데이터 메모리의 용량을 2 분할할 수 있도록 해 두고, 이중 스캔에서의 다계조와 싱글 스캔에서의 저계조인 경우에, 그 표시 데이터 메모리의 어드레스 방법을 전환 회로에 의해 전환한다.

Description

액정 구동 장치{LIQUID CRYSTAL DRIVING DEVICES}
본 발명은 계조 표시가 가능한 매트릭스형 액정 표시 패널을 구동하기 위한액정 구동 장치에 관한 것이다.
종래, 액정 표시 장치의 저소비 전력화를 위한 다양한 기술이 제안되어 있다. 예를 들면, 일본국 공개 특허 공보 『특개평9-281933호 공보(공개일 1997년 10월 31일)』에는 표시 메모리를 액정 패널의 구동 드라이버 LSI에 내장함으로써, 특히 정지 화상의 표시 시에, 표시 메모리에 대한 외부로부터의 액세스를 줄여, 액정 표시 장치의 저소비 전력화를 도모하는 기술이 개시되어 있다.
이러한 액정 표시 장치에 대하여, 도 10을 이용하여 이하에 설명한다. 여기서 사용하는 액정 패널(1003)은 매트릭스형 STN 액정 표시 장치에 사용되며, 일반적인 선 순차 주사 방식과 전압 평균화법으로 교류 구동되는 것으로 한다.
상기 액정 패널(1003)은 STN 액정 소자를 삽입하고, 예를 들면 유리 기판 내측의 한쪽에는 복수의 세그먼트 라인이, 다른 한쪽의 내측에는 세그먼트 라인과 직교하여 복수의 공통 라인이 배치되고, 세그먼트 라인과 공통 라인과의 교점에서 화소를 형성하고 있다.
여기서는, 우선 휴대 전화용 액정 표시 장치 등으로 이용되는 공통 구동 회로, 세그먼트 구동 회로, 표시 데이터 메모리와 이 메모리의 제어 회로가 1 칩에 내장된 액정 드라이버를 예로 설명하며, 이어서 이 액정 표시 장치에서의 흑백 표시의 동작을 설명한다.
액정 구동 회로(1002)는 내부에 표시 데이터 메모리(1006)를 갖고, 이 메모리가 액정 패널(1003)의 화소와 일대일로 대응하고 있다. 예를 들면, 표시 데이터 메모리(1006)에서는 248×68의 표시를 행하기 위해 248×68=16864 비트의 용량이필요해진다.
그리고, 액정 구동 회로(1002)는 표시 데이터 메모리(1006)에 0 혹은 1을 기입함으로써 액정 패널(1003)의 각 화소의 점등, 비점등을 행하도록 세그먼트 신호를 출력한다. 이 세그먼트 신호는 표시 데이터 메모리(1006)로부터 액정 패널(1003)의 1 라인분의 데이터가 라인 어드레스 카운터(1009)에 의해 선택되어, 세그먼트 구동 회로(1004)로 전송된다.
세그먼트 구동 회로(1004)에서는 입력된 세그먼트 신호에 기초하여, 표시 데이터에 대응하는 액정 패널(1003)을 구동하는 전압을 출력하여, 액정 패널(1003)의 세그먼트로 인가한다.
상기 표시 데이터의 표시 데이터 메모리(1006)에 대한 기입은, CPU(1001)의 데이터 버스 폭에 맞추어, X 어드레스 카운터(1007) 및 Y 어드레스 카운터(1008)의 X 및 Y 어드레스를 증가하여 행해진다.
공통 구동 회로(1005)는, 액정 패널(1003)이 점등하는 라인을 나타내는 주사 펄스를 1 라인마다 순차 출력하여, 액정 패널(1003)에 공통으로 인가한다. 공통으로 인가되는 전압과, 세그먼트에 인가되는 전압에 의해, 1 라인의 화소의 점등, 비점등이 결정되어, 순차 각 공통 라인을 구동함으로써, 액정 패널(1003)에 임의의 문자, 도형을 표시시킬 수 있다.
상기한 바와 같이, 액정 패널(1003)의 표시는, 표시 데이터 메모리(1006), 라인 어드레스 카운터(1009), 세그먼트 구동 회로(1004) 및 공통 구동 회로(1005)에 의해 행해지기 때문에, 표시에 변경이 없는 경우, CPU(1001)와 액정 구동회로(1002) 사이에서 표시 데이터의 전송을 행할 필요가 없고, 또한 표시의 변경 시에도, 액정 패널(1003)의 표시를 위한 표시 데이터 전송과는 분리하여 전송할 수 있기 때문에, 데이터 전송 스피드를 느리게 할 수 있어, 저소비 전력화를 도모할 수 있다.
상기 표시 데이터 메모리(1006)는 1 화소에 대하여 1 비트가 대응하고 있어 표시는 백과 흑의 2 레벨의 표시가 된다.
또한, 백과 흑의 2 레벨 표시가 아니고, 백과 흑의 중간 상태를 표시시키는 다계조 표시를 행하기 위해서는, 복수의 프레임을 1 주기로 하여 하나의 표시 데이터를 표시할 때에, 액정 패널(1003)의 각 화소를 점등시키는 횟수를 바꿈으로써 계조 표시하는 프레임간 씨닝 방식 FRC(Frame Rate Control)나, 1 프레임 내에서 펄스 폭을 바꿔 점등 시간을 변경하는, 펄스 변조 방식이 이용되고 있다.
이들 방식에 의해 다계조 표시를 행하기 위해서는 상기 표시 데이터 메모리(1006)의 용량을 늘려, 1 화소에 대응하는 메모리의 비트 수를 증가시켜, 각 화소에 대한 계조 데이터를 기억할 필요가 있다. 예를 들면, 8 계조의 표시를 행하기 위해서는, 1 화소당 3 비트가 필요하고, 64 계조로는 6 비트, 256 계조로는 8 비트가 필요해진다.
최근에는, LSI의 미세화가 진행하여 상기 표시 데이터 메모리(1006)의 용량을 늘릴 수도 있어, 다계조화·다색화에 대응하기 쉽게 되어 있다.
그러나, 액정 패널(1003)의 표시 화소가 많아져, 공통 라인 수가 증가하면,1 프레임 내에서 액정 화소가 점등하는 시간이 적어지기 때문에, 대화면 혹은 고정밀화를 행하기 위해, 그 액정 패널(1003)에서 상기 프레임간 씨닝 방식이나, 펄스 변조 방식을 행하면, 점등 시간이 적은 계조로서는 "깜박거림(플리커)"이 발생하여, 표시 품위가 저하하는 문제가 생긴다.
그 때문에, 액정 패널에서의 표시 화면을 상하 2분할하여, 즉 세그먼트 라인을 상하 2 분할하여, 세그먼트 구동 회로를 상 세그먼트용과 하 세그먼트용의 2 종류를 준비하고, 상 세그먼트와 하 세그먼트를 동시에 주사하는 이중 스캔 표시 방식이라고 하는 구동 방식이 채용되고 있다.
또, 액정 패널에서의 표시 화면을 상하 분할하지 않은 단순 매트릭스 표시 방식을 싱글 스캔 표시 방식이라고 칭한다.
이중 스캔 표시 방식은, 싱글 스캔 표시 방식과 비교하여, 액정 패널의 상 및 하 세그먼트의 두개의 구동 회로가 필요하기 때문에, LSI 실장 규모가 커지고, 구동 회로도 복잡해진다는 문제가 생긴다.
그러나, 이중 스캔 표시 방식은 싱글 스캔 표시 방식과 비교하여 2배의 점등 시간(1/2의 듀티비)을 얻을 수 있기 때문에, 화면 표시에 "깜박거림(플리커)"이 생기지 않고, 표시 품위가 향상한다는 이점을 갖는다.
그런데, 상술한 바와 같이 매트릭스형 STN 액정 표시 장치에서, 다계조·다색화를 행하고, 저소비 전력화를 행하기 위해서는 대용량의 표시용 메모리를 내장한 드라이버로써, 이중 스캔 표시 방식으로의 구동을 행할 필요가 있다.
또한, 고품위로 다계조의 액정 표시 장치가 요망되는 한편, 많은 계조 표시의 필요가 없는, 저가격의 액정 표시 장치도 요망되고 있다.
이러한 2 종류의 액정 표시 장치에서 드라이버를 공통으로 사용하는 것은, 생산 효율·비용 면에서 유리하다.
그러나, 일반적으로 표시 메모리가 많아지면, 드라이버의 단가도 올라, 액정 표시 장치의 생산 비용은 비싸진다. 또한, 계조 수가 적은 표시 패널은 판매 단가가 저렴하기 때문에, 다계조를 전제로 한 대용량 메모리 탑재의 고가의 드라이버를 사용하지 않는 것이 일반적이다. 이 때문에, 사용 목적에 따라 표시에 필요한 계조에 적합한 용량의 표시 메모리를 탑재한 드라이버를 복수 종류 준비할 필요가 있다.
따라서, 고품위·다계조로 사용하는 액정 표시 장치와, 계조 수를 많이 필요로 하지 않는 액정 표시 장치로, 드라이버를 2 종류 준비할 필요가 있기 때문에, 대량 생산에 의한 가격의 저하를 기대할 수 없고, 결과적으로 액정 표시 장치의 생산 비용이 높아진다는 문제가 생긴다.
본 발명의 목적은, 고품위·다계조로 사용하는 액정 표시 장치와, 계조 수를 많이 필요로 하지 않는 액정 표시 장치에서 구동용 IC의 공통화를 도모함에 따라, 다양한 액정 표시 장치에서의 생산 비용을 저감시킬 수 있는 액정 구동 장치를 제공하는 것에 있다.
도 1은 본 발명의 액정 구동 장치를 구비한 이중 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 2는 도 1에 도시한 액정 구동 장치를 구비한 싱글 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 3은 본 발명의 다른 액정 구동 장치를 구비한 이중 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 4는 도 3에 도시한 액정 구동 장치를 구비한 싱글 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 5는 도 4에 도시한 32 입력 64 출력 셀렉트 회로를 도시한 설명도.
도 6은 본 발명의 또 다른 액정 구동 장치를 구비한 이중 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 7은 도 6에 도시한 액정 구동 장치를 구비한 싱글 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 8은 본 발명의 또 다른 액정 구동 장치를 구비한 이중 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 9는 도 8에 도시한 액정 구동 장치를 구비한 싱글 스캔 표시 방식의 액정표시 장치의 개략 구성도.
도 10은 일반적인 액정 구동 장치를 구비한 싱글 스캔 표시 방식의 액정 표시 장치의 개략 구성도.
도 11은 본 발명의 액정 구동 장치를 구비한 이중 스캔 표시 방식의 TFT 액정 표시 장치의 개략 구성도.
도 12는 도 11에 도시한 액정 구동 장치를 구비한 싱글 스캔 표시 방식의 TFT 액정 표시 장치의 개략 구성도.
<도면의 주요 부분에 대한 부호의 설명>
1002 : 액정 구동 회로
1003 : 액정 패널
1004 : 세그먼트 구동 회로
1006 : 표시 데이터 메모리
1007 : X 어드레스 카운터
1008 : Y 어드레스 카운터
1009 : 라인 어드레스 카운터
1010 : 전환 회로
본 발명의 액정 구동 장치는 상기한 목적을 달성하기 위해, 행 및 열의 매트릭스 형상으로 화소가 배치되고, 2k(k는 자연수) 계조 표시를 행하는 매트릭스형 액정 표시 패널에 공급하는 표시 데이터를 저장하는 표시용 메모리를 내장하고, 출력 수 m(m은 자연수)의 열 구동 회로와 출력 수 n(n은 자연수)의 행 구동 회로를 갖는 액정 구동 장치에 있어서, 상기 표시용 메모리의 용량을 m×n×k 비트로 표시했을 때, 이 m×n×k 비트 중 n×k 비트를 일정하게 하여, n 값 및 k 값을 변경하는 표시용 메모리 제어 수단과, 상기 표시용 메모리 제어 수단에 의해 변경된 n 값을, 상기 행 구동 회로의 출력 수로 설정하는 출력 수 설정 수단을 포함한다.
상기한 액정 구동 장치에 따르면, 표시용 메모리 제어 수단에 의해 n 값 및 k 값이 변경되는 것으로, m×n으로 나타낸 표시용 메모리 내의 표시 데이터 저장용의 어드레스가 변경된다. 그러나, n×k 비트는 일정하므로, n 값 및 k 값이 변경되어도, 표시용 메모리의 용량(m×n×k)은 변경되지 않는다.
또한, k 값이 변경되는 것은 매트릭스형 액정 표시 패널의 계조 수가 변경되는 것을 나타내며, n 값이 변경되는 것은 행 구동 회로의 출력 수가 변경되는 것을 나타낸다.
따라서, n 값 및 k 값이 변경되는 것으로, 표시용 메모리의 용량을 변경하지 않고, 계조 수에 따른 행 구동 회로의 출력 수가 설정된다.
예를 들면, 세그먼트 라인(열 방향의 라인) 수가 248, 공통 라인(행 방향의 라인) 수가 64인 매트릭스형 액정 표시 패널을, 256=(28) 계조 표시로 이중 스캔하는 경우를 기준으로 생각한다. 여기서, k=8이 된다.
여기서, 이중 스캔이란, 매트릭스형 액정 표시 패널의 표시 화면을 행 방향으로 2 분할하고, 분할된 표시 화면의 각각을 동시에 구동하여 표시하는 표시 방식이다.
이 이중 스캔 표시 방식에서는, 열 구동 회로의 출력 수 m은 248이지만, 두개의 액정 구동 장치를 사용하므로, 행 구동 회로의 출력 수 n은 64/2=32가 된다. 또한, 계조 수 256로부터 k=8이 된다. 이 때, 표시용 메모리의 용량은 248×32×8=63488 비트가 된다.
또한, 248×32는 하나의 액정 구동 장치에 의해 구동되는 화소 수를 나타내며, 표시용 메모리의 표시 데이터를 저장하기 위한 어드레스의 카운트 수를 나타낸다.
상기 이중 스캔을 기준으로 조정된 액정 구동 장치를, 싱글 스캔에 이용하는 경우에 대해 설명한다.
여기서, 싱글 스캔이란, 매트릭스형 액정 표시 패널의 표시 화면을 그대로 구동하여 표시하는 표시 방식이다.
싱글 스캔 표시 방식에서는 하나의 액정 구동 장치를 사용하므로, 열 구동 회로의 출력 수는 248이고, 행 구동 회로의 출력 수는 64가 된다. 여기서, 행 구동 회로의 출력 수 n과 계조 수 k와 적(積)은 일정하므로, k=4가 되고, 매트릭스형 액정 표시 패널의 계조 수는 24=16이 된다. 이 때, 표시용 메모리의 용량은 248×64×4=63488 비트가 된다.
또한, 248×64는 하나의 액정 구동 장치에 의해 구동되는 화소 수를 나타내며, 표시용 메모리의 표시 데이터를 저장하기 위한 어드레스의 카운트 수를 나타낸다.
이와 같이, 이중 스캔 표시 방식과, 싱글 스캔 표시 방식에서는 표시용 메모리의 표시 데이터를 저장하기 위한 어드레스의 카운트 수가 다르다.
이상과 같이, 표시용 메모리의 용량을 m×n×k 비트로 표시했을 때, 이 m×n×k 비트 중 n×k 비트를 일정하게 하여, n 값 및 k 값을 변경하고, 이 변경된 n 값을 상기 행 구동 회로의 출력 수로 설정하도록 하면, 이중 스캔 표시 방식과 싱글 스캔 표시로 하는 계조 수가 다른 표시 방식이라도 동일한 액정 구동 장치를 사용할 수 있게 된다.
이와 같이, 동일한 액정 구동 장치를, 계조 수가 다른 표시 방식에 있어서 공통으로 사용할 수 있기 때문에, 동일한 액정 구동 장치를 대량으로 생산함에 따른 양산 효과, 즉 액정 구동 장치 1개당 가격의 저하에 따른 액정 표시 장치의 생산 비용의 삭감을 도모할 수 있다.
또한, 표시용 메모리에서도, 계조 수에 상관없이 용량을 일정하게 할 수 있으므로, 메모리 용량의 증대에 따른 액정 구동 장치의 가격 상승을 억제할 수 있다.
본 발명의 액정 구동 장치는 상기한 목적을 달성하기 위해, 행 및 열의 매트릭스 형상으로 화소가 배치되는 매트릭스형 액정 표시 패널로 공급하는 표시 데이터를 저장하는 표시용 메모리를 내장하고, 그 매트릭스형 액정 표시 패널을 구동하는 행 구동 회로 및 열 구동 회로를 구비한 액정 구동 장치에 있어서, 상기 표시용메모리의 표시 데이터 저장 영역의 어드레스의 카운트 수를 설정하고, 이 설정치에 따라 상기 행 구동 회로의 출력 수를 설정하는 설정 수단을 포함하고, 상기 설정 수단은, 상기 매트릭스형 액정 표시 패널의 표시 화면을 행 방향으로 2 분할하고, 분할된 표시 화면의 각각을 동시에 구동하여 표시하는 이중 스캔 표시 방식과, 상기 매트릭스형 액정 표시 패널의 표시 화면을 그대로 구동하여 표시하는 싱글 스캔 표시 방식으로 어드레스의 카운트 수를 변경하는 것을 특징으로 한다.
상기한 액정 표시 장치에 따르면, 상기 표시용 메모리의 표시 데이터 저장 영역의 어드레스의 카운트 수가, 이중 스캔 표시 방식과 싱글 스캔 표시 방식에서 변경되고, 이 변경 값에 따라 행 구동 회로의 출력 수가 변경되도록 되어 있으므로, 이중 스캔 표시 방식의 액정 표시 장치와 싱글 스캔 표시 방식의 액정 표시 장치에서 동일한 액정 구동 장치를 사용할 수 있다.
이에 따라, 동일한 액정 구동 장치를, 표시용 메모리의 표시 데이터 저장 영역의 어드레스의 카운트 수가 다른 표시 방식(이중 스캔 표시 방식, 싱글 스캔 표시 방식)에 있어서 공통으로 사용할 수 있기 때문에, 동일한 액정 구동 장치를 대량으로 생산함에 따른 양산 효과, 즉 액정 구동 장치의 1개당 가격의 저하에 따른 액정 표시 장치의 생산 비용의 삭감을 도모할 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은 이하에 나타내는 기재에 의해 충분히 알 수 있다. 또, 본 발명의 이점은, 첨부 도면을 참조한 다음 설명으로 명백해질 것이다.
〔실시 형태1〕
본 발명의 일 실시 형태에 대하여 설명하면, 이하와 같다. 또, 본 실시 형태에서는, 도 1에 이중 스캔 표시 방식의 액정 표시 장치를 도시하고, 도 2에 싱글 스캔 표시 방식의 액정 표시 장치를 도시한다.
우선, 이중 스캔 표시 방식의 액정 표시 장치에 대하여, 도 1을 참조하면서 이하에 설명한다.
도 1에 도시한 액정 패널(1003)은, 2k(k는 자연수) 계조 표시가 가능하고, 세그먼트 라인 수가 248, 공통 라인 수가 64의 매트릭스 STN 액정 표시 패널이다. 이 이중 스캔 표시 방식에서는 계조 수를 256로 한다. 따라서, k=8이 된다.
액정 드라이버(액정 구동 장치 : 1002)는, 32 라인을 구동하는 출력 수 n(n은 자연수)의 공통 구동 회로(행 구동 회로 : 1005), 248 라인을 구동하는 출력 수 m(m은 자연수)의 세그먼트 구동 회로(열 구동 회로 : 1004), m×n×k=248×32×8 비트의 용량을 갖는 표시 데이터 메모리(표시용 메모리 ： 1006), 이 표시 데이터 메모리(1006)를 제어하는 제어 회로(도시하지 않음), 및 표시 데이터 메모리(1006)의 영역을 화소 영역이나 계조 표시 영역으로 전환하는 전환 회로(출력 수 설정 수단, 설정 수단 : 1010)가 1 칩 LSI로 구성되어 있다.
표시 데이터 메모리(1006)를 제어하는 제어 회로(표시용 메모리 제어 수단)는, X 어드레스 카운터(1007), Y 어드레스 카운터(1008), 라인 어드레스 카운터(1009), 및 외부 CPU로부터의 제어 신호를 받는 인터페이스 회로(도시하지 않음)나 커맨드 디코더(도시하지 않음) 등으로 구성되어 있다.
여기서, Y 어드레스 카운터(1008), 라인 어드레스 카운터(1009)는, 64 라인분의 어드레스 공간을 가지고 있다.
그리고, 이중 스캔 표시 방식일 때에는, 액정 패널(1003)의 상하 각각에 설치된 동일한 2개의 액정 구동 회로(1002)로 구동하기 때문에, 각각 248×32 화소의 구동을 담당하면 된다. 따라서, 전환 회로(1010)에 의해, 표시 데이터 메모리(1006)의 영역은, 248×32(화소 수)×8 비트, 즉 256 계조 표시가 가능하도록, Y 어드레스 카운터(1008)와 라인 어드레스 카운터(1009)를 32 라인의 어드레스의 카운트를 행하도록 전환한다.
또, 싱글 스캔 표시 방식(도 2)일 때에는, 액정 구동 회로(1002)(후술하겠지만, 다른 공통 구동 회로(1011)도 설치함) 하나가 248×64 화소의 구동을 담당하기 때문에, 전환 회로(1010)에 의해 표시 데이터 메모리(1006)의 영역은, 248×64(화소 수) ×4 비트, 즉 16 계조 표시로 전환하도록, Y 어드레스 카운터와 라인 어드레스 카운터는 64 라인의 어드레스의 카운트를 행하도록 전환된다.
상기 세그먼트 구동 회로(1004)는, 표시 데이터 메모리(1006)로부터 판독된 1 라인, 248 화소분의 표시 데이터를 세그먼트 구동 회로(1004) 내의 홀드 메모리(도시하지 않음)에 저장하고, 1수평 동기 기간 래치하는데, 예를 들면 펄스 폭 변조 방식이면, 계조 펄스 선택 회로(도시하지 않음)로써 표시 데이터에 따른 펄스 폭을 선택하여, 액정 패널(1003)의 각 세그먼트 라인으로 출력함으로써 계조 표시를 행하고 있다.
한편, 공통 구동 회로(1005)는 32 라인의 액정 패널(1003)의 공통 라인을 1수평 동기 신호마다 순차 선택하여 주사 신호를 출력(상하, 각각 1개씩)함으로써, 1 프레임 사이에서 2회 주사함으로써 화면 표시를 행하고 있다.
이어서, 싱글 스캔 표시 방식의 액정 표시 장치에 대하여, 도 2를 참조하면서 이하에 설명한다.
또, 도 1에서 도시한 액정 구동 회로(1002)를 사용하는 경우, 표시 데이터 메모리(1006)의 용량은, 248×32×8=63488 비트로 되어 있으므로, 표시 데이터 메모리(1006)는 248×64×4 bit로 사용하게 되고, 액정 패널(1003)은 16 계조 표시가 된다.
Y 어드레스 카운터(1008) 및 라인 어드레스 카운터(1009)는 64 라인분의 어드레스 공간을 가지고 있으므로, 이 어드레스 공간을 그대로, 즉 64 라인분의 어드레스 카운트를 행한다.
세그먼트 구동 회로(1004)는 248의 출력을 갖고, 액정 패널에 표시 데이터에 대응한 계조의 파형을 출력한다. 공통 구동 회로(1005)는 32의 출력을 갖고, 순차 주사 신호를 출력한다.
싱글 스캔 표시 방식으로는 액정 구동 회로(1002)와, 이것과는 별도로 설치되는 32 라인을 구동하는 공통 구동 회로(1011)를 캐스케이드 접속하여 사용한다. 이 공통 구동 회로(1011)는, 액정 구동 회로(1002) 내의 공통 구동 회로(1005)와 기본적으로는 동일한 회로로 구성되어 있다.
공통 구동 회로(1005)는 일반적으로 공통 구동 회로(1005) 내에 있는 시프트 레지스터를 수평 동기 신호에 동기를 취하여, 스타트 펄스 신호(주사 개시의 신호로 CPU로부터 출력)를 입력하여 전송하고 있다.
그리고, 시프트 레지스터(32단)의 각 단으로부터의 출력을 기초하여, 주사 신호를 발생시키고 있다.
도 2에 도시한 싱글 스캔 표시 방식의 경우에는, 액정 구동 회로(1002) 내의 공통 구동 회로(1005) 내의 시프트 레지스터를 전송하여 최종 단으로부터 출력된 스타트 펄스 신호를, 외부 부착 공통 구동 회로(1011) 내의 시프트 레지스터(32단)에 입력하여, 동일하게 수평 동기 신호를 전송 클럭으로 하여 동기를 취하여 전송함으로써 캐스케이드 접속을 행하고, 동작시킴으로써 64 라인의 공통 라인을 순차 선택하여 주사하고 있다.
또한, 전환 회로(1010)의 이중 스캔 표시 방식이나 싱글 스캔 표시 방식의 전환은, 외부 CPU로부터의 커맨드에 의하거나, 액정 구동 회로(1002)에 전환단자(도시하지 않음)를 설치하여 행해도 무방하다. 또, 이후의 실시 형태2∼4도 마찬가지다.
이와 같이 256 계조, 이중 스캔 표시 방식의 액정 패널과, 16 계조, 싱글 스캔 표시 방식의 액정 패널로, 액정 구동 회로(1002) 내의 표시 데이터 메모리(1006)를 허비하지 않고, 액정 구동 회로(1002)를 공통으로 사용할 수 있다.
〔실시 형태2〕
본 발명의 다른 실시 형태에 대하여 설명하면, 이하와 같다. 또, 본 실시 형태에서는, 도 3에 이중 스캔 표시 방식의 액정 표시 장치를 도시하고, 도 4에 싱글 스캔 표시 방식의 액정 표시 장치를 도시한다.
본 실시 형태에서는, 싱글 스캔 표시 방식일 때, 도 4에 도시한 바와 같이 외부 부착의 32 입력 64 출력 셀렉트 회로(출력 수 변환 회로 : 1012)를 이용함으로써 액정 구동 회로(1002)를, 이중 스캔 표시 방식 및 싱글 스캔 표시 방식 쌍방으로 사용할 수 있도록 하는 것이다.
상기 실시 형태 예1에서의 전환 회로(1010)는, 여기서는 셀렉트 회로(1110)로 치환한다.
셀렉트 회로(1110)는, 전환 회로(1010)의 기능을 그대로 계승함과 함께, 싱글 스캔 표시 방식에서의 주사 기간의 전반(여기서는 1∼32 라인의 32 라인)과 후반(여기서는 33∼64 라인의 32 라인)으로 전환하는 전환 신호 S를 출력하는 기능이 더해진다. 그리고, 액정 구동 회로(1002)에는 상기 셀렉트 회로(1110)로부터의 전환 신호 S를 출력하기 위한 출력 단자(셀렉트 단자)가 추가되어 있다.
전환 신호 S는, 예를 들면 액정 구동 회로(1002) 내의 공통 구동 회로(1005) 내의 시프트 레지스터(32단)를, 전송되어 최종 단으로부터 출력되는 스타트 펄스 신호를 이용하여 래치를 걸면, 전반(1∼32 라인)은 로우 레벨 "L", 후반(33∼64 라인)은 하이 레벨 "H" 신호로 된다.
도 3에 도시한 듀얼 스캔 표시 방식으로의 동작 시에는, 상기 전환 신호 S는 사용되지 않는다. 즉, 본 실시 형태에서의 이중 스캔 표시 방식의 동작은, 실시 형태1의 이중 스캔 표시 방식에서의 동작과 동일해진다. 따라서, 여기서는 그 설명은 생략한다.
이어서, 싱글 스캔 표시 방식의 액정 표시 장치에 대하여, 도 4 및 도 5를참조하면서 이하에 설명한다.
도 4에 도시한 액정 표시 장치에서는 액정 구동 회로(1002)의 외부 부착으로 32 입력 64 출력 셀렉트 회로(1012)가 설치되어 있다.
이 32 입력 64 출력 셀렉트 회로(1012)는, 예를 들면 도 5에 도시한 바와 같은 회로 구성으로 된다. 또, 도 5에 도시한 공통 구동 회로는 액정 구동 회로(1002) 내의 공통 구동 회로(1005)이다.
앞서 말한 바와 같이, 전환 신호 S는 전반(1∼32 라인)은 로우 레벨 "L"이고, 후반(33∼64 라인)은 하이 레벨 "H"로 된다.
따라서, 도 5에서 도시한 액정 구동 회로(1002) 내의 공통 구동 회로(1005)로부터 출력되는 출력 C1은, 트랜지스터 T1을 통해 액정 패널(1003)의 공통 라인 1과, 하나 더, 트랜지스터 T33을 통해 액정 패널(1003)의 공통 라인(33)과 접속된다.
마찬가지로, 액정 구동 회로(1002) 내의 공통 구동 회로(1005)로부터 출력되는 출력 Ck는 트랜지스터 Tk를 통해 액정 패널의 공통 라인 k과, 하나 더, 트랜지스터 T32+k를 통해 액정 패널의 공통 라인 32+k와 접속된다. 여기서, k=1∼32로 한다.
한편, 트랜지스터 T1∼T32의 게이트에는, 인버터를 통해 전환 신호 S의 반전 신호가 입력되고, 트랜지스터 T33∼T64의 게이트에는 전환 신호 S가 입력되어 있다.
따라서, 액정 패널(1003)의 공통 라인에는, 전반은 공통 라인 1∼32 라인이순차 선택되어 주사되고, 계속해서 후반은 공통 구동 회로가 재차, 스타트 펄스 신호를 입력받고, 출력 C1로부터 C32로 순차 주사 신호를 출력하면, 액정 패널(1003)의 공통 라인 33∼64 라인이 순차 선택되어 주사된다.
또한, 32 입력 64 출력 셀렉트 회로(1012) 내의 트랜지스터는, MOS 트랜지스터나 트랜스미션 게이트 등의 아날로그 스위치로 구성하면 된다.
또한, 32 입력 64 출력 셀렉트 회로(1012)는 외부 부착이 아니고, 액정 구동 회로(1002)에 내장해도 무방하다. 이 경우, 전환 신호 S는 외부로는 나오지 않으므로, 이중 스캔 표시 방식일 때에는 전환 신호 S를 로우 레벨 "L"로 고정시킴으로써 32 라인에 대응할 수 있다.
상기 32 입력 64 출력 셀렉트 회로(1012)에 의해, 전반의 주사 기간에 구동 신호는 액정 패널(1003)의 상부를 주사하고, 후반의 주사 기간에 구동 신호는 액정 패널(1003)의 하부를 주사할 수 있다.
세그먼트 구동 회로(1004)의 동작은, 상기 실시 형태1의 도 2에서 도시한 싱글 스캔 표시 방식의 동작과 마찬가지이기 때문에, 생략한다.
이와 같이 256 계조, 이중 스캔 표시의 액정 패널과, 16 계조, 싱글 스캔 표시의 액정 패널로, 액정 드라이버 내의 표시 메모리를 허비하지 않고, 액정 구동 회로(1002)를 공통으로 사용할 수 있다.
〔실시 형태3〕
본 발명의 또 다른 실시 형태에 대하여 설명하면, 이하와 같다. 또, 본 실시 형태에서는, 도 6에 이중 스캔 표시 방식의 액정 표시 장치를 도시하고, 도 7에싱글 스캔 표시 방식의 액정 표시 장치를 도시한다.
본 실시 형태에서는, 싱글 스캔 표시 방식에 이용하는 것을 전제로 하여, 64 라인을 구동하는 공통 구동 회로를 구비하고 있으며, 또한 32/64 라인을 전환하기 위한 내부 카운터를 전환 회로(1010) 내에 설치한 액정 구동 장치에 대하여 설명한다.
따라서, 공통 구동 회로 내의 시프트 레지스터는 여기서는 64단으로 구성되어, 싱글 스캔 표시 방식일 때에는, 스타트 펄스 신호를 1∼64단까지 전송시키고, 시프트 레지스터의 각 단으로부터의 출력을 기초로 주사 신호를 만듦으로써 64 라인에 대응한다.
한편, 이중 스캔 표시 방식일 때에는, 시프트 레지스터는 32단의 출력으로 멈춘다. 이것은, 이중 스캔 표시 방식일 때에는, 앞의 내부 카운터로 32 라인을 카운트하게 되면, 시프트 레지스터의 전송 클럭을 멈추는 등으로 실현하도록 하면 된다. 이에 따라, 32 라인을 구동하는 공통 구동 회로로 전환할 수 있다.
우선, 이중 스캔 표시 방식의 액정 표시 장치에 대하여, 도 6을 참조하면서 이하에 설명한다.
액정 패널(1003)은, 세그먼트가 248, 공통이 64의 매트릭스 STN 액정 표시 장치로서, 상하 2 분할을 행하여 이중 스캔 표시 방식으로 구동하고 있다.
액정 구동 회로(1002)는, 표시 데이터 메모리(1006)를 248×32×8 bit 갖고, 256 계조의 표시가 가능하다. Y 어드레스 카운터(1008) 및 라인 어드레스 카운터(1009)는, 64 라인분의 어드레스 공간을 갖고, 이중 스캔시에는 32 라인분의어드레스의 카운트를 행한다.
세그먼트 구동 회로(1004)는 248의 출력을 갖고, 액정 패널(1003)에 표시 데이터에 대응한 계조의 파형을 출력한다.
공통 구동 회로(1005)는, 64의 출력을 갖지만, 1부터 32 출력에 순차 주사 신호를 출력하고, 33으로부터 64 출력에는 주사 신호를 출력하지 않는다.
이어서, 싱글 스캔 표시 방식의 액정 표시 장치에 대하여, 도 7을 참조하면서 이하에 설명한다.
도 7은, 도 6의 액정 구동 회로(1002)를 이용하여 싱글 스캔 표시 방식으로 구동한 경우를 도시한 도면이다.
표시 데이터 메모리(1006)는, 248×64×4bit로 사용하기 때문에, 16 계조의 표시가 된다. Y 어드레스 카운터(1008) 및 라인 어드레스 카운터(1009)는 64 라인분의 어드레스 공간을 갖고, 싱글 스캔일 때에는 64 라인분의 어드레스 카운트를 행한다.
Y 어드레스 카운터(1008) 및 라인 어드레스 카운터(1009)는 64 라인분의 어드레스 공간을 가지고 있으므로, 이 어드레스 공간을 그대로, 즉 64 라인분의 어드레스 카운트를 행한다.
세그먼트 구동 회로(1004)는, 248의 출력을 갖고, 액정 패널에 표시 데이터에 대응한 계조의 파형을 출력한다. 공통 구동 회로(1005)는 32의 출력을 갖고, 순차 주사 신호를 출력한다.
싱글 스캔 표시 방식으로는, 액정 구동 회로(1002)와, 이것과는 별도로 설치되는 32 라인을 구동하는 공통 구동 회로(1011)를 접속하여 사용한다. 이 공통 구동 회로(1011)는 액정 구동 회로(1002) 내의 공통 구동 회로(1005)와 기본적으로는 동일한 회로로 구성되어 있다.
공통 구동 회로(1005)는 일반적으로 공통 구동 회로(1005) 내에 있는 시프트 레지스터를 수평 동기 신호에 동기를 취하여, 스타트 펄스 신호(주사 개시의 신호로 CPU로부터 출력)를 입력하여 전송시키고 있다.
그리고, 시프트 레지스터(32단)의 각 단으로부터의 출력을 기초로, 주사 신호를 발생시키고 있다.
이와 같이 256 계조, 이중 스캔 표시의 액정 패널과, 16 계조, 싱글 스캔 표시의 액정 패널로, 액정 드라이버 내의 표시 메모리를 허비하지 않고, 액정 구동 회로(1002)를 공통으로 사용할 수 있다.
[실시 형태4〕
본 발명의 또 다른 실시 형태에 대하여 설명하면, 이하와 같다. 또, 본 실시 형태에서는, 도 8에 이중 스캔 표시 방식의 액정 표시 장치를 도시하고, 도 9에 싱글 스캔 표시 방식의 액정 표시 장치를 도시한다.
본 실시 형태에서는, 상기한 각 실시 형태와 같이 공통 구동 회로는 내장하지 않고, 액정 구동 회로(1002)는 248 라인을 구동하는 세그먼트 구동 회로(1004), 248×32×8 비트의 용량을 갖는 표시 데이터 메모리(1006), 이 표시 데이터 메모리를 제어하는 제어 회로, 및 표시 데이터 메모리의 어드레스 공간을 화소 영역이나 계조 표시 영역으로 전환하는 전환 회로(1010)가 1 칩 LSI로 구성되어 있다.
표시 데이터 메모리(1006)를 제어하는 제어 회로는, X 어드레스 카운터(1007), Y 어드레스 카운터(1008), 라인 어드레스 카운터(1009), 및 외부 CPU로부터의 제어 신호를 받는 인터페이스 회로(도시하지 않음)나 커맨드 디코더(도시하지 않음) 등으로 구성되어 있다.
즉, 도 8 및 도 9에 도시한 바와 같이, 32 라인을 구동하는 두개의 공통 구동 회로(1011)가 1 칩이 되어 액정 구동 회로(1002)와는 별도로 형성되어 있다. 또, 도 9에 도시한 싱글 스캔 표시 방식의 액정 표시 장치인 경우에는, 두개의 공통 구동 회로(1011)는 캐스케이드 접속되어 있다.
이중 스캔 표시 방식인 경우에는, 액정 패널(1003)의 상반분의 공통 라인 1∼32를 구동하는 공통 구동 회로(1)와, 하반분의 공통 라인 33∼64를 구동하는 공통 구동 회로(2)(공통 구동 회로(1)와 동일함)와 액정 구동 회로(1002)로 구동한다.
한편, 싱글 스캔 표시인 경우에는, 캐스케이드 접속한 공통 구동 회로(1)와 공통 구동 회로(2)와, 액정 드라이버로 구동한다.
액정 패널(1003)은, 세그먼트가 248, 공통이 64의 매트릭스 STN 액정 표시 장치에서, 상하 2 분할을 행하여 이중 스캔으로 구동하고 있다.
액정 구동 회로(1002)는 표시 데이터 메모리(1006)를 248×32×8 bit 갖고, 256 계조의 표시가 가능하다.
Y 어드레스 카운터(1008) 및 라인 어드레스 카운터(1009)는 64 라인분의 어드레스 공간을 갖고, 이중 스캔시에는 32 라인분의 어드레스의 카운트를 행한다.
세그먼트 구동 회로(1004)는 248의 출력을 갖고, 액정 패널에 표시 데이터에 대응한 계조의 파형을 출력한다.
공통 구동 회로(1011)는, 상술한 바와 같이 액정 구동 회로(1002)와는 다른 LSI이고, 32의 출력을 갖고, 순차 주사 신호를 출력한다.
이어서, 싱글 스캔 표시 방식의 액정 표시 장치에 대하여, 도 9를 참조하면서 이하에 설명한다.
도 9는, 도 8의 액정 구동 회로(1002)를 이용하여 싱글 스캔 표시 방식으로 구동한 경우를 도시한 도면이다.
표시 데이터 메모리(1006)는 248×64×4 bit로 사용하기 때문에, 16 계조의 표시가 된다.
Y 어드레스 카운터(1008) 및 라인 어드레스 카운터(1009)는 64 라인분의 어드레스 공간을 갖고, 싱글 스캔일 때에는 64 라인분의 어드레스 카운트를 행한다.
세그먼트 구동 회로(1004)는 248의 출력을 갖고, 액정 패널(1003)에 표시 데이터에 대응한 계조의 파형을 출력한다.
공통 구동 회로(1011)는 32의 출력을 갖고, 순차 주사 신호를 출력하는 LSI를 2개 설치하고, 서로를 캐스케이드 접속함으로써 64 출력의 주사 신호를 얻는다. 또한, 32 출력의 LSI 2개를 대신하여, 64 출력의 LSI로 해도 무방하다.
이와 같이 256 계조, 이중 스캔 표시의 액정 패널과, 16 계조, 싱글 스캔 표시의 액정 패널로, 액정 드라이버 내의 표시 메모리를 허비하지 않고, 액정 구동 회로(1002)를 공통으로 사용할 수 있다.
또, 상기한 각 실시 형태에서는, 256 계조와 16 계조와의 조합으로 설명했지만, 이것에 한정되는 것이 아니고, 예를 들면 64 계조와, 8 계조의 조합이어도 무방하다. 또한, 마찬가지의 사고 방식을 행하면, 256 계조의 드라이버를 사용하여, 싱글 스캔일 때에는 8 계조의 표시 화면을 2면으로, 4 계조의 표시 화면을 1면으로 하는 것과 같이 표시용 메모리를 분할하고, 전환하여 사용할 수도 있다.
이상과 같이, 각 실시 형태에서는, 어떤 경우든 표시용 메모리인 표시 데이터 메모리(1006)에서의 표시 데이터 저장용 어드레스를 변경하도록 하면, 이중 스캔 표시 방식과 싱글 스캔 표시 방식이라고 하는 계조 수가 다른 표시 방식이라도 동일한 액정 구동 장치를 사용할 수 있게 된다.
이와 같이, 동일한 액정 구동 장치를, 계조 수가 다른 표시 방식에서 공통으로 사용할 수 있기 때문에, 동일한 액정 구동 장치를 대량으로 생산함에 따른 양산 효과, 즉 액정 구동 장치의 1개당 가격의 저하에 따른 액정 표시 장치의 생산 비용의 삭감을 도모할 수 있다.
또한, 표시 데이터 메모리(1006)에 대해서도, 계조 수에 상관없이 용량을 일정하게 할 수 있으므로, 메모리 용량의 증대에 따르는 액정 구동 장치의 가격 상승을 억제할 수 있다.
본 발명의 액정 구동 장치를 이용하면, 이하와 같은 효과를 발휘한다.
고화질·다계조 표시(실시 형태에서는 256 계조)가 필요한 경우, 상하 분할에 대응하여 액정 드라이버를 2개 사용하여, 이중 스캔을 행하는 구동 회로를 구성하고, 한편 특히 고화질·다계조를 필요로 하지 않은 경우, 계조 수를 감소(상기한 각 실시 형태에서는 16 계조)시킴에 따라, 상술한 이중 스캔을 행하는 구동 회로와 동일한 드라이버를 사용하여, 싱글 스캔을 행하는 구동 회로를 구성할 수 있기 때문에, 상품의 공통화에 의한 비용 삭감을 도모할 수 있다.
고화질을 위해, 화소 수가 증가하거나 다계조 표시에 대응하면, 내장된 표시 데이터 메모리의 용량도 비약적으로 증대하기 때문에, 칩 사이즈도 커져, 액정 드라이버의 비용 상승을 초래하였지만, 이중 스캔 표시 및 싱글 스캔 표시 쌍방에도 동일한 액정 드라이버가 사용될 수 있기 때문에, 양산 효과에 의한 비용 절감을 도모할 수 있다.
표시 데이터 메모리의 용량과는 별도로, 세그먼트 구동 회로도 내부에 시프트 레지스터, 홀드 메모리, 계조 펄스 선택 회로 및 출력 회로를 갖은 경우, 칩 점유 면적은 비교적 크다.
그러나, 공통 구동 회로는 시프트 레지스터와 출력 회로로 기본적으로 구성되기 때문에, 비교적 칩 점유 면적은 적어도 충분하다.
또한, 도 4에 도시한 액정 표시 장치에서 사용하고 있는 32 입력 64 출력 셀렉트 회로도 칩 점유 면적은 작고, 따라서 외부 부착용 공통 구동 회로나 32 입력 64 출력 셀렉트 회로는 염가이다.
또한, 각 실시 형태에서는, 248×32×8 비트의 표시 데이터 메모리 내장 액정 드라이버를, 이중 스캔 표시에서는 248×32 화소, 256 계조 표시에 사용하여, 싱글 스캔 표시에서는 248×64, 16 계조로 전환하여 사용하는 예로 설명했지만, 싱글 스캔 표시로 248×128, 8 계조 표시라도 무방하다. 이 경우에는 외부 부착의 공통 구동 회로(32 라인용)를 4개 캐스케이드 접속하면 된다.
이와 같이, 화소 영역이나 계조 표시 영역의 전환은, 매트릭스형 STN 액정 표시 장치에서는, 깜박거림 등이 시각, 즉 느껴지지 않는 범위에서 화소 영역을 늘려 행해도 무관하다.
또한, 표시 데이터 메모리의 화소 영역이나 계조 표시 영역의 전환, 또한 공통 구동 회로측에 외부 부착 회로를 설치하는 기법은, TFT 구동 방식에서도 앞의 세그먼트 구동 회로를 소스 구동 회로에, 한편 공통 구동 회로를 게이트 구동 회로로 치환하면 용이하게 실현할 수 있다. 예를 들면, 도 11 및 도 12에 도시한 바와 같이, 도 1에 도시한 액정 구동 회로(1002)를 TFT 액정 드라이버(2002)로, 액정 패널(1003)을 TFT 액정 패널(2003)로, 세그먼트 구동 회로(1004)를 소스 구동 회로(2004)로, 공통 구동 회로(1005)를 게이트 구동 회로(2005)로, 외부 부착의 공통 구동 회로(1011)를 외부 부착의 게이트 구동 회로(2011)로 치환하면, 본 발명을 TFT 구동 방식에 적용할 수 있다.
이와 같이, 표시 데이터 메모리의 영역을 화소 영역이나 계조 표시 영역으로 전환하여 사용 가능하게 함으로써, 그다지 다계조 표시가 필요가 없는데, 예를 들면, 캐릭터 표시나 만화 표시를 행하는 액정 표시 장치에서는 계조 수를 대폭 줄여 대 화소 수의 액정 표시 장치에 채용할 수 있고, 한편 화면이 작고 화소 수도 비교적 적은 휴대 전화용 표시에서는, 다계조 표시에 비중을 둔 액정 표시 장치로 전환하여 적용할 수 있는 등, 동일한 액정 드라이버를 이용하여 융통성 있는 액정 표시장치를 제공할 수 있다.
이들 효과를 실현하기 위해, 본 발명에서는 다른 액정 구동 장치를 제안한다. 즉, 액정 구동 장치는, 표시 데이터를 저장하는 메모리를 내장하고, 매트릭스형 액정 표시 장치를 구동하는 회로에 있어서, 이중 스캔으로 사용하는 경우와 싱글 스캔으로 사용하는 경우에 공통으로 사용할 수 있도록 표시 영역이 배가 되는 싱글 스캔일 때에는, 계조를 나타내는 표시용 메모리의 비트 수를 반으로 하도록 구성해도 무방하다.
또한, 상기 액정 구동 장치에 있어서, 이중 스캔으로 사용하는 경우와 싱글 스캔으로 사용하는 경우에 공통으로 사용할 수 있도록, 내장 메모리를 어드레스하는 회로를 싱글 스캔에 사용하는 경우에 있어서, 이중 스캔시에는 필요없는 어드레스 공간을 미사용으로 할 수 있도록 해도 무방하다.
또한, 상기 액정 구동 장치에 있어서, 외부 부착의 공통 구동 회로를 캐스케이드 접속하는 기능을 갖도록 해도 된다.
또한, 상기 액정 구동 장치에 있어서, 이중 스캔으로 사용하는 경우와 싱글 스캔으로 사용하는 경우에 공통으로 사용할 수 있도록, 공통 구동 회로의 출력 수를 싱글 스캔에 사용하는 경우에 있어서, 이중 스캔시에는 필요없는 출력을 미사용으로 할 수 있도록 해도 무방하다.
또한, 상기 액정 구동 장치에 있어서, 공통 구동 회로의 출력 수를 이중 스캔에 사용하는 경우에 있어서, 이중 스캔으로 사용하는 경우와 싱글 스캔로 사용하는 경우에 공통으로 사용할 수 있도록 외부 부착의 셀렉터를 접속함으로써, 공통구동 출력을 배로 할 수 있도록 해도 무방하다.
따라서, 표시 데이터 메모리의 용량을 2 분할할 수 있도록 해 두고, 이중 스캔에서의 다계조와 싱글 스캔에서의 저계조인 경우에 사용 메모리의 어드레스 방법을 전환할 수 있는 장치를 구비하도록 하면 된다.
공통 구동 회로와, 세그먼트 구동 회로가 LSI에 1 칩화되어 있는 경우에는, 싱글 스캔용에 외부 부착의 공통 구동 회로를 설치한다.
상기 구성에 의해, 이중 스캔에서의 다계조 표시를 행하는, 액정 드라이버 1개를 이용하여, 싱글 스캔에서의 저계조의 패널을 구동할 수 있기 때문에, 고기능의 표시 패널과, 염가의 표시 패널로, 부품의 공통화를 행할 수 있고, 비용 삭감을 행할 수 있다.
이상과 같이, 본 발명의 액정 구동 장치는 행 및 열의 매트릭스 형상으로 화소가 배치되고, 2k(k는 자연수) 계조 표시를 행하는 매트릭스형 액정 표시 패널로 공급하는 표시 데이터를 저장하는 표시용 메모리를 내장하고, 출력 수 m(m은 자연수)인 열 구동 회로와 출력 수 n(n은 자연수)인 행 구동 회로를 갖는 액정 구동 장치에 있어서, 상기 표시용 메모리의 용량을 m×n×k 비트로 표시했을 때, 이 m×n×k 비트 중 n×k 비트를 일정하게 하여, n 값 및 k 값을 변경하는 표시용 메모리 제어 수단과, 상기 표시용 메모리 제어 수단에 의해 변경된 n 값을, 상기 행 구동 회로의 출력 수로 설정하는 출력 수 설정 수단을 구비한 구성이다.
따라서, 표시용 메모리 제어 수단에 의해 n 값 및 k 값이 변경됨으로써,m×n으로 나타나는 표시용 메모리 내의 표시 데이터 저장용 어드레스가 변경된다. 그러나, n×k 비트는 일정하므로, n 값 및 k 값이 변경되어도 표시용 메모리의 용량(m×n×k)은 변경되지 않는다.
또한, k 값이 변경되는 것은, 매트릭스형 액정 표시 패널의 계조 수가 변경되는 것을 나타내고, n 값이 변경되는 것은 행 구동 회로의 출력 수가 변경되는 것을 나타낸다.
따라서, n 값 및 k 값이 변경되는 것으로, 표시용 메모리의 용량을 변경하지 않고, 계조 수에 따른 행 구동 회로의 출력 수로 설정된다.
이상과 같이, 표시용 메모리의 용량을 m×n×k 비트로 표시했을 때, 이 m×n×k 비트 중 n×k 비트를 일정하게 하여, n 값 및 k 값을 변경하고, 이 변경된 n 값을 상기 행 구동 회로의 출력 수로 설정하도록 하면, 이중 스캔 표시 방식과 싱글 스캔 표시라고 하는 계조 수가 다른 표시 방식이라도 동일한 액정 구동 장치를 사용할 수 있게 된다.
이와 같이, 동일한 액정 구동 장치를, 계조 수가 다른 표시 방식에 있어서 공통으로 사용할 수 있기 때문에, 동일한 액정 구동 장치를 대량으로 생산함에 따른 양산 효과, 즉 액정 구동 장치의 1개당 가격의 저하에 따른 액정 표시 장치의 생산 비용의 삭감을 도모할 수 있다.
또한, 표시용 메모리에서도 계조 수에 상관없이, 용량을 일정하게 할 수 있기 때문에, 메모리 용량의 증대에 따른 액정 구동 장치의 가격 상승을 억제할 수 있는 효과를 발휘한다.
또한, 본 발명의 액정 구동 장치는, 행 및 열의 매트릭스 형상으로 화소가 배치된 매트릭스형 액정 표시 패널로 공급하는 표시 데이터를 저장하는 표시용 메모리를 내장하고, 그 매트릭스형 액정 표시 패널을 구동하는 행 구동 회로 및 열 구동 회로를 구비한 액정 구동 장치에 있어서, 상기 표시용 메모리의 표시 데이터 저장 영역의 어드레스의 카운트 수를 설정하고, 이 설정치에 따라 상기 행 구동 회로의 출력 수를 설정하는 설정 수단을 포함하고, 상기 설정 수단은, 상기 매트릭스형 액정 표시 패널의 표시 화면을 행 방향으로 2 분할하고, 분할된 표시 화면의 각각을 동시에 구동하여 표시하는 이중 스캔 표시 방식과, 상기 매트릭스형 액정 표시 패널의 표시 화면을 그대로 구동하여 표시하는 싱글 스캔 표시 방식으로 어드레스의 카운트 수를 변경하는 구성이다.
따라서, 상기 표시용 메모리의 표시 데이터 저장 영역의 어드레스의 카운트 수가, 이중 스캔 표시 방식과 싱글 스캔 표시 방식으로 변경되어, 이 변경 값에 따라 행 구동 회로의 출력 수가 변경되도록 되어 있으므로, 이중 스캔 표시 방식의 액정 표시 장치와 싱글 스캔 표시 방식의 액정 표시 장치로 동일한 액정 구동 장치를 사용할 수 있다.
이에 따라, 동일한 액정 구동 장치를, 표시용 메모리의 표시 데이터 저장 영역의 어드레스의 카운트 수가 다른 표시 방식(이중 스캔 표시 방식, 싱글 스캔 표시 방식)에 있어서 공통으로 사용할 수 있기 때문에, 동일한 액정 구동 장치를 대량으로 생산함에 따른 양산 효과, 즉 액정 구동 장치의 1개당 가격의 저하에 따른 액정 표시 장치의 생산 비용의 삭감을 도모할 수 있는 효과를 발휘한다.
또한, 상기 설정 수단은, 이중 스캔 표시 방식의 어드레스의 카운트 수를, 싱글 스캔 표시 방식의 어드레스의 카운트 수보다도 적어지도록 설정해도 된다.
이 경우, 표시용 메모리 내에서, 이중 스캔시에는 필요없는 어드레스 공간(어드레스의 카운트 수)을 미사용으로 할 수 있는 효과를 발휘한다.
또한, 상기 설정 수단은 이중 스캔 표시 방식의 행 구동 회로의 출력 수를, 싱글 스캔 표시 방식의 행 구동 회로의 출력 수의 반이 되도록 표시용 메모리의 어드레스의 카운트 수를 설정하도록 해도 된다.
이 경우, 행 구동 회로에서, 이중 스캔 표시 방식시에는 필요없는 출력을 미사용으로 할 수 있는 효과를 발휘한다.
또한, 상기 설정 수단에 의해 출력 수가 이중 스캔 표시 방식에 대응하여 설정된 행 구동 회로에, 또 다른 행 구동 회로가 캐스케이드 접속되어도 무방하다.
이 경우, 이중 스캔 표시 방식에 맞는 출력 수의 행 구동 회로에, 다른 행 구동 회로를 캐스케이드 접속함으로써, 싱글 스캔 표시 방식에 있어서, 매트릭스형 액정 패널에 공급하는 행 신호의 출력 수를 증가시킬 수 있으므로, 이중 스캔 표시 방식의 액정 표시 장치와 싱글 스캔 표시 방식의 액정 표시 장치로 동일한 액정 구동 장치를 사용할 수 있는 효과를 발휘한다.
또한, 상기 설정 수단에 의해 출력 수가 이중 스캔 표시 방식에 대응하여 설정된 행 구동 회로에, 그 행 구동 회로의 출력 수를 2배로 변환하는 출력 수 변환 회로가 설치되어도 무방하다.
이 경우, 싱글 스캔 표시 방식 시에 상기 출력 수 변환 회로에 의해 출력 수가 이중 스캔 표시 방식 시의 2배로 변환함으로써, 이중 스캔 표시 방식에 맞는 출력 수의 행 구동 회로라도, 싱글 스캔 표시 방식의 출력 수에 맞출 수 있다. 따라서, 이중 스캔 표시 방식의 액정 표시 장치와 싱글 스캔 표시 방식의 액정 표시 장치에서 동일한 액정 구동 장치를 사용할 수 있는 효과를 발휘한다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시 양태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 함으로써, 그와 같은 구체예에만 한정하여 협의로 해석되는 것이 아니며, 본 발명의 정신과 다음에 기재하는 특허 청구 범위 내에서, 다양하게 변경하여 실시할 수 있는 것이다.

Claims (6)

  1. 행 및 열의 매트릭스 형상으로 화소가 배치되고, 2k(k는 자연수) 계조 표시를 행하는 매트릭스형 액정 표시 패널과,
    상기 매트릭스형 액정 표시 패널로 공급하는 표시 데이터를 저장하는 표시용 메모리와,
    출력 수 m(m은 자연수)인 열 구동 회로와,
    출력 수 n(n은 자연수)인 행 구동 회로와,
    상기 표시용 메모리의 용량을 m×n×k 비트로 표시했을 때, 상기 m×n×k 비트 중 n×k 비트를 일정하게 하고, n 값 및 k 값을 변경하는 표시용 메모리 제어 수단과,
    상기 표시용 메모리 제어 수단에 의해 변경된 n 값을, 상기 행 구동 회로의 출력 수로 설정하는 출력 수 설정 수단
    을 포함하는 것을 특징으로 하는 액정 구동 장치.
  2. 행 및 열의 매트릭스 형상으로 화소가 배치된 매트릭스형 액정 표시 패널과,
    상기 매트릭스형 액정 표시 패널로 공급하는 표시 데이터를 저장하는 표시용 메모리와,
    상기 매트릭스형 액정 표시 패널을 구동하는 행 구동 회로 및 열 구동 회로와,
    상기 표시용 메모리의 표시 데이터 저장 영역의 어드레스의 카운트 수를 설정하고, 상기 설정치에 따라 상기 행 구동 회로의 출력 수를 설정하는 설정 수단을 포함하며,
    상기 설정 수단은, 상기 매트릭스형 액정 표시 패널의 표시 화면을 행 방향에 2 분할하고, 분할된 표시 화면의 각각을 동시에 구동하여 표시하는 이중 스캔 표시 방식과, 상기 매트릭스형 액정 표시 패널의 표시 화면을 그대로 구동하여 표시하는 싱글 스캔 표시 방식으로 어드레스의 카운트 수를 변경하는 것을 특징으로 하는 액정 구동 장치.
  3. 제2항에 있어서,
    상기 설정 수단은, 이중 스캔 표시 방식의 어드레스의 카운트 수를, 싱글 스캔 표시 방식의 어드레스의 카운트 수보다도 적어지도록 설정하는 것을 특징으로 하는 액정 구동 장치.
  4. 제2항에 있어서,
    상기 설정 수단은, 이중 스캔 표시 방식의 행 구동 회로의 출력 수를, 싱글 스캔 표시 방식의 행 구동 회로의 출력 수의 반이 되도록 표시용 메모리의 어드레스의 카운트 수를 설정하는 것을 특징으로 하는 액정 구동 장치.
  5. 제2항에 있어서,
    상기 설정 수단에 의해 출력 수가 이중 스캔 표시 방식에 대응하여 설정된 행 구동 회로에, 또 다른 행 구동 회로가 캐스케이드 접속되는 것을 특징으로 하는 액정 구동 장치.
  6. 제2항에 있어서,
    상기 설정 수단에 의해 출력 수가 이중 스캔 표시 방식에 대응하여 설정된 행 구동 회로에, 상기 행 구동 회로의 출력 수를 2배로 변환하는 출력 수 변환 회로가 설치되는 것을 특징으로 하는 액정 구동 장치.
KR10-2002-0036628A 2001-06-29 2002-06-28 액정 구동 장치 KR100496370B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001199947A JP3710728B2 (ja) 2001-06-29 2001-06-29 液晶駆動装置
JPJP-P-2001-00199947 2001-06-29

Publications (2)

Publication Number Publication Date
KR20030003058A true KR20030003058A (ko) 2003-01-09
KR100496370B1 KR100496370B1 (ko) 2005-06-21

Family

ID=19037155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0036628A KR100496370B1 (ko) 2001-06-29 2002-06-28 액정 구동 장치

Country Status (4)

Country Link
US (1) US6784868B2 (ko)
JP (1) JP3710728B2 (ko)
KR (1) KR100496370B1 (ko)
TW (1) TW583616B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048775A (ko) * 2015-10-27 2017-05-10 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248600B (en) * 2003-05-08 2006-02-01 Ind Tech Res Inst Apparatus and method for supplying the video signal with time-division multiplexing
US7190337B2 (en) * 2003-07-02 2007-03-13 Kent Displays Incorporated Multi-configuration display driver
WO2005081779A2 (en) * 2004-02-19 2005-09-09 Kent Displays Incorporated Staked display with shared electrode addressing
US7236151B2 (en) * 2004-01-28 2007-06-26 Kent Displays Incorporated Liquid crystal display
JP4601279B2 (ja) 2003-10-02 2010-12-22 ルネサスエレクトロニクス株式会社 コントローラドライバ，及びその動作方法
CN100513158C (zh) * 2004-01-28 2009-07-15 肯特显示器公司 液晶显示膜
US7796103B2 (en) * 2004-01-28 2010-09-14 Kent Displays Incorporated Drapable liquid crystal transfer display films
US8199086B2 (en) 2004-01-28 2012-06-12 Kent Displays Incorporated Stacked color photodisplay
JP4290661B2 (ja) * 2004-04-19 2009-07-08 シャープ株式会社 表示装置およびその駆動方法
JP2006039457A (ja) * 2004-07-30 2006-02-09 Oki Electric Ind Co Ltd 表示パネルのスキャン方法及び表示装置
US20060202925A1 (en) * 2004-12-07 2006-09-14 William Manning Remote cholesteric display
KR100621020B1 (ko) * 2004-12-08 2006-09-19 엘지전자 주식회사 휴대단말기의 표시부 제어장치 및 방법
WO2006134853A1 (ja) * 2005-06-13 2006-12-21 Sharp Kabushiki Kaisha 表示装置及びその駆動制御装置、並びに走査信号線駆動方法及び駆動回路
US7791700B2 (en) * 2005-09-16 2010-09-07 Kent Displays Incorporated Liquid crystal display on a printed circuit board
JP4822406B2 (ja) * 2005-09-26 2011-11-24 ルネサスエレクトロニクス株式会社 表示制御駆動装置および表示システム
US7728810B2 (en) * 2005-11-28 2010-06-01 Lg Display Co., Ltd. Display device and method for driving the same
US20100141552A1 (en) * 2008-12-04 2010-06-10 Andrew Rodney Ferlitsch Methods and Systems for Imaging Device and Display Interaction
FR2978859B1 (fr) * 2011-08-05 2014-01-24 Thales Sa Systeme d'affichage smart-dual
KR101876940B1 (ko) * 2012-06-28 2018-07-11 삼성디스플레이 주식회사 스캔 구동 유닛 및 이를 구비하는 유기 발광 표시 장치
CN106375553B (zh) * 2016-08-24 2019-09-17 武汉华星光电技术有限公司 显示屏组合及具有该显示屏组合的移动终端
WO2020194492A1 (ja) * 2019-03-26 2020-10-01 シャープ株式会社 表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121391A (ja) * 1982-12-28 1984-07-13 シチズン時計株式会社 液晶表示装置
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
JPH09281933A (ja) 1996-04-17 1997-10-31 Hitachi Ltd データドライバ及びこれを用いた液晶表示装置，情報処理装置
JPH1056602A (ja) * 1996-08-08 1998-02-24 Sony Corp 液晶表示装置
TW373103B (en) * 1997-01-16 1999-11-01 Alps Electric Corp Exposure control device and exposure apparatus
JPH1185106A (ja) * 1997-09-01 1999-03-30 Alps Electric Co Ltd 表示制御装置および表示装置
JP3618049B2 (ja) * 1998-09-30 2005-02-09 京セラ株式会社 液晶表示装置の駆動方法
KR100312760B1 (ko) * 1999-02-24 2001-11-03 윤종용 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법
JP2002040998A (ja) * 2000-07-26 2002-02-08 Nec Eng Ltd Ｌｃｄ表示制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048775A (ko) * 2015-10-27 2017-05-10 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Also Published As

Publication number Publication date
KR100496370B1 (ko) 2005-06-21
TW583616B (en) 2004-04-11
US6784868B2 (en) 2004-08-31
US20030011549A1 (en) 2003-01-16
JP3710728B2 (ja) 2005-10-26
JP2003015611A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
KR100496370B1 (ko) 액정 구동 장치
US6323871B1 (en) Display device and its driving method
KR100570317B1 (ko) 표시장치와, 표시시스템 및 표시장치의 구동방법
US8031154B2 (en) Display device
US7369124B2 (en) Display device and method for driving the same
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
JP4807938B2 (ja) コントローラドライバ及び表示装置
JP5395328B2 (ja) 表示装置
US6611261B1 (en) Liquid crystal display device having reduced number of common signal lines
US20130063499A1 (en) Display device, driving method of display device, and electronic apparatus
JP2006171034A (ja) 表示装置および携帯端末
US5801671A (en) Liquid crystal driving device
CN113223468B (zh) 显示装置以及源极驱动器
US20070080915A1 (en) Display driver, electro-optical device, electronic instrument, and drive method
US6919872B2 (en) Method and apparatus for driving STN LCD
KR100774895B1 (ko) 액정 표시 장치
KR100386732B1 (ko) 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치
US5892495A (en) Scanning circuit and image display apparatus
JP2006500613A (ja) アクティブマトリクスディスプレイ
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JP2003005695A (ja) 表示装置および多階調表示方法
JP4807070B2 (ja) 電気光学装置の駆動方法、表示ドライバ、電気光学装置及び電子機器
JPH07104716A (ja) 表示装置
JP2009134055A (ja) 表示装置
JP2827990B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee