KR20030002161A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20030002161A
KR20030002161A KR1020010038903A KR20010038903A KR20030002161A KR 20030002161 A KR20030002161 A KR 20030002161A KR 1020010038903 A KR1020010038903 A KR 1020010038903A KR 20010038903 A KR20010038903 A KR 20010038903A KR 20030002161 A KR20030002161 A KR 20030002161A
Authority
KR
South Korea
Prior art keywords
test
address
write
semiconductor memory
data
Prior art date
Application number
KR1020010038903A
Other languages
English (en)
Inventor
장영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038903A priority Critical patent/KR20030002161A/ko
Publication of KR20030002161A publication Critical patent/KR20030002161A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 테스트에 요하는 시간과 비용을 절감하는데 적당한 반도체 메모리 장치에 관한 것으로, 메모리 내부에 포함된 내부 테스트 장치에 있어서, 테스트 신호를 입력받아 내부에서 메모리 셀의 테스트를 제어하는 내부 테스트 제어부와, 수행해야 할 테스트의 종류 및 진행중인 테스트 상태를 저장하는 제 1 레지스터와, 라이트/리드 패턴 데이터 및 테스트 결과를 임시적으로 저장하는 제 2 레지스터와, 리드 및 라이트 시 테스트 패턴에 따라 어드레스를 발생하는 어드레스 발생부와, 라이트 시간을 설정하는 타이머를 포함하여 구성되는 것을 특징으로 한다.

Description

반도체 메모리 장치{INTERNAL TEST DEVICE OF SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메모리 테스트에 요하는 시간과 비용을 절감하는데 적당한 반도체 메모리 장치에 관한 것이다.
시스템 온 실리콘(System on silicon) 그리고 실리콘 온 시스템(Silicon on system)화의 추세에 따라 칩 상에 많은 기능이 내장되면서 그에 대한 테스트 방법도 활발하게 연구되고 있다.
특히, 최근에는 프로그래밍된 정보를 지울 수 있는 메모리인 EPROM(UV erasable and electrically programmable ROM)에 대한 테스트 방법이 다양하게 제기되고 있다.
도 1는 종래의 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 1에 도시한 바와 같이, 종래의 불휘발성 메모리 장치는 불휘발성 메모리와 테스트 장비 간에 상호 연결하여 구성된다.
상기 불휘발성 메모리는 외부 어드레스 신호를 입력받는 어드레스 포트(3)와, 메모리 셀(13)의 어드레싱에 필요한 어드레스 버스(Address Bus)(4)와, 데이터를 입출력하는 데이터 입출력 포트(1)와, 체크 패턴 등의 입출력 버스인 데이터 버스(Data Bus)(2)와, 라이트(Write) 및 리드(Read) 모드 설정에 필요한 데이터 제어부(7)와, 라이트 시 버퍼링하는 제 1 버퍼(5)와, 리드 시 버퍼링하는 제 2 버퍼(6)와, 데이터를 증폭하는 센스앰프(8)와, 비트라인을 선택하는 비트라인 선택부(11)와, 라이트 시 셀의 하이 공급 전압이 인가되는 전원 스위치(14)와, 정상 모드 및 테스트 모드를 제어하는 모드 제어부(16)와, 그리고, 칼럼 및 로우디코더(10)(12), 어드레스 버퍼(9), 전원 제어부(15)를 포함하여 구성된다.
이와같이 구성된 종래의 반도체 메모리 장치의 테스트 동작을 설명하면 다음과 같다.
EPROM의 경우에는 UV(Ultra-Violet) 소거 방식을 행하고, 플래쉬 메모리의경우에는 전기적 소거 방식을 행한 후 블랭크 리드(Blank read)를 행한다.
그리고, 데이터를 순차적으로 라이트한 후, 데이터를 리드 테스트(Read Test)를 하여 라이트 또는 리드 시에 다른 셀 들에 영향을 주는 여부를 테스트하게 된다.
그 다음에, 다른 데이터를 오버 라이트(Over Write) 시킨 후, 모든 셀들이 프로그램된 상태 즉 "00"으로 리드되고 있는가를 테스트하고, 만일 이상이 없으면 소거하고 셀 테스트를 종료하게 된다.
따라서, 불휘발성 메모리와 테스트 장비 간의 인터페이스(Interface)에 사용되는 시간은 메모리 내부 동작일 때와 비교하여 상당히 큰 전달지연시간을 갖게 된다.
또한, 일반적으로 EPROM이나 플래쉬 메모리의 생산 시에 테스트 비용이 차지하는 비중이 상당히 높다.
그러나, 상기와 같은 종래의 반도체 메모리 장치는 다음과 같은 문제점이 있다.
종래의 반도체 메모리 장치는 메모리 셀의 패턴 테스트와 같이 규칙적이고도반복적인 데이터의 라이트 및 리드 테스트를 할 경우에 반복적으로 메모리와 외부의 테스트 장치 간에 인터페이싱을 행할 때에 어드레스와 데이터의 셋업 및 유지시간(Hold time)을 많이 소모하게 되고, 이로 인하여 메모리의 대량 생산시에 테스트에 소요되는 비용이 과다해지는 문제점이 야기된다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 반도체 메모리 내부에 간단한 하드웨어 구성의 테스트 장치를 구비함으로써, 메모리와 테스트 장치 간에 어드레스 및 데이터를 전송하는 시간을 대폭적으로 단축시켜 시험에 요하는 시간과 비용을 최대한 절감할 수 있도록 한 반도체 메모리 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 메모리 장치를 나타낸 도면
도 2는 본 발명에 의한 반도체 메모리 장치를 나타낸 도면
도면의 주요 부분에 대한 부호의 설명
21 : 데이터 입출력 포트 22 : 데이터 버스
23 : 어드레스 포트 24 : 어드레스 버스
25 : 제 1 버퍼 26 : 제 2 버퍼
27 : 데이터 제어부 28 : 센스앰프
29 : 어드레스 버퍼 30 : 칼럼 디코더
31 : 비트라인 선택부 32 : 로우 디코더
33 : 메모리 셀 34 : 전원 스위치
35 : 전원 제어부 36 : 모드 제어부
37 : 내부 테스트 제어부 38 : 어드레스 발생부
39 : 타이머 40 : 제 1 레지스터
41 : 제 2 레지스터 200 : 내부 테스트 장치
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 장치는 메모리 내부에 포함된 내부 테스트 장치에 있어서, 테스트 신호를 입력받아 내부에서 메모리 셀의 테스트를 제어하는 내부 테스트 제어부와, 수행해야 할 테스트의 종류 및 진행중인 테스트 상태를 저장하는 제 1 레지스터와, 라이트/리드 패턴 데이터 및 테스트 결과를 임시적으로 저장하는 제 2 레지스터와, 리드 및 라이트 시 테스트 패턴에 따라 어드레스를 발생하는 어드레스 발생부와, 라이트 시간을 설정하는 타이머를 포함하여 구성되는 것을 특징으로 한다.
이하 , 첨부도면을 참조하여 본 발명에 따른 반도체 메모리 장치를 설명하면 다음과 같다.
도 2는 본 발명에 의한 내부 테스트 장치를 포함하는 반도체 메모리 장치를설명하기 위한 회로도이다.
도 2에 도시한 바와 같이, 본 발명에 의한 반도체 메모리 장치는 외부 어드레스 신호를 입력받는 어드레스 포트(23)와, 메모리 셀(33)의 어드레싱에 필요한 어드레스 버스(Address Bus)(24)와, 데이터를 입출력하는 데이터 입출력 포트(21)와, 체크 패턴 등의 입출력 버스인 데이터 버스(Data Bus)(22)와, 라이트(Write) 및 리드(Read) 모드 설정에 필요한 데이터 제어부(27)와, 라이트 시 버퍼링하는 제 1 버퍼(25)와, 리드 시 버퍼링하는 제 2 버퍼(26)와, 데이터를 증폭하는 센스앰프(28)와, 비트라인을 선택하는 비트라인 선택부(31)와, 라이트 시 셀의 하이 공급 전압이 인가되도록 스위칭하는 전원 스위치(34)와, 정상 모드 및 테스트 모드를 제어하는 모드 제어부(36)와, 그리고, 칼럼 및 로우 디코더(30)(32), 어드레스 버퍼(29), 전원 제어부(35)와, 간단한 하드웨어 구성의 내부 테스트 장치(200)를 포함하여 구성된다.
여기서, 반도체 메모리 장치의 내부에 포함된 상기 내부 테스트 장치(200)는 테스트 신호를 입력받아 내부에서 메모리 셀(33)의 테스트를 제어하는 내부 테스트 제어부(37)와, 수행해야 할 테스트의 종류 및 진행중인 테스트 상태를 저장하는 제 1 레지스터(40)와, 라이트/리드 패턴 데이터 및 테스트 결과를 임시적으로 저장하는 제 2 레지스터(41)와, 리드 및 라이트 시 테스트 패턴에 따라 어드레스를 발생하는 어드레스 발생부(38)와, 라이트 시간을 설정하는 타이머(39)를 포함하여 구성된다.
상기와 같은 내부 테스트 장치(200)의 동작을 설명하면 다음과 같다.
먼저, 외부로부터 입력된 모드 제어 신호와 테스트 신호의 조합에 의해 내부 테스트 모드로 진입하고, 데이터 입출력 포트(21)로 입력된 셋업(Setup) 데이터를 해독하여 제 1 레지스터(40)의 테스트 상태를 셋업한다.
그리고, 셋업된 테스트 방법에 따라 어드레스 발생부(38)를 구동시켜 내부 어드레스를 만들어 어드레스 버퍼(29)에 전달시키며, 블랭크(Blank) 리드의 경우에 첫 어드레스에서부터 마지막 어드레스까지 내부 클럭에 의해 차례로 읽어 그 결과를 제 2 레지스터(41)에 저장한다.
또한, 라이트 상태로 진입하게 되면 테스트 방법에 관한 정보에 포함된 라이트 타임의 정보를 이용하여 타이머(39)를 구동시켜 어드레스 및 테스트 패턴에 따라 원하는 시간동안 라이트 동작을 차례로 진행한다.
이와 같이, 리드와 라이트 동작을 반복하여 테스트를 종료하면 그 결과를 저장하는 제 2 레지스터(41) 값을 차례로 데이터 입출력 포트(21)로 출력시켜 테스트 결과의 패스(Pass) 또는 결함(Fail)의 여부를 판별한다.
상기와 같은 본 발명에 의한 반도체 메모리 장치는 다음과 같은 효과가 있다.
메모리 셀을 테스트할 때 메모리 내부에 간단한 하드웨어 구성의 테스트 장치를 구비함으로써, 메모리와 테스트 장치 간에 어드레스 및 데이터를 전송하는 시간을 대폭적으로 단축시켜 테스트에 요하는 시간과 비용을 최대한 절감할 수 있는 효과가 있다.

Claims (1)

  1. 메모리 내부에 포함된 내부 테스트 장치에 있어서,
    테스트 신호를 입력받아 내부에서 메모리 셀의 테스트를 제어하는 내부 테스트 제어부와,
    수행해야 할 테스트의 종류 및 진행중인 테스트 상태를 저장하는 제 1 레지스터와,
    라이트/리드 패턴 데이터 및 테스트 결과를 임시적으로 저장하는 제 2 레지스터와,
    리드 및 라이트 시 테스트 패턴에 따라 어드레스를 발생하는 어드레스 발생부와,
    라이트 시간을 설정하는 타이머를 포함하여 구성되는 것을 특징으로 하는 반도체 메모리 장치.
KR1020010038903A 2001-06-30 2001-06-30 반도체 메모리 장치 KR20030002161A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038903A KR20030002161A (ko) 2001-06-30 2001-06-30 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038903A KR20030002161A (ko) 2001-06-30 2001-06-30 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20030002161A true KR20030002161A (ko) 2003-01-08

Family

ID=27712793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038903A KR20030002161A (ko) 2001-06-30 2001-06-30 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20030002161A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719377B1 (ko) * 2006-01-19 2007-05-17 삼성전자주식회사 데이터 패턴을 읽는 반도체 메모리 장치
KR100735751B1 (ko) * 2005-12-26 2007-07-06 삼성전자주식회사 반도체 메모리 장치
KR100878300B1 (ko) * 2006-04-07 2009-01-13 주식회사 하이닉스반도체 반도체 집적 회로 칩 및 그 테스트 방법
WO2023245780A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 测试方法、测试结构及存储器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735751B1 (ko) * 2005-12-26 2007-07-06 삼성전자주식회사 반도체 메모리 장치
US7574636B2 (en) 2005-12-26 2009-08-11 Samsung Electronics Co., Ltd. Semiconductor memory device
KR100719377B1 (ko) * 2006-01-19 2007-05-17 삼성전자주식회사 데이터 패턴을 읽는 반도체 메모리 장치
US7551495B2 (en) 2006-01-19 2009-06-23 Samsung Electronics Co., Ltd. Semiconductor memory device with a data output circuit configured to output stored data during a first type of read operation and configured to output at least one data pattern during a second type of read operation and methods thereof
US8199588B2 (en) 2006-01-19 2012-06-12 Samsung Electronics Co., Ltd. Semiconductor memory device with a data output circuit configured to output stored data during a first type of read operation and configured to output at least one data pattern during a second type of read operation and methods thereof
US8625364B2 (en) 2006-01-19 2014-01-07 Samsung Electronics Co., Ltd. Semiconductor memory devices and systems including data output circuits to output stored data during first output mode and output programmed data pattern during second output mode
KR100878300B1 (ko) * 2006-04-07 2009-01-13 주식회사 하이닉스반도체 반도체 집적 회로 칩 및 그 테스트 방법
WO2023245780A1 (zh) * 2022-06-23 2023-12-28 长鑫存储技术有限公司 测试方法、测试结构及存储器

Similar Documents

Publication Publication Date Title
KR20100129078A (ko) 반도체 메모리 소자의 데이터 입출력 제어 회로 및 이를 이용한 데이터 입출력 방법
KR20080085539A (ko) 플래시 메모리 장치 및 프로그램 전압 제어 방법
JPS63241799A (ja) 半導体メモリへのデータの並列書込み回路装置
US5880992A (en) Electrically erasable and programmable read only memory
KR20030002161A (ko) 반도체 메모리 장치
KR0182868B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
US4758991A (en) Rewritable semiconductor memory device having a decoding inhibit function
JPH0210598A (ja) 記憶装置
US20060156193A1 (en) Error test for an address decoder of a non-volatile memory
KR20050055167A (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
KR20030001611A (ko) 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법
US5812460A (en) Nonvolatile semiconductor memory device having test circuit for testing erasing function thereof
US7461308B2 (en) Method for testing semiconductor chips by means of bit masks
JP2008103033A (ja) 半導体記憶装置及びこれにおける電力供給方法
JP2005190648A (ja) フラッシュメモリ素子
KR20050031960A (ko) 반도체 장치 및 그 시험 방법
KR100304400B1 (ko) 데이터판독회로
JPH09213092A (ja) 半導体集積回路装置
KR20120005820A (ko) 반도체 장치 및 이의 테스트 방법
KR950010627B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR20030032827A (ko) 반도체 장치
KR20080096229A (ko) 플래시 메모리의 데이터 경로 회로
JPS61202400A (ja) 半導体記憶装置
JPH10241352A (ja) 半導体記憶装置
KR100281548B1 (ko) 선입선출장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application