KR200205163Y1

KR200205163Y1 - 플래시 메모리의 내부 전압 발생 회로

Info

Publication number: KR200205163Y1
Application number: KR2019980003207U
Authority: KR
Inventors: 김헌규
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1998-03-06
Filing date: 1998-03-06
Publication date: 2001-01-15
Also published as: KR19990037471U

Abstract

본 고안은 플래시 메모리의 내부 전압 발생 회로에 관한 것으로, 종래 플래시 메모리의 내부 전압 발생 회로에서 차지펌핑에 의해 승압된 전압은, 프로그램 수행시 프로그램 셋업 타임이 끝나고 실제로 셀에서 프로그램이 시작될 때, 전압검출부내의 저항의 분배에 의해 불안정해지고, 메모리 내부회로가 소손되는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 플래시 메모리에서 프로그램 수행시 전압검출부에서 프로그램 셋업 타임과 실제 프로그램 타임을 구분하여 차지펌핑부의 출력전압을 분압하여 출력함으로써, 실제 프로그램 타임시 차지펌핑부의 출력전압이 강하됨을 방지하여 내부 전압 발생 회로의 신뢰성을 확보하고, 메모리 내부회로를 보호하는 효과가 있다.

Description

플래시 메모리의 내부 전압 발생 회로

본 고안은 플래시 메모리의 내부 전압 발생 회로에 관한 것으로, 특히 플래시 메모리에 프로그램시 필요한 내부 전압을 발생시키는 회로에서 실제 프로그램 타임시 발생되는 펌핑된 전압의 강하를 보상하여 일정한 전압을 유지할수 있도록 한 플래시 메모리의 내부 전압 발생 회로에 관한 것이다.

도 1은 종래의 내부 전압 발생 회로도로서, 이에 도시된 바와 같이 내부 전압 발생 회로는 입력되는 전원전압(VDD)을 클럭신호(CLK)에 따라 원하는 고전압으로 승압시켜 출력하는 차지펌핑부(10)와; 프로그램 인에이블 신호(EN1)에 따라 상기 차지펌핑부(10)의 출력전압(VOUT)을 입력받아 소정의 전압으로 분압하여 출력하는 전압검출부(40)와; 상기 전압검출부(40)의 출력전압과 기준전압(VREF)의 차를 증폭하여 출력하는 차동증폭부(20)와; 상기 차동증폭부(20)의 출력전압에 따라 클럭신호(CLK)를 발생시켜 차지펌핑부(10)로 출력하는 클럭제어부(30)로 구성되며, 상기 전압검출부(40)는 상기 차지펌핑부(10)의 출력전압과 접지사이에 직렬접속된 제1,제2,제3 저항(R1),(R2),(R3) 및 제5 엔모스 트랜지스터(NM5)로 구성되며, 상기 제5 엔모스 트랜지스터(NM5)의 게이트에 인가되는 프로그램 인에이블 신호(EN1)에 따라 상기 제2,제3 저항(R2),(R3)의 접속점(P1)에서 분압된 전압을 출력하도록 구성된다.

이하, 상기와 같이 구성된 종래 내부 전압 발생 회로의 동작과정을 설명한다.

먼저, 차지펌핑부(10)는 클럭제어부(30)의 클럭신호(CLK)가 저전위신호일 때, 제1 엔모스 트랜지스터(NM1)를 통해 인가되는 전원전압(VDD)은 제1 캐패시터(C1)에 프리차지된다. 여기서, 상기 클럭제어부(30)의 클럭신호(CLK)가 저전위상태에서 고전위상태로 변하면, 제1,3 캐패시터(C1),(C3)의 하단은 저전위상태에서 고전위상태로 변하고, 인버터(I1)에 의해 제2,4 캐패시터(C2),(C4)의 하단은 고전위상태에서 저전위상태로 변한다. 이에, 상기 제1 캐패시터(C1)에 프리차지된 전원전압(VDD)과 클럭신호(CLK)의 전압변화에 의해 2배의 전원전압(VDD)으로 펌핑되어 출력되고, 상기 2배의 전원전압(VDD)은 제2 캐패시터(C2)에 프리차지된다. 상기와 같은 방법을 이용한 차지펌핑부(10)는 클럭제어부(30)의 클럭신호(CLK)에 따라 원하는 전압만큼 출력전압(VOUT)을 펌핑시킨다.

그 다음, 상기 전압검출부(40)는 상기 차지펌핑부(10)의 출력전압(VOUT)을 입력받아 제1,2,3 저항(R1),(R2),(R3)에 의해 분배된 접속점(P1)의 전압을 출력하고, 상기 차동증폭부(20)는 상기 전압검출부(40)의 출력전압과 기준전압(VREF)을 입력받아 두 전압의 차를 증폭하여 출력한다. 그러면, 상기 클럭제어부(30)는 그 신호를 입력받아 차지펌핑부(10)에 클럭신호(CLK)를 출력한다.

이때, 상기 전압검출부(40)의 출력전압이 기준전압(VREF)보다 높다면, 상기 차동증폭부(20)는 상기 신호의 차를 증폭하여 출력하고, 그 증폭된 신호를 입력받은 상기 클럭제어부(30)는 클럭신호(CLK)를 디스에이블시켜 출력전압(VOUT)을 떨어뜨린다. 반면에, 상기 전압검출부(40)의 출력전압이 기준전압(VREF)보다 낮다면, 상기 차동증폭부(20)는 두 전압의 차를 증폭하여 출력하고, 상기 증폭된 신호를 입력받은 상기 클럭제어부(30)는 클럭신호(CLK)를 인에이블시켜 출력전압(VOUT)을 펌핑시킨다.

그러나, 종래의 차지 펌핑에 의해 승압된 전압은 플래시 메모리에 프로그램 수행시 프로그램 셋업 타임이 끝나고 실제로 셀에서 프로그램이 시작될 때, 전압검출부내의 저항의 분배에 의해 불안정해지고, 메모리 내부회로가 소손되는 문제점이 있었다.

따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 플래시 메모리에 프로그램을 수행시킬 때 프로그램 셋업 타임과 실제 프로그램 타임을 구분하여 인에이블 신호를 출력함으로써, 실제 프로그램 타임시 차지펌핑부의 출력전압이 강하되는 것을 보상하여 일정한 전압을 유지하는 내부 전압 발생 회로를 제공함에 그 목적이 있다.

도 1은 종래의 내부 전압 발생 회로도.

도 2는 본 고안 내부 전압 발생 회로도.

도 3은 도 2의 프로그램 인에이블 신호에 따른 출력전압 파형도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 차지펌핑부 50 : 전압검출부

NM1∼NM6 : 엔모스 트랜지스터 EN1, EN2 : 프로그램 인에이블 신호

상기와 같은 목적은 클럭신호에 따라 입력되는 전원전압을 원하는 고전압으로 승압시켜 출력하는 차지펌핑부와; 상기 차지펌핑부의 출력전압을 입력받아 프로그램 셋업 타임과 실제 프로그램 타임을 구분한 각각의 프로그램 인에이블 신호에 따라 소정의 전압으로 분압하여 출력하는 전압검출부와; 상기 전압검출부의 출력전압과 기준전압의 차를 증폭하여 출력하는 차동증폭부와; 상기 차동증폭부의 출력전압에 따라 클럭신호를 발생시켜 차지펌핑부로 출력하는 클럭제어부로 구성함으로써 달성되는 것으로, 이와 같은 본 고안에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 고안 고전압 발생 회로도로써, 이에 도시한 바와 같이 입력되는 전원전압(VDD)을 클럭신호(CLK)에 따라 원하는 고전압으로 승압시켜 출력하는 차지펌핑부(10)와; 제1,제2 프로그램 인에이블 신호(EN1),(EN2)에 따라 상기 차지펌핑부(10)의 출력전압(VOUT)을 입력받아 소정의 전압으로 분압하여 출력하는 전압검출부(50)와; 상기 전압검출부(50)의 출력전압과 기준전압(VREF)의 차를 증폭하여 출력하는 차동증폭부(20)와; 상기 차동증폭부(20)의 출력전압에 따라 클럭신호(CLK)를 발생시켜 차지펌핑부(10)로 출력하는 클럭제어부(30)로 구성한다.

상기 전압검출부(50)는 도 1에 도시한 종래 전압검출부의 구성에서 제2 저항(R12)의 양측단에 드레인과 소오스가 각각 접속되며, 제2 프로그램 인에이블 신호(EN2)에 의해 도통제어되는 제6 엔모스 트랜지스터(NM6)를 더 포함하여 구성된다.

이하, 본 고안의 동작과정 및 작용효과를 상세히 설명한다.

도 3은 프로그램 인에이블 신호에 따른 출력전압의 파형도로서, 이에 도시한 바와 같이 제1 프로그램 인에이블 신호(EN1)는 프로그램 셋업 타임 및 실제 프로그램 타임시 고전위가 되는 신호이고, 제2 프로그램 인에이블 신호(EN2)는 프로그램 셋업 타임이 종료되는 실제 프로그램 타임시 고전위가 되는 신호이다.

우선, 프로그램 셋업 타임동안에는 제1 프로그램 인에이블 신호(EN1)는 고전위 상태이나 제2 프로그램 인에이블 신호(EN2)는 저전위상태이므로, 제6 엔모스 트랜지스터(NM6)가 오프되어 회로에 영향을 주지 않아 도 1에 도시한 종래 내부 전압 발생 회로와 동일하게 동작한다.

그 후, 프로그램 셋업 타임이 종료되고 실제로 셀에 프로그램이 시작되면, 상기 제2 프로그램 인에이블 신호(EN2)가 고전위 상태로 되므로 제6 엔모스 트랜지스터(NM6)가 턴 온되어 제2 저항(R2)은 바이패스한다. 그러므로, 전압검출부(50)의 출력전압은 제1 저항(R1)과 제3 저항(R3)에 의해 분압되어 상승된다. 따라서, 차동증폭부(20)에서 상기 전압검출부(50)의 출력전압과 기준전압(VREF)의 차를 증폭하여 출력하므로, 차지펌핑부(10) 출력전압(VOUT)의 감소분을 보상하게 된다.

상기에서 상세히 설명한 바와 같이, 플래시 메모리에서 프로그램 수행시 전압검출부에서 프로그램 셋업 타임과 실제 프로그램 타임을 구분하여 차지펌핑부의 출력전압을 분압하여 출력함으로써, 실제 프로그램 타임시 차지펌핑부의 출력전압이 강하됨을 방지하여 내부 전압 발생 회로의 신뢰성을 확보하고, 메모리 내부회로를 보호하는 효과가 있다.

Claims

클럭신호에 따라 입력되는 전원전압을 원하는 고전압으로 승압시켜 출력하는 차지펌핑부와; 상기 차지펌핑부의 출력전압을 입력받아 프로그램 셋업 타임과 실제 프로그램 타임을 구분한 프로그램 인에이블 신호에 따라 소정의 전압으로 분압하여 출력하는 전압검출부와; 상기 전압검출부의 출력전압과 기준전압의 차를 증폭하여 출력하는 차동증폭부와; 상기 차동증폭부의 출력전압에 따라 클럭신호를 발생시켜 차지펌핑부로 출력하는 클럭제어부로 구성하여 된 것을 특징으로 하는 플래시 메모리의 내부 전압 발생 회로.
제1항에 있어서, 상기 전압검출부는 상기 차지펌핑부의 출력전압과 접지사이에 직렬 접속된 제1,2,3 저항 및 제1 엔모스 트랜지스터와; 상기 제2 저항의 양측단에 드레인과 소오스가 각각 접속되어 실제 프로그램 타임동안 고전위상태가 되는 신호에 의해 도통제어되는 제2 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 플래시 메모리의 내부 전압 발생 회로.