KR200205150Y1 - 반도체 노광장비의 웨이퍼 척 - Google Patents

반도체 노광장비의 웨이퍼 척 Download PDF

Info

Publication number
KR200205150Y1
KR200205150Y1 KR2019970036099U KR19970036099U KR200205150Y1 KR 200205150 Y1 KR200205150 Y1 KR 200205150Y1 KR 2019970036099 U KR2019970036099 U KR 2019970036099U KR 19970036099 U KR19970036099 U KR 19970036099U KR 200205150 Y1 KR200205150 Y1 KR 200205150Y1
Authority
KR
South Korea
Prior art keywords
wafer
wafer chuck
guard ring
semiconductor exposure
height
Prior art date
Application number
KR2019970036099U
Other languages
English (en)
Other versions
KR19990023696U (ko
Inventor
전정영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019970036099U priority Critical patent/KR200205150Y1/ko
Publication of KR19990023696U publication Critical patent/KR19990023696U/ko
Application granted granted Critical
Publication of KR200205150Y1 publication Critical patent/KR200205150Y1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 고안은 반도체 노광장비의 웨이퍼 척에 관한 것으로, 종래에는 안착핀이 위치된 부분의 웨이퍼 상면이 안착핀에서 발생되는 진공력에 의하여 휨이 발생되어 로칼디포커스가 발생되는 문제점이 있었다. 본 고안 반도체 노광장비의 웨이퍼 척은 안착핀(17)의 가장자리에 형성되어 있는 내측 가드링(18)의 높이를 지지핀(13)의 높이보다 낮게 형성하여, 지지핀(13)의 상면에 웨이퍼(12)의 고정시에 몸체(11)의 상면 가장자리에 형성된 외측 가드링(15)에 의하여 버큠력이 유지되도록 함으로서 종래와 같이 안착부가 위치한 부분의 웨이퍼 상면이 진공력에 의하여 부분적인 휨이 발생되는 것을 방지하게 되고, 따라서 노광작업시 로칼 디포커스의 발생을 방지하게 되는 효과가 있다.

Description

반도체 노광장비의 웨이퍼 척
본 고안은 반도체 노광장비의 웨이퍼 척에 관한 것으로, 특히 노광시 로칼 디포커스를 방지하도록 하는데 적합한 반도체 노광장비의 웨이퍼 척에 관한 것이다.
일반적으로 반도체 웨이퍼 제조공정 중 웨이퍼에 회로를 이식하는 노광공정에서는 웨이퍼 척의 상면에 웨이퍼를 얹어 놓은 상태에서 X,Y방향으로 움직이며 1샷씩 노광작업을 실시하게 되는데, 이와 같은 노광작업시 웨이퍼를 고정시키기 위한 웨이퍼 척이 제1도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
제1도는 종래 반도체 노광장비의 웨이퍼 척을 보인 평면도이고, 제2도는 제1도의 A-A′를 절취하여 보인 단면도로서, 도시된 바와 같이, 종래 반도체 노광장비의 웨이퍼 척은 몸체(1)의 상면에 웨이퍼(2)를 지지하기 위한 다수개의 지지핀(3)이 일정 높이로 돌출형성되어 있고, 그 지지핀(3)들의 사이에는 웨이퍼(2)를 고정시키기 위한 다수개의 메인 버큠홀(4)이 형성되어 있으며, 가장자리에는 지지핀(3)과 동일높이의 외측 가드링(5)이 형성되어 있고, 3곳에 타원형의 관통공(6)이 형성되어 있다.
그리고, 상기 관통공(6)의 내측에는 각각 상면에 버큠홀(7a)이 형성된 안착핀(7)이 설치되어 잇으며, 상기 관통공(6)의 가장자리에는 각각 웨이퍼(2)를 지지하기 위한 타원형의 내측 가드링(8)이 상기 지지핀(3)과 동일 높이로 돌출 형성되어 있다.
상기와 같이 구성되어 있는 종래 반도체 노광장비의 웨이퍼 척은 노광하고자 하는 웨이퍼(2)가 이동되어 웨이퍼 척(9)의 상부에 위치되면 몸체(1)가 하강하여 3곳의 관통공(6) 내측에 설치되어 있는 안착핀(7)들이 몸체(1)의 상부로 돌출되도록 한다.
그런 다음, 웨이퍼(2)를 3개의 안착핀(7) 상면에 얹어 놓고, 버큠홀(7a)에 진공을 작동시켜서 고정시키고, 다시 몸체(1)를 상승시켜서 지지핀(3)들의 상면에 웨이퍼(2)가 얹혀지도록한 다음, 몸체(1)의 상면에 형성된 메인 버큠홀(4)을 이용하여 웨이퍼(2)를 고정시킨다. 그리고, 상기 메인 버큠홀(4)의 진공상태는 상기 외측 가드링(5)에 의하여 유지되며, 안착핀(7)의 진공상태는 내측 가드링(8)에 의하여 유지된다.
그러나, 상기와 같이 구성되어 있는 종래 반도체 노광장비의 웨이퍼 척(9)은 노광시 안착핀(7)이 위치된 부분의 웨이퍼(2) 상면이 안착핀(7)에서 발생되는 진공력에 의하여 부분적으로 다른면 보다 움푹 들어간 평탄도 차이가 발생되어 로칼 디포커스가 발생되는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 고안의 목적은 노광시 로칼 디포커스가 발생되는 것을 방지하도록 하는데 적합한 반도체 노광장비의 웨이퍼 척을 제공함에 있다.
제1도는 종래 반도체 노광장비의 웨이퍼 척을 보인 평면도.
제2도는 제1도의 A-A′를 절취하여 보인 단면도.
제3도는 본 고안 반도체 노광장비의 웨이퍼 척을 보인 평면도.
제4도는 제3도의 B-B′를 절취하여 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 몸체 13 : 지지핀
14 : 버큠홀 16 : 관통공
17 : 안착핀 18 : 내측 가드링
상기와 같은 본 고안의 목적을 달성하기 위하여 몸체의 외주연부에는 웨이퍼의 하측 가장자리를 지지하기 위한 외측 가드링이 일정 높이로 돌출형성되어 있고, 그 외측 가드링의 내측에는 웨이퍼를 지지하기 위한 다수개의 지지핀과 진공흡입하기 위한 메인 버큠홀이 형성되어 있으며, 그 지지핀들의 주변에 버큠홀이 구비된 안착핀이 내측에 위치되어 있는 내측 가드링이 형성되어 있는 반도체 노광장비의 웨이퍼 척이 있어서, 상기 내측 가드링의 높이를 상기 지지핀들의 높이보다 낮게 형성하여 노광시 안착핀의 버큠홀에 의하여 웨이퍼가 부분적으로 변형되는 것을 방지하도록 한 것을 특징으로 하는 반도체 노광장비의 웨이퍼 척이 제공된다.
이하, 상기와 같이 구성되는 본 고안 반도체 노광장비의 웨이퍼 척을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제3도는 본 고안 반도체 노광장비의 웨이퍼 척을 보인 평면도이고, 제4도는 제3도의 B-B′를 절취하여 보인 단면도로서, 도시된 바와 같이, 본 고안 반도체 노광장비의 웨이퍼 척은 몸체(11)의 상면에 웨이퍼(12)를 지지하기 위한 다수개의 지지핀(13)이 일정 높이로 돌출형성되어 있고, 그 지지핀(13)들의 주변에는 웨이퍼(12)를 고정시키기 위한 다수개의 메인 버큠홀(14)이 형성되어 있으며, 몸체(11)의 가장자리에는 지지핀(13)과 동일높이의 외측 가드링(15)이 형성되어 있고, 상기 메인 버큠홀(14)의 주변 3곳에 타원형의 관통공(16)이 형성되어 있으며, 그 관통공(16)의 내측에는 각각 상면에 버큠홀(17a)이 형성된 안착핀(17)이 설치되어 있고, 상기 관통공(16)의 가장자리에는 각각 내측 가드링(18)이 일정 높이로 돌출 형성되어 있다.
그리고, 상기 내측 가드링(18)은 상기 지지핀(13)들의 높이 보다 0.2∼0.5㎛ 낮게 형성되어, 지지핀(13)들의 상면에 웨이퍼(12)를 흡착할 때, 내측 가드링(18)의 내측 부분에 별도의 부분적인 진공상태가 유지되지 않고, 외측 가드링(15)에 의하여 외부공기의 유입이 차단되는 상태에서 몸체(11)의 상부에 균일한 진공력이 작용할 수 있도록 구성되어 있다.
상기와 같이 구성되어 있는 본 고안 반도체 노광장비의 웨이퍼 척에 웨이퍼가 고정되는 동작은 종래와 유사하다.
즉, 노광하고자 하는 웨이퍼(12)가 이동되어 웨이퍼 척(19)의 상부에 위치되면 몸체(11)가 하강하여 3곳의 관통공(16) 내측에 설치되어 있는 안착핀(17)들이 몸체(11)의 상부로 돌출되도록 하고, 웨이퍼(12)를 3개의 안착핀(17) 상면에 얹어 놓은 다음 버큠홀(17a)에 진공을 작동시켜서 흡착고정시킨다. 그런 다음, 몸체(11)를 상승시켜서 지지핀(13)들의 상면에 웨이퍼(12)가 얹혀지도록하고, 몸체(11)의 상면에 형성된 메인 버큠홀(14)을 이용하여 웨이퍼(12)를 고정시키며, 그 메인 버큠홀(14) 및 안착핀(17)에 의하여 웨이퍼(12)에 전달되는 버큠력은 외측 가드링(15)에 의하여 균일하게 유지되는데, 이때 상기 관통공(16)과 내측 가드링(18)을 통하여 유출되는 에어는 몸체(11)의 하측에서 통상적인 실링수단(미도시)을 이용하여 실링하되, 그 관통공(16)의 내측에서 안착핀(17)이 승강할 수 있도록 실링하게된다.
이상에서 상세히 설명한 바와 같이, 본 고안 반도체 노광장비의 웨이퍼 척은 안착핀의 가장자리에 형성되어 있는 내측 가드링의 높이를 지지핀의 높이보다 낮게 형성하여, 지지핀의 상면에 웨이퍼의 고정시에 몸체의 상면 가장자리에 형성된 외측 가드링에 의하여 버큠력이 유지되도록 함으로서, 종래와 같이 안착부가 위치한 부분의 웨이퍼 상면이 진공력에 의하여 부분적인 휨이 발생되는 것을 방지하게 되고, 따라서 노광작업시 로칼 디포커스의 발생을 방지하게 되는 효과가 있다.

Claims (2)

  1. 몸체의 외주연부에는 웨이퍼의 하측 가장자리를 지지하기 위한 외측 가드링이 일정 높이로 돌출형성되어 있고, 그 외측 가드링이 내측에는 웨이퍼를 지지하기 위한 다수개의 지지핀과 진공흡입하기 위한 메인 버큠홀이 형성되어 있으며, 그 지지핀들의 주변에 버큠홀이 구비된 안착핀이 내측에 위치되어 있는 내측 가드링이 형성되어 있는 반도체 노광장비의 웨이퍼 척에 있어서, 상기 내측 가드링의 높이를 상기 지지핀들의 높이보다 낮게 형성하여 노광시 안착핀의 버큠홀에 의하여 웨이퍼가 부분적으로 변형되는 것을 방지하도록 한 것을 특징으로 하는 반도체 노광장비의 웨이퍼 척.
  2. 제1항에 있어서, 상기 내측 가드링의 높이는 지지핀들의 높이 보다 0.2∼0.5㎛ 낮게 형성되는 것을 특징으로 하는 반도체 노광장비의 웨이퍼 척.
KR2019970036099U 1997-12-08 1997-12-08 반도체 노광장비의 웨이퍼 척 KR200205150Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970036099U KR200205150Y1 (ko) 1997-12-08 1997-12-08 반도체 노광장비의 웨이퍼 척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970036099U KR200205150Y1 (ko) 1997-12-08 1997-12-08 반도체 노광장비의 웨이퍼 척

Publications (2)

Publication Number Publication Date
KR19990023696U KR19990023696U (ko) 1999-07-05
KR200205150Y1 true KR200205150Y1 (ko) 2001-01-15

Family

ID=53896640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970036099U KR200205150Y1 (ko) 1997-12-08 1997-12-08 반도체 노광장비의 웨이퍼 척

Country Status (1)

Country Link
KR (1) KR200205150Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232615B1 (en) * 1998-03-31 2001-05-15 Asm Lithography B.V. Lithographic projection apparatus with improved substrate holder
KR100819369B1 (ko) * 2001-12-31 2008-04-04 엘지.필립스 엘시디 주식회사 노광용 척

Also Published As

Publication number Publication date
KR19990023696U (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR0182756B1 (ko) 기판유지장치 및 이를 이용한 노광장치
KR100207451B1 (ko) 반도체 웨이퍼 고정장치
GB2295694A (en) Phase shift mask
JP2001185607A5 (ko)
KR200205150Y1 (ko) 반도체 노광장비의 웨이퍼 척
KR20190009453A (ko) 진공 척
KR20030061139A (ko) 기판 고정 척
KR200195120Y1 (ko) 반도체 웨이퍼 고정용 정전척의 헬륨가스 공급구조
KR200318773Y1 (ko) 반도체 제조장비의 로봇 가이드 구조
KR20000007677U (ko) 반도체 노광장비의 이물질제거장치
KR200198450Y1 (ko) 반도체 웨이퍼 검사장비의 척
KR0166215B1 (ko) 반도체 노광장치의 독립 진공형 웨이퍼 홀더
KR19980049180U (ko) 디포커스 방지를 위한 웨이퍼 척
KR200284171Y1 (ko) 식각장비의 헬륨 누설 방지구조
KR20010045203A (ko) 레티클 및 이를 이용한 반도체 소자의 제조방법
KR100303799B1 (ko) 반도체소자용마스크패턴
KR200232212Y1 (ko) 반도체 에칭장비의 웨이퍼 업/다운용 지지대
KR980003825A (ko) 반도체 소자 제조를 위한 레티클
KR200308024Y1 (ko) 반도체제조장치의진공테이블
KR20060010605A (ko) 반도체 제조용 진공척
KR20070118452A (ko) 웨이퍼 척 어셈블리 및 리프트 핀의 정렬 방법
KR200300384Y1 (ko) 반도체 제조장비의 포커스링
KR0132220Y1 (ko) 반도체 소자 노광용 스텝퍼의 웨이퍼척
KR970063418A (ko) 반도체 소자 제조용 레티클
KR19990006111U (ko) 핫플레이트 유니트

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee