KR20020093022A - 동기형 ｄｃ-ｄｃ 컨버터 - Google Patents

동기형 ｄｃ-ｄｃ 컨버터 Download PDF

Info

Publication number
KR20020093022A
KR20020093022A KR1020027013321A KR20027013321A KR20020093022A KR 20020093022 A KR20020093022 A KR 20020093022A KR 1020027013321 A KR1020027013321 A KR 1020027013321A KR 20027013321 A KR20027013321 A KR 20027013321A KR 20020093022 A KR20020093022 A KR 20020093022A
Authority
KR
South Korea
Prior art keywords
voltage
input
fet
synchronous
control
Prior art date
Application number
KR1020027013321A
Other languages
English (en)
Inventor
루테르필립
디그루트레오나르두스에이
벨레르니콜라스제이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority claimed from PCT/IB2002/000246 external-priority patent/WO2002063752A2/en
Publication of KR20020093022A publication Critical patent/KR20020093022A/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

동기형 dc-dc 컨버터 회로는 입력 dc 전압을 출력 dc 전압으로 변환한다. 제어 FET(6) 및 동기형 FET(8)는 입력 dc 전압 터미널(2, 4) 사이에 직렬로 접속된다. 제어 회로(18)로부터의 교류 제어 신호 입력은 제어 및 동기형 FET(6, 8)가 교대로 스위치 온될 수 있게 제어한다. 적어도 하나의 드라이버(30, 32)는 FET(6, 8)를 구동하기 위해 제공된다. 사전결정된 극성의 교류 제어 신호의 변화에 응답하여, 드라이버(32)는 동기형 FET(8)를 스위치 오프시키고, 그 후 드라이버(30)는 제어 FET(6)를 스위치 온시키기 전에 트리거 신호를 대기한다.

Description

동기형 ＤＣ-ＤＣ 컨버터{SYNCHRONOUS DC-DC CONVERTER}
직류-직류(dc-dc) 컨버터는 당분야에 알려져 있으며, 예컨대, 12V 전압 공급으로부터 1.5V 전압 레일(rail)을 제공하기 위하여, 하나의 dc 전압 레벨을 다른 전압 레벨로 변환하는데 일반적으로 사용된다.
컨버터의 한가지 유형인 동기형 dc-dc 컨버터가 도 1에 개략적으로 도시되어 있다. 입력 전압(Vin)은 입력 터미널(2, 4) 사이에 인가된다. 한쌍의 트랜지스터, 즉, 도 1의 경우 전계 효과 트랜지스터(6, 8)는 입력 터미널(2, 4) 사이에 접속된다. 입력 터미널(2)에 인접한 트랜지스터(6)는 제어 FET 또는 하이측(high side) 트랜지스터로서 알려져 있고, 접지에 인접한 트랜지스터(8)는 동기형(sync) FET 또는 로우측(low side) 트랜지스터로서 알려져 있다. 하이측은 로우측보다 상대적으로 더 포지티브(positive)이지만, 반드시 하이 또는 로우측이 접지에 대해 어떤 특별한 관계를 가질 필요는 없다.
트랜지스터들(6, 8)간의 노드는 스위치 노드(switch node)(10)로서 알려져 있다. 스위치 노드는 인덕터(12)와 캐패시터(14) 양단을 통해 출력(16)에 대해 공급을 행한다.
제어 및 동기형 FET들은 제각기의 드라이버(driver)(30, 32)에 의해 구동된다.
제어 회로(18)는 입력 제어 터미널(20)상의 하나의 입력과 피드백 경로(feedback path)(22)를 통해 출력(16)으로부터 공급되는 다른 입력을 갖는다. 제어 회로(18)는 트랜지스터들(6, 8)을 오프 및 온으로 교대로 스위칭함으로써 출력단에 일정한 전압을 유지하도록 FET(6, 8)를 제어하기 위해 제어 신호를 공급한다. 제어 신호는 제어 및 동기형 FET를 교대로 도전시키는 교류 신호이다. 출력단(16)에서 바람직한 전압을 성취하기 위하여, 마크-스페이스(mark-space) 비율이 변경되는데, 즉, 제어 FET가 도전하는 시간 대 동기형 FET가 도전하는 시간의 비율이 변경된다.
이러한 dc-dc 컨버터들의 예로는 인텔사의 WO98/49607과 리(Lee)의 US5,479,089에 개시된 것들이 포함된다.
동기형 dc-dc 컨버터의 한가지 특징은 하이측 및 로우측 트랜지스터(6, 8)가 동시에 스위치 온되는 것이 통상 바람직하지 않다는 것이다. 두 트랜지스터가 동시에 온되면, 입력 전압은 제어 및 동기형 FET들을 통해 두 입력 터미널(2, 4) 사이에 직접 전류가 통과함으로써 단락된다. 이러한 현상은 "슈트-쓰루우(shoot-through)"로서 알려져 있다. 따라서, 제어 회로(18)는 일반적으로 임의의 시간에 두 트랜지스터(6, 8)중 하나만이 온됨을 보장하도록 구성된다.
이것은 통상적으로 두 전압을 모니터함으로써 수행된다. 스위치 노드(10)의 전압은 하이측 트랜지스터(6)가 스위치 오프될 때까지 로우측 트랜지스터(8)가 스위치 온되는 것을 방지하기 위해 모니터된다. 로우측 트랜지스터(8)의 게이트(110)의 전압은 로우측 트랜지스터(8)가 스위치 오프될 때까지 하이측 트랜지스터가 스위칭 온되는 것을 방지하기 위해 모니터된다. WO98/49607은 이러한 유형의 회로를 개시하며, 리의 US5,479,089도 마찬가지이다.
어느 FET도 도전하지 않는 데드 타임(dead time)은 트랜지스터의 문턱 전압과 동기형 FET의 용량에 의존하며, 이것은 개개의 FET 선정에 따라서는 물론 선정된 FET의 파라미터들의 제조 편차(spread)에 기인해 넓게 변화한다. 이것은 제어 IC가 슈트 쓰루우를 피할 수 있는 데드 타임을 생성하기 위해 이들 파라미터들의 어림잡은 추정치(conservative estimates)를 사용해야 함을 의미한다. 이것은 일반적으로 제어 회로가 사용된 특정의 FET에 대해 최적인 경우 가능하게 되는 것보다 더욱 긴 데드 타임을 초래한다.
현재 스위칭 및 클럭 속도를 증가시키려는 추세에 있고, 이것은 하이측 또는 로우측 트랜지스터(6, 8)중 어느 것도 온되지 않는 데드 타임의 중요성을 증가시킨다. 데드 타임을 감소시키는 것이 유익하게 되는 것이다.
단일의 하이측 및 로우측 트랜지스터 대신에 복수의 FET가 병렬로 사용되는 경우에는 또 다른 단점이 있다. 병렬 FET는, FET가 제공되는 회로의 제조 편차 또는 변화성에 의해 역시 야기되는 상이한 게이트 저항 및 다른 파라미터들로 인해 정확히 동일한 시간에 스위치할 수 없다. 따라서, 하이측 또는 로우측 FET가 모두 스위치 오프되는 때와 다른 FET가 스위치 온될 수 있는 때를 정확히 판정하는 것이 어렵게 된다. 일반적으로 채택되고 있는 해결책은 회로내에 게이트 저항을 포함시키는 것이지만, 이것은 특히 고주파수에서 MOSFET의 스위칭 속도를 저하시키고 스위칭 손실을 증가시킨다. 따라서, 더욱 용이하게 병렬 FET를 사용할 수 있는 회로 구성을 제공하는 것이 유익하게 된다.
발명의 개요
본 발명에 따르면, 사전결정된 극성(polarity)의 입력 dc 전압을 출력 dc 전압으로 변환하는 동기형 dc-dc 컨버터 회로가 제공되는데, 이 동기형 dc-dc 컨버터 회로는 입력 dc 전압을 공급하기 위한 dc 입력단 및 접지 입력단과, dc 입력단과 스위치 노드 사이에 접속된 소스 및 드레인을 갖되, 이 스위치 노드는 인덕터를 통해 출력단에 접속되는 제어 FET와, 스위치 노드와 접지 입력단 사이에 접속된 소스 및 드레인을 갖는 동기형 FET와, 교류 제어 신호를 입력하기 위한 스위칭 입력단과, dc 입력 전압에 대해 반대 극성의 스위치 노드의 전압 변화를 검출하며, 이에 응답하여 트리거 신호(trigger signal)를 송출하는 비교기와, 스위칭 입력단의 교류 제어 신호에 응답하여 교대로 제어 FET 및 동기형 FET를 구동하는 적어도 하나의 드라이버를 포함하되, 드라이버는 사전결정된 극성의 교류 제어 신호의 변화에 응답하여 동기형 FET를 스위치 오프시키고, 그 후 제어 FET를 스위치 온시키기 전에 트리거 신호를 대기한다.
이러한 구성은 데드 타임을 감소시키는데 효율적이다. 또한, 본 구성은 FET가 병렬로 사용되었는지의 여부에 관계없이 다양한 FET의 경우에도 효과적이다.
바람직하게는, 스위치 노드상의 전압은 슈트 쓰루우를 피하기 위해 제어 FET 및 동기형 FET를 제어하는데 사용된다.
특히, 비교기는 스위치 노드 전압이 사전결정된 값 이하로 하강할 때 다음 FET를 온으로 스위치시키도록 신호를 트리거하기 위해 제공될 수 있다. 비교기는, 예컨대, 캐패시터를 통해 스위치 노드에 ac 결합됨으로써 에지 검출기(edge detector)로서 기능할 수 있다.
사전결정된 값은 dc 입력 전압에 대해 반대 부호를 가질 수 있다.
제어 FET와 동기형 FET 모두에 대해 동일한 사전결정된 값이 사용될 수 있다.
제어 FET는 드라이버와 함께 패키지화될 수 있고, 동기형 FET는 마찬가지로 자신의 드라이버와 함께 별개의 패키지로 제공될 수 있다. 두 드라이버는 스위치 노드의 전압에 응답해서 FET가 스위치 온될 수 있는 때를 판정할 수 있다. 이렇게 함으로써 스위칭 신호 입력을 제외하고 두 패키지 사이에 어떠한 접속도 필요치 않게 되는데, 이것은 스위치 노드 전압이 두 패키지 모두에게 이용가능하기 때문이다.
이전에는, 제어 FET와 동기형 FET 드라이버 패키지가 별개로 제공되는 경우, 슈트-쓰루우를 피하기 위하여 동기형 FET 게이트 전압에 관련된 정보를 제어 FET드라이버로 보내기 위해 패키지들간에 상호접속부가 필요했다. 두 FET를 제어하는데 스위치 노드 전압을 사용함으로써 이러한 필요는 없어진다.
본 발명은 또한 사전결정된 극성의 입력 dc 전압을 출력 dc 전압으로 변환하는 동기형 dc-dc 컨버터 회로용 하이측 구성요소(high side component)를 제공하는데, 이 하이측 구성요소는 입력 dc 전압을 공급하는 dc 입력단과, dc 입력단과 스위치 노드 사이에 접속된 소스와 드레인을 갖되, 스위치 노드는 인덕터를 통해 출력단에 접속되는 제어 FET와, 교류 제어 신호를 입력하기 위한 스위칭 입력단과, 스위치 노드상에서 dc 입력 전압에 대해 반대 극성의 에지를 검출하고 이에 응답하여 트리거 신호를 송출하는 에지 검출기와, 스위칭 입력단의 교류 신호에 응답하여 제어 FET를 구동하되, 제 1 사전결정된 부호의 교류 신호의 극성 변화에 응답하여 제어 FET를 스위치 오프시키고 제 2 사전결정된 부호의 교류 신호의 극성 변화에 응답하여 트리거 신호를 대기한 후 제어 FET를 스위치 온시키는 적어도 하나의 드라이버를 포함한다.
또한, 본 발명은 입력 dc 터미널과 스위치 노드 사이에 접속된 제어 FET와, 스위치 노드와 접지 터미널 사이에 접속된 동기형 FET를 구비하는 동기형 dc-dc 컨버터 회로를 동작시키는 방법을 제공하는데, 이 방법은 입력 dc 터미널과 접지 터미널 사이에 사전결정된 극성의 입력 dc 전압을 공급하고, 스위칭 입력단에 펄스폭 변조된 교류 신호를 공급하며, 제 1 극성으로부터 제 2 극성으로 교류 신호의 극성 변화에 응답하여, 하나의 제어 FET를 스위칭 오프시키는 단계, 스위치 노드상에 dc 입력 전압에 대해 반대 극성의 에지를 검출하는 단계, 및 그 후 동기형 FET를 스위칭 온시키는 단계를 실행하고, 제 2 극성으로부터 제 1 극성으로 교류 신호의 극성 변화에 응답하여, 동기형 FET를 스위치 오프시키는 단계, 스위치 노드상에서 dc 입력 전압에 대해 반대 극성의 에지를 검출하는 단계, 및 그 후 제어 FET를 스위치 온시키는 단계를 실행함으로써, 스위칭 입력단의 교류 신호에 응답하여 제어 FET와 동기형 FET를 교대로 구동하는 것을 포함한다.
본 발명의 보다 나은 이해를 위하여, 이제부터 아래와 같은 첨부 도면을 참조하여 순전히 예로서 특정 실시예들이 설명된다.
유사 또는 대응하는 구성요소들에 대해서는 동일한 참조 부호가 사용되었다.
본 발명은 동기형 dc-dc 컨버터 회로 및 그를 동작시키는 방법과, 이러한 컨버터에서 사용하기 위한 구성요소들(components)에 관한 것이다.
도 1은 통상적인 동기형 dc-dc 컨버터의 개략도,
도 2는 본 발명의 실시예 1의 개략도,
도 3은 도 2에 도시된 회로에서 제어 전압과 스위치 노드 전압을 도시한 도면,
도 4는 도 2에 도시된 회로의 일부를 더욱 상세히 도시한 개략도,
도 5는 SPICE 시뮬레이션에 의해 산출된 하이측 전압을 도시한 도면,
도 6은 SPICE 시뮬레이션에 의해 산출된 로우측 전압을 도시한 도면,
도 7은 본 발명에 따른 동기형 컨버터의 실시예 2의 개략도,
도 8은 본 발명에 따른 트리거링 구성에 대한 변형예를 도시한 도면,
도 9는 실시예 2의 디바이스가 병렬로 배열될 수 있는 방법을 예시하는 도면.
도 2를 참조하면, 본 발명에 따른 동기형 dc-dc 컨버터 회로의 실시예 1에서 공급 전압은 공급 입력단(4)과 접지(2) 사이에 입력된다. 하이측 제어 FET(6)와 로우측 동기형 FET(8)는 공급 입력단(4)과 접지(2) 사이에 직렬로 접속된다. 제어 FET(6)의 드레인(100)은 공급 입력단(4)에 접속되고 소스(102)는 스위치 노드(10)에 접속된다. 동기형 FET(8)의 드레인(106)은 스위치 노드(10)에 접속되고 소스(108)는 접지에 접속된다.
스위치 노드(10)는 인덕터(17)와 캐패시터(14)를 통해 접지에 접속된다. 회로의 출력단(16)은 인덕터(17)와 캐패시터(14) 사이에서 획득된다.
하이측 제어 FET(6)의 게이트(104)는 하이측 드라이버(30)에 의해 구동된다. 로우측 드라이버(32)는 로우측 동기형 FET(8)의 게이트(110)를 구동한다.
제어 회로(18)는 제어 노드(34)를 통해 교류의 펄스폭 변조된(PWM) 스위칭 신호를 제공한다. 제어 회로는 하이측 드라이버(30)를 포지티브로 구동하고 로우측 드라이버를 인버터(33)를 통해 구동한다. 피드백 경로(22)는 출력단(16)으로부터 제어 회로(18)로의 피드백을 제공한다.
교류 PWM 스위칭 신호의 마크-스페이스 비율(mark-space ratio), 즉, 스위칭 신호가 하이인 시간 대 로우인 시간의 비율은 출력단(16)의 출력 전압을 제어하기 위해 제어 회로(18)에 의해 변화된다. 제어 회로(18)에 대해서는 다양한 적절한회로들이 알려져 있으므로 더이상 설명되지 않는다. 실제로, 적절한 PWM 출력 신호를 제공하는 광범위한 제어 회로가 사용될 수 있다는 것은 본 발명의 한가지 특징이다.
별개의 전압 입력단(36)은 드라이버(30, 32)에 파워를 제공한다.
비교기(40)는 스위치 노드(10)의 전압을 사전결정된 전압(42)과 비교한다. 사전결정된 전압은 네가티브, 즉, 공급 입력단(4)으로 공급되는 공급 입력 전압에 대해 반대 극성이다. 전압이 사전결정된 전압 이하로 하강하면, 비교기는 트리거된다. 이에 의해 제각기의 셋-리셋 래치(set-reset latch)(43, 45) 및 AND 게이트(44, 46)을 통해 드라이버(30, 32)로 스위칭 신호가 보내진다.
트랜지스터(6, 8)의 스위칭은 도 3을 참조하여 더욱 상세히 설명된다.
제어 회로(18)는 제어 노드(34)로 제어 신호 스위칭 펄스의 시퀀스(62)를 출력한다. 시퀀스(62)의 마크-스페이스 비율은 출력단(16)의 전압을 요구된 값으로 유지하기 위해 피드백 경로(22)로부터의 피드백을 이용하여 제어된다. 스위칭 펄스의 시퀀스(62)는 도 3의 상단에 도시되어 있다.
스위치 노드의 전압(64)은 도 3의 하단에 도시되어 있다. 제어 신호가 하강하면, 제어 FET(6)는 스위치 오프(66)된다. 이에 의해, 전류가 인덕터(17)에 의해 계속 인출됨에 따라 스위치 노드(10)의 전압이 하강하기 시작하지만, 전류는 제어 FET(6)를 통해 흐르지 않고 동기형 FET(8)의 바디 다이오드(body diode)(9)를 통해 흐른다. 이러한 프로세스는 스위치 노드(10)의 전압이 동기형 FET의 바디 다이오드(9) 양단의 전압 강하, 즉, 약 -0.8V에 의해 결정되는 것(시점 68)으로 종결된다.
스위치 노드의 전압이 사전결정된 기준값, 예컨대, -0.5V 이하로 하강하면, 래치(45)에 신호를 공급하는 비교기(40)가 트리거된다. 이것은, AND 게이트로의 다른 입력, 즉, 반전된 제어 신호가 이미 포지티브이므로 로우측 드라이버(32)를 스위치 온시킨다. 로우측 드라이버(32)는 또한 동기형 FET를 스위치 온시킨다. 스위치 노드(10)의 전압은 제어 FET가 스위치 오프될 때까지 네가티브로 하강하지 않으므로, 슈트 쓰루우가 발생할 위험이 회피된다.
동기형 FET가 스위치 온되어 포화상태(saturation)로 들어가면, 스위치 노드의 전압은 대략 -0.1V까지 상승한다(시점 70).
제어 신호가 상승하면(시점 72), 먼저 동기형 FET가 스위치 오프된다. 역시, 전류가 동기형 FET의 바디 다이오드로 보내지고 이에 의해 스위치 노드(10)의 전압은 더욱 네가티브가 된다(시점 74). 전압이 사전결정된 값 이하로 하강하면, 비교기(40)가 트리거되는데, 이것은, 제어 신호가 이미 상승해 있으므로, 제어 FET(6)를 스위치 온시킨다(시점 76).
그 후 사이클은 반복된다.
따라서, 제어 FET는 스위치 노드를 통해 동기형 FET의 바디 다이오드가 도전하고 있음을 검출한 때에만 턴 온된다. 이것은 동기형 FET의 게이트 전압을 이용하는 종래의 접근 방법에 비해 동기형 FET가 스위치 오프되었음을 판정하는 더욱 정확한 방법임이 분명하다. 이와 같이 증가된 정확도는 어느 FET도 도전하지 않는 데드 타임을 더욱 단축시킬 수 있고, 이와 같이 데드 타임을 단축시키는 것은 고속스위칭 디바이스에서 실제적인 문제일 수 있다.
또한, 두 FET가 모두 동일한 기준점, 즉, 스위치 노드상의 전압을 이용한다. 따라서, 단 하나의 비교기 회로만이 필요하다. 대안적으로, 별도의 트리거 회로가 사용될 수 있는데, 이 경우 제어 및 동기형 FET 드라이버 회로(30, 32)가 분리될 수 있다.
도 4에는 트랜지스터의 트리거링 및 구동을 구현하는데 사용되는 드라이버 회로가 더욱 상세히 도시되어 있다. 비교기(40)는 래치 및 디바운스 회로(latch and debounce circuit)(166)에 공급을 행하며, 이것은 또한 NAND 게이트를 통해 레벨 쉬프트 회로(136)에 공급된다. 레벨 쉬프트 회로는 동기형 FET(8)를 구동하는 회로의 경우에 대해 도시되어 있다. 마찬가지의 회로가 제어 FET(6)를 구동하는데 사용될 수 있다. 레벨 쉬프트 회로(136)는 동기형 FET의 게이트(110)에 대해, 터미널(36)상의 드라이버 회로 전압을 참조하지 않고 동기형 FET의 소스(108) 및 드레인(106) 전압을 참조하는 적절한 전압 제어 신호를 제공한다.
도 2 내지 도 4의 회로에 대해 SPICE 시뮬레이션을 수행하여 도 5 및 도 6에 도시된 결과를 얻었다. 도 5에는 하이측 결과가 도시되어 있다. 상부 그래프(170)는 제어 전압을 도시하고, 중간 그래프(172)는 시뮬레이션을 위해 비교기(40)에 인가되는 전압을 도시하며, 세번째 그래프는 제어 FET(6)를 구동하는데 사용된 구동 전압(174)을 도시한다. 사용되는 실제의 디바이스에서 스위치 노드(10)는 비교기로의 전압 입력(중간 그래프)을 제공하게 되며, 이것은 더욱 큰 전압 스윙(swing)을 나타내게 된다.
도 6에는 대응하는 로우측 결과가 도시되어 있다. 상부의 두 그래프는 물론전압이 동일하기 때문에 도 5의 것과 동일하다. 그러나, 도 6에 도시된 로우측 드라이버 전압(176)은 사이클중 도 5에 도시된 하이측 드라이버 전압과 반대되는 절반에서 하이가 된다.
도 5 및 도 6을 비교하면 제어 및 동기형 FET의 전압이 결코 동시에 하이가 되지 않으며, 즉, 제어 및 동기형 FET는 바람직한 바와 같이 결코 동시에 턴 온되지 않음을 알수 있다.
통상의 동기형 dc-dc 컨버터 회로에서처럼, 제어 신호의 마크-스페이스 비율은 출력단(16)에서 바람직한 전압을 얻을 수 있도록 피드백 루프(22)를 이용하여 제어 회로(18)에 의해 조정된다.
본 발명의 한가지 장점은 이제부터 도 7을 참조하여 설명되는 바와 같이 하이측 및 로우측 드라이버 회로를 별도로 생산할 수 있다는 것이다.
회로는 도 2의 것과 유사하다. 한가지 중요한 차이는 제어 FET(6)가 패키지(52)내에 대응하는 하이측 드라이버 회로(50)와 함께 패키지화된다는 것이다. 동기형 FET(8)는 다른 패키지(56)내에 대응하는 로우측 드라이버 회로(54)와 함께 패키지화된다. 두 패키지(52, 56)내의 드라이버 회로(50, 54)는 스위치 노드(10)가 사전결정된 값 이하로 하강할때만 대응하는 FET를 스위치 온시키는 로직 회로(150)를 포함한다. 이것은 두 패키지가 입력단(34)상의 동일한 제어 펄스에 의해 공통으로 구동된다는 것을 제외하고는 패키지들(52, 56) 사이에 통신이 필요없음을 의미한다.
따라서, 조합해서 슈트 쓰루우를 방지하는 별개의 패키지(52, 56)가 제공된다. 슈트 쓰루우를 방지하기 위해 다른 회로 요소들로부터의 부가의 신호를 필요로하지 않고 동일 패키지내에 대응하는 FET와 함께 드라이버를 집적한다는 것은 도 7의 구성에 의해 고속 스위칭을 성취할 수 있음을 의미한다.
드라이버(50, 54)를 구동하기 위한 드라이버 전압은 두 패키지(52, 56)상의 입력단(80)으로 공급된다. 패키지는 또한 접지 입력단(82), 신호 입력단(90), 드레인 입력단(84), 및 소스 입력단(86)을 갖는다. 따라서, FET에 하이측 드레인 전압을 제공하기 위한 드레인 입력단(84)이 드라이버(50, 54)를 구동하는 입력으로부터 분리된다.
하이측 드라이버(30) 양단에는 부스트 캐패시터(boost capacitor)(162)가 접속된다. 부스트 캐패시터(162)는 드라이버(30) 전압을 유지하며, 전압 입력단(80)과 하이측 구성요소(52)의 부스트 캐패시터 터미널(94) 사이의 부스트 다이오드(boost diode)(160)를 통해 충전된다.
로우측(56)에서는, 드라이버(32)가 레벨 쉬프트 회로(136)에 의해 제어 회로(150)로부터 절연된다. 로우측 드라이버 복귀 경로(return)는 동기형 FET(8)의 소스(108)로의 직접 접속부(138)을 통해 이루어진다. 이것은 동기형 FET(8)의 게이트(110)를 구동하는데 사용되는 전류를 위한 저 인덕턴스 복귀 경로를 제공한다. 이것은 접지 바운스, 및 기생 인덕턴스의 영향을 크게 감소시킬 수 있으며, 따라서 스위칭 시간을 개선한다. 하이측 드라이버(30)도 마찬가지로 레벨 쉬프트 회로(132)에 의해 절연된다.
동기형 dc-dc 컨버터를 제공하기 위해 이들 패키지(52, 56)와 조합하여 어떤 편리한 PWM 제어 회로(18)도 사용될 수 있다. 특히, 고속 스위칭이 가능하다.
제어 및 동기형 FET 드라이버들(30, 32)은 접속되어 있지 않기 때문에 제어 및 동기형 FET 드라이버(30, 32)를 스위치 온시키는 트리거는 스위치 노드(10)상의 동일한 전압에서 발생할 필요가 없다. 예컨대, 스위치 노드(10)상에 네가티브로 가는 에지(negative-going edge)가 검출되면 신호 입력의 극성 변화에 따라서 제어 FET(6) 또는 동기형 FET(8)중 어느 하나가 트리거 될 수 있다. 이와 달리, 스위치 노드(10)상에 사전결정된 전압, 예컨대, -0.7V가 검출되면 신호 입력의 극성 변화에 따라서 동기형 FET(8)가 트리거될 수 있다. 별개의 제어 FET 및 동기형 FET 감지 회로를 이용하면, 동기형 FET(8)를 트리거하는데 사용되는 사전결정된 트리거 전압은 네가티브일 필요가 없으며 제어 FET(6)가 스위치 온되는 스위치 노드(10)의 전압보다 바로 아래이어도 된다.
도 8에는 도 4에 도시된 회로의 일부에 대한 변형예가 도시되어 있는데, 사전결정된 네가티브 전압이 아니라 스위치 노드(10)상에서 네가티브로 가는 에지를 검출하는데 사용될 수 있다. 본질적으로, 비교기(40)는 캐패시터(166)를 통해 스위치 노드(10)에 결합되며, 저항기(164)는 dc 전압 레벨을 공급한다.
도 9에 도시된 바와 같이, 패키지들(52, 56)은 용이하게 병렬로 배열될 수 있다. 각 드라이버는 개별적으로 반대 FET가 스위치 오프되지 않는 한 대응하는 FET가 스위치 온되지 않게 보장하며 따라서 슈트 쓰루우를 방지한다.
본 발명의 dc-dc 컨버터는 dc-dc 컨버터가 필요한 곳이면 어디든지, 예컨대,마더보드(motherboard) VRM에 대해서도 사용될 수 있다.
본 발명은 이상 설명된 실시예들에 제한되지 않으며 본 기술 분야의 당업자라면 이상의 설명으로부터 다른 가능한 구성을 용이하게 생각해낼 수 있을 것이다.
트리거링은 다양한 방법으로 실행될 수 있다. 회로는 고정된 전압, 예컨대, -0.15V에서 -0.5V 범위의 사전결정된 네가티브 전압을 검출하거나, 네가티브로 가는 에지를 감지할 수 있다. 이것은 ac-결합 감지에 의해 수행될 수 있다.
동기형 FET(8) 및 제어 FET(6)는 상이한 회로를 사용할 수 있으며 이들은 반드시 동일할 필요는 없다. 예컨대, 동기형 FET(8)를 트리거하기 위한 사전결정된 네가티브 전압은 제어 FET(6)를 트리거하는데 사용된 것과 다를 수 있다. 대안적으로, 제어 및 동기형 FET(6, 8)중 하나가 네가티브로 가는 에지를 검출하고 다른 하나가 사전결정된 네가티브 전압을 검출할 수도 있다.
이상 설명된 실시예들은 피드백을 이용하였지만, 이러한 피드백없이 본 발명을 구동하는 것도 또한 가능하다. 이러한 접근방법에서는 신호 입력 노드(34)에 인가되는 교류 신호는 간단히 사전결정된 마크-스페이스 비율을 가지고서 출력단(16)에 바람직한 출력 전압을 생성할 수 있다.
패키지들간에 구성요소들이 분할되는 방법은 필요에 따라 변화될 수 있다. 또한, 앞서 기술된 구성에서는 두 FET(6, 8)가 모두 n-채널이었지만 둘 또는 어느 하나가 p-채널일 수 있다. p-채널 제어 FET(6)를 사용함으로써 부스트 캐패시터(162) 및 부스트 다이오드(160)는 제거될 수 있다.

Claims (10)

  1. 사전결정된 극성의 입력 dc 전압을 출력 dc 전압으로 변환하는 동기형 dc-dc 컨버터 회로에 있어서,
    상기 입력 dc 전압을 공급하는 dc 입력단 및 접지 입력단과,
    상기 dc 입력단과 스위치 노드 사이에 접속된 소스 및 드레인을 갖되, 상기 스위치 노드는 인덕터를 통해 출력단에 접속되는 제어 FET와,
    상기 스위치 노드와 상기 접지 입력단 사이에 접속된 소스 및 드레인을 갖는 동기형 FET와,
    교류 제어 신호를 입력하기 위한 스위칭 입력단과,
    상기 dc 입력 전압에 대해 반대 극성의 스위치 노드상의 전압 변화를 검출하고 그에 응답하여 트리거 신호를 송출하는 비교기와,
    상기 스위칭 입력단의 상기 교류 제어 신호에 응답하여 상기 제어 및 동기형 FET를 교대로 구동하는 적어도 하나의 드라이버
    를 포함하되,
    상기 드라이버는 사전결정된 극성의 교류 제어 신호의 변화에 응답하여 상기 동기형 FET를 스위치 오프시키며, 그후 상기 트리거 신호를 대기한 후 상기 제어 FET를 스위치 온시키는
    동기형 dc-dc 컨버터 회로.
  2. 제 1 항에 있어서,
    상기 사전결정된 극성에 대해 반대 극성의 교류 제어 신호의 극성 변화에 응답하여 상기 적어도 하나의 드라이버는 상기 제어 FET를 스위치 오프시키고, 상기 트리거 신호를 대기한 후, 상기 동기형 FET를 스위치 온시키는 동기형 dc-dc 컨버터 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 비교기는 상기 스위치 노드 전압이 상기 dc 입력 전압에 대해 반대 부호의 사전결정된 기준값을 보낼 때 상기 트리거 신호를 송출하는 동기형 dc-dc 컨버터 회로.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 적어도 하나의 드라이버에 상기 교류 제어 신호를 공급하기 위해 상기 스위칭 입력단에 접속되는 제어 회로를 더 포함하는 동기형 dc-dc 컨버터 회로.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 스위치 노드와 상기 출력단 사이에 접속된 인덕터와 상기 출력단과 상기 접지 사이에 접속된 캐패시터를 더 포함하는 동기형 dc-dc 컨버터 회로.
  6. 제 5 항에 있어서,
    측정된 출력 전압에 따라 상기 교류 제어 신호를 발생시키기 위해 상기 출력단으로부터 상기 제어 회로로의 피드백 경로를 더 포함하는 동기형 dc-dc 컨버터 회로.
  7. 사전결정된 극성의 입력 dc 전압을 출력 dc 전압으로 변환하는 동기형 dc-dc 컨버터 회로용 하이측 구성요소(high side component)에 있어서,
    상기 입력 dc 전압을 공급하기 위한 dc 입력단과,
    상기 dc 입력단과 스위치 노드 사이에 접속된 소스 및 드레인을 갖되, 상기 스위치 노드는 인덕터를 통해 출력단에 접속되는 제어 FET와,
    교류 제어 신호를 입력하기 위한 스위칭 입력단과,
    상기 dc 입력 전압에 대해 반대 극성의 상기 스위치 노드상의 전압 변화를 검출하고 그에 따라 트리거 신호를 송출하는 비교기와,
    제 1 사전결정된 부호의 상기 교류 신호의 극성 변화에 응답하여 상기 제어 FET를 스위치 오프시키고 제 2 사전결정된 부호의 상기 교류 신호의 극성 변화에응답하여 상기 트리거 신호를 대기한 후 상기 제어 FET를 스위치 온시킴으로써, 상기 스위칭 입력단의 상기 교류 신호에 응답하여 상기 제어 FET를 구동하는 적어도 하나의 드라이버
    를 포함하는 동기형 dc-dc 컨버터 회로용 하이측 구성요소.
  8. 제 6 항에 있어서,
    상기 비교기는 상기 스위치 노드 전압이 상기 dc 입력 전압에 대해 반대 부호의 사전결정된 기준값을 보낼 때 상기 트리거 신호를 송출하는 동기형 dc-dc 컨버터 회로용 하이측 구성요소.
  9. 입력 dc 터미널과 스위치 노드 사이에 접속된 제어 FET와, 상기 스위치 노드와 접지 터미널 사이에 접속된 동기형 FET를 갖는 동기형 dc-dc 컨버터 회로를 동작시키는 방법에 있어서,
    상기 입력 dc 터미널과 상기 접지 터미널 사이에 사전결정된 극성의 입력 dc 전압을 공급하는 단계와,
    스위칭 입력단으로 펄스폭 변조된 교류 신호를 공급하는 단계와,
    상기 스위칭 입력단의 상기 교류 신호에 응답하여 상기 제어 FET와 상기 동기형 FET를 교대로 구동하는 단계
    를 포함하되,
    상기 구동 단계는
    제 1 극성으로부터 제 2 극성으로의 상기 교류 신호의 극성 변화에 응답하여, 상기 제어 FET를 스위치 오프시키는 단계, 상기 dc 입력 전압에 대해 반대 극성의 상기 스위치 노드상의 전압 변화를 검출하는 단계, 그 후 상기 동기형 FET를 스위치 온시키는 단계를 실행하고,
    상기 제 2 극성으로부터 상기 제 1 극성으로의 상기 교류 신호의 극성 변화에 응답하여, 상기 동기형 FET를 스위치 오프시키는 단계, 상기 dc 입력 전압에 대해 반대 극성의 상기 스위치 노드상의 전압 변화를 검출하는 단계, 그 후 상기 제어 FET를 스위치 온시키는 단계를 실행하는
    동기형 dc-dc 컨버터 회로 동작 방법.
  10. 제 9 항에 있어서,
    상기 스위치 노드상의 전압 변화를 검출하는 단계는 상기 스위치 노드 전압이 상기 dc 입력 전압에 대해 반대 부호의 사전결정된 기준값을 보낼 때를 검출하는 것을 포함하는 동기형 dc-dc 컨버터 회로 동작 방법.
KR1020027013321A 2001-02-06 2002-01-28 동기형 ｄｃ-ｄｃ 컨버터 KR20020093022A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB0102912.3 2001-02-06
GBGB0102912.3A GB0102912D0 (en) 2001-02-06 2001-02-06 Switch devices and switching arrangements,e.g. for a dc-dc converter
GBGB0112582.2A GB0112582D0 (en) 2001-02-06 2001-05-24 Synchronous DC-DC converter
GB0112582.2 2001-05-24
PCT/IB2002/000246 WO2002063752A2 (en) 2001-02-06 2002-01-28 Synchronous dc-dc converter

Publications (1)

Publication Number Publication Date
KR20020093022A true KR20020093022A (ko) 2002-12-12

Family

ID=9908194

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020027013347A KR100863879B1 (ko) 2001-02-06 2002-01-25 로우 사이드 구성 요소 및 이를 포함하는 동기형 ｄｃ-ｄｃ 컨버터 회로
KR1020027013321A KR20020093022A (ko) 2001-02-06 2002-01-28 동기형 ｄｃ-ｄｃ 컨버터
KR1020027013250A KR20020093021A (ko) 2001-02-06 2002-01-29 스위칭 ｆｅｔ 회로

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020027013347A KR100863879B1 (ko) 2001-02-06 2002-01-25 로우 사이드 구성 요소 및 이를 포함하는 동기형 ｄｃ-ｄｃ 컨버터 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020027013250A KR20020093021A (ko) 2001-02-06 2002-01-29 스위칭 ｆｅｔ 회로

Country Status (2)

Country Link
KR (3) KR100863879B1 (ko)
GB (4) GB0102912D0 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600452B1 (ko) * 2004-12-29 2006-07-13 한국전기연구원 펄스 발생기를 위한 반도체 스위치 구동회로
KR102044303B1 (ko) * 2018-04-27 2019-11-13 퍼스트실리콘 주식회사 게이트 드라이버 모듈과, 이것을 이용한 하프브릿지 dc/dc 컨버터 및 분산형 전력 최적화기

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003525003A (ja) 1999-07-02 2003-08-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｄｃ−ｄｃコンバータ用スイッチング装置及びスイッチコンポーネント

Also Published As

Publication number Publication date
KR100863879B1 (ko) 2008-10-15
KR20020093021A (ko) 2002-12-12
GB0102912D0 (en) 2001-03-21
GB0112583D0 (en) 2001-07-18
GB0112584D0 (en) 2001-07-18
KR20020093025A (ko) 2002-12-12
GB0112582D0 (en) 2001-07-18

Similar Documents

Publication Publication Date Title
JP4053425B2 (ja) 同期式ｄｃ−ｄｃコンバータ
US7205821B2 (en) Driver for switching circuit and drive method
US6674268B2 (en) Swithing regulator utilizing seperate integrated circuits for driving each switch
KR100552441B1 (ko) 스위치 소자 구동 장치 및 이를 이용한 ｄｃ/ｄｃ 컨버터
USRE43015E1 (en) Capacitive high-side switch driver for a power converter
US7091753B2 (en) Gate driving circuit
US6353309B1 (en) Switching circuit having a switching semiconductor device and control method thereof
US6897682B2 (en) MOSgate driver integrated circuit with adaptive dead time
US7688052B2 (en) Charge pump circuit and method therefor
JP4723833B2 (ja) スイッチの制御を簡略化するための方法と装置
CN110165872B (zh) 一种开关控制电路及其控制方法
US7157959B2 (en) Method of forming a self-gated transistor and structure therefor
KR20060028642A (ko) 스위칭 회로 및 스위칭 회로 동작 방법
JP2006500890A (ja) コンバータ回路およびその制御方法
CA2163848C (en) Control of switching devices in synchronized-rectification system
CN110890843A (zh) 电源转换器以及用于控制该电源转换器的方法和控制器
US6979981B2 (en) DC-DC converter control circuit and DC-DC converter
US11196348B2 (en) Methods and systems of controlling switching frequency of a switching power converter
US7202652B2 (en) Motor driving apparatus incorporating switch device driving apparatus
JP2000253693A (ja) モータ・コントローラの集積回路ゲート・ドライバ用シュート・スルー防止回路
KR20020093022A (ko) 동기형 ｄｃ-ｄｃ 컨버터
JP2005143282A (ja) 降圧型ｐｗｍコンバータ
WO2007089256A1 (en) Output buffer with slope and dead time control for driving inductive load
CN116805847A (zh) 使用gan同步整流的用于电机驱动的系统和方法
JPH0318118A (ja) Ｍｏｓｆｅｔのドライブ回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid