KR20060028642A - 스위칭 회로 및 스위칭 회로 동작 방법 - Google Patents

스위칭 회로 및 스위칭 회로 동작 방법 Download PDF

Info

Publication number
KR20060028642A
KR20060028642A KR1020057024542A KR20057024542A KR20060028642A KR 20060028642 A KR20060028642 A KR 20060028642A KR 1020057024542 A KR1020057024542 A KR 1020057024542A KR 20057024542 A KR20057024542 A KR 20057024542A KR 20060028642 A KR20060028642 A KR 20060028642A
Authority
KR
South Korea
Prior art keywords
transistor
dead time
voltage
fet
switching circuit
Prior art date
Application number
KR1020057024542A
Other languages
English (en)
Inventor
얀 딕켄
필립 루터
쿨디프 칸와르
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060028642A publication Critical patent/KR20060028642A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

dc-dc 변환기는 입력 단자(37)와 접지 단자(38) 사이에 직렬 접속된 2개의 전계 효과 트랜지스터(35, 36)를 갖고 있다. 2개의 트랜지스터(35, 36)가 오프되면, 트랜지스터(35, 36) 모두 혹은 둘 중 하나의 드레인(39, 44)과 소스(43, 40) 사이에 켈빈 피드백 접속(71, 72, 67, 68)을 제공함으로써 신호 라인 저항 및 인덕턴스를 방지시킴으로써, 데드 타임의 조정이 수행된다.

Description

스위칭 회로 및 스위칭 회로 동작 방법{DEAD TIME CONTROL IN A SWITCHING CIRCUIT}
본 발명은 스위칭 회로 및 스위칭 회로 동작 방법에 관한 것이고, 상세하게는 dc-dc 전압 변환 회로에 관한 것이지만 배타적인 것은 아니다.
직류(dc)-dc 변환기는 공지된 것으로 어떤 dc 전압을 다른 dc 전압으로 변환하는 데, 예컨대 12V 전원으로부터 1.5 전압 레일을 제공하는 데 사용된다.
이러한 변환기의 한가지 타입인, 동기식 dc-dc 변환기는 인덕터 코일의 제 1 단자를 예컨대, 12V인 입력 전압과 접지 사이에서 교번해서 스위칭시키는 것으로 동작한다. 출력은 인덕터 코일의 제 2 단자에서 이루어지며 출력 캐패시터에 의해 버퍼링된다. 이러한 장치에서 사용되는 스위치는 펄스 폭 변조(PWM)된 신호에 의해 구동되며, 이 신호의 듀티 사이클(신호가 로우인 시간에 대한 신호가 하이인 시간의 비)이 출력 신호의 크기를 결정한다.
기존의 동기식 dc-dc 변환기가 도 1에 개략적으로 도시되어 있다. 인덕터 코일(1)에 흐르는 전류를 제어하는 스위치는 예컨대, 전계 효과 트랜지스터(FET)이 다. 제 1 FET(2)는 통상 제어 FET 또는 하이측 트랜지스터라 하며, 인덕터(1)의 제 1 단자(3)를 공급 단자(4)에 공급되는 dc 입력 전압에 접속시킨다. 제 2 FET(5)는 통상 동기식 FET(sync FET) 또는 로우측 트랜지스터라 하며, 인덕터(1)의 제 1 단자(3)를 접지(6)에 접속시킨다. 인덕터(1)의 제 1 단자(3)는 통상 스위치 노드라한다.
스위치 노드(3)의 신호는 인덕터(1)를 통해서, 캐패시터(7)를 거쳐서 출력 단자(8)로 공급된다.
제어 FET(2) 및 동기식 FET(5)는 각각 구동기(9, 10)에 의해 구동된다. 제어 회로(11)는 펄스 폭 변조(PWM) 신호가 공급되는 입력 단자(12) 및 피드백 경로(13)를 통해서 출력 단자(8)로부터 공급되는 다른 단자를 갖고 있다. 제어 회로(11)는 교번하는 제어 신호(14, 15)를 제공해서, FET(2, 5)를 교번해서 스위칭시킴으로써 출력단(8)을 원하는 전압으로 유지하도록 제어 FET 및 동기식 FET(2, 5)를 제어한다. 단자(12)에 입력된 PWM 신호의 듀티 사이클은 출력단(8)에서 원하는 전압을 달성하도록 변조된다.
이러한 dc-dc 변환기의 예로는 인텔사의 W098/49607 및 Lee의 US 5479089에 개시된 것을 들 수 있다.
동기식 dc-dc 변환기의 하나의 특징은 제어 및 동기식 FET(2, 5)는 동시에 온되지 않는다 점이다. FET(2, 5)가 순간적으로 동시에 온이 될 때에도, 공급 단자(4)와 접지(6) 사이에 큰 전류가 흐를 것이다. 이러한 현상은 교차 전도(cross-conduction)라고 알려져 있다. 따라서 제어 회로(11)는 두개의 FET(2, 5) 중 하나 만은 확실히 항상 온이 되도록 배열된다. 이는 통상적으로 FET 각각의 턴 온을 다른 FET가 오프로 판정될 때까지 지연시킴으로써, FET(2, 5) 모두가 오프인 데드 타임을 도입함으로써 달성된다.
제어 회로(11)를 구현하는 한가지 방법은 두개의 전압을 모니터하는 것이다. 스위치 노드(3)의 전압은 제어 FET(2)가 스위칭 오프될 때까지 동기식 FET(5)의 스위칭 온을 제어하도록 모니터되며, 동기식 FET(5)의 게이트의 전압은 동기식 FET(5)가 스위칭 오프될 때까지 제어 FET(2)가 스위칭 온하는 것을 방지하도록 모니터된다. W098/49607는 이러한 타입의 회로를 개시하고 있고, US 5479089도 마찬가지이다.
제어 FET(2) 또는 동기식 FET(5)가 모두 도통 상태가 아닌 데드 타임은 동기식 FET(5)의 트랜지스터 임계 전압 및 캐패시턴스에 따라 달라지며, 이는 선택된 FET의 파라미터의 제조 편차(spread) 및 FET의 개별적인 선택에 따라서 크게 달라진다. 이 데드 타임은 모니터링 회로를 통한 전파 지연 및 FET 드라이버 회로의 지연 시간에 따라서도 달라진다. 따라서, 결과적인 데드 타임은 교차 전도를 간단하게 방지하는 데 필요한 데드 타임보다 더 클 수 있다.
데드 타임 동안, 인덕터 전류는 동기식 FET(5)의 바디 다이오드(16)를 통해서 흐른다. 이 때문에 바디 다이오드 손실이 발생한다. 데드 타임이 끝나면, 특히 포지티브 스위치가 활성화되면, 큰 다이오드 역 회복이 손실되고, 스위칭이 손실되며, 전자기 유도(EMI)가 발생한다. 따라서 데드 타임을 감소시키는 것은 바디 다이오드 손실을 감소시킨다는 이점이 있다. 데드 타임이 바디 다이오드가 도통되 지 않을 정도로 작다면, 스위칭 손실, 역 회복 손실 및 EMI 감소시킴으로써 전력 효율이 개선된다.
WO 02/063752에는 스위칭 노드의 전압을 모니터해서 미리 정해진 전압과 비교함으로써 dc-dc 변환기의 데드 타임을 감소시키는 방법이 개시되어 있다.
제어 FET 또는 동기식 FET가 스위칭 오프되면, 데드 타임 동안 FET는 모두 오프 상태가 될 것이다. 인덕터는 동기식 FET의 바디 다이오드를 통해서 전류가 계속 흐르게 하고, 바디 다이오드 양단의 전압은 약 0.8V가 된다.
그러나, 이러한 회로가 교차 전도를 용이하게 방지할 수는 있지만, 적어도 선택된 FET의 턴온 시간과 구동기의 지연 시간의 합인, 어느 FET도 스위칭 온되지 않은 분명한 데드 타임이 남아 있다. 이 데드 타임은 현재 기술을 사용할 때 약 30ns이다.
다른 방식이 US 6,396,250에 개시되어 있다. 이 방식에서, 제어 가능한 지연이 트랜지스터의 게이트로의 입력단에 제공되며, 이는 스위치 노드로부터 취해진 피드백 루프 신호에 의해 제어된다. 이 방식이 WO 02/063752보다 이점을 제공하지만, 이 방식도 여전히 단점들을 갖고 있다. 단점들 중 하나는 제어 FET가 스위칭 오프된 시점에도 코일 상의 전류가 항상 부하의 방향으로 있다고 가정한다는 점이다. 이것이 안정 상태에서는 참이 되겠지만, 전이 상태에서는 참이 아닐 것이다.
US 6,396,250의 아날로그 구현의 원리가 도 2에 도시되어 있다. 피드백이 스위치 노드(3)로부터 취해져서 라인(14) 상의 제어 FET 제어 신호에 추가될 지연을 결정한다. 이는 샘플링 회로(20)를 사용해서 스위칭 노드(3)와 접지(6) 사이의 전압을 샘플링함으로써 달성된다. 이는 제 1 및 제 2 스위치(21, 22)를 포함하며, 이는 각각의 샘플링 캐패시터(23, 24)를 거쳐서 에러 증폭기(25)에 스위치 노드 전압을 인가한다. 전원(26)은 데드 타임이 교차 전도가 발생하는 범주까지 작아지지 않게 보장하는 데 사용된다. 에러 증폭기(25)의 출력은 전압 제어 지연(VCD) 회로(27)로 공급되며, 이는 PWM 제어 신호(14)에 가변 지연을 유도한다. 결과적인 신호(28)는 제어 FET(2)를 구동해서, 이 제어 FET(2)가 스위칭 온하기 전에 또는 데드 타임이 되기 전에 지연을 야기한다. 유사한 샘플링 및 VCD 회로 장치(도시 생략)가 동기식 FET(5)를 구동하는 데 사용된다.
데드 타임 동안 및 그 이후에, 동기식 FET(5)의 소스(29)의 전압과 접지 레일(6)의 전압 사이에 큰 차이가 있다. 이는 동기식 FET(5)와 접지 레일(6) 사이의 약 1nH의 자체 인덕턴스(30)(점선으로 둘러싼 부분)에 의해 유발된다. 데드 타임이 시작할 때, 동기식 FET(5)가 스위칭 오프되면, 동기식 FET 바디 다이오드(16)에 전류가 흐른다. 데드 타임이 끝나면, 제어 FET(2)가 스위칭 오프될 때, 바디 다이오드(16)를 흐르는 전류는 감소되기 시작한다. 이렇게 변하는 전류는 자체 인덕턴스(30) 양단의 전위차를 유발하고, 따라서 스위치 노드(3)와 접지 레일(6) 사이에서 관찰되는 전압차는 동기식 FET(5)의 소스(29)와 드레인(31) 사이의 드레인-소스 전압만큼은 크지 않다. 이 때문에, 스위치 노드(3)와 접지 레일(6) 사이의 전압을 측정하는 회로는 동기식 FET 바디 다이오드(16)가 도통을 멈추는 시점을 정확하게 검출하지 못할 것이다. US 6,396,250에 개시된 바와 같이, 스위칭 노드(3)-접지 레일(6) 전압이 일정한 크기로 있는 기간을 감소시키거나 제거하면, 회로에서 바디 다이오드가 도통되고, 따라서 회로의 손실은 그대로 남아 있을 것이다.
작거나 혹은 무시할 수 있을 정도의 부하를 가진 일부 스위칭 회로에서, 제어 및 동기식 FET(2, 5)가 스위치 오프될 때, 전류는 인덕터를 통해서 역방향으로, 즉 인덕터(1)의 제 2 단자(17)로부터 제 1 단자(3)로 흐를 수 있다. 따라서, 스위칭 노드 전압이 증가하고, 제어 FET(2)의 바디 다이오드(32)에 전류가 흐른다. 이 때문에 제어 FET(2)의 소스(33)는 드레인(34)의 전압보다 더 높은 순방향 다이오드 전압이 될 것이다. 동기식 FET(5)의 드레인(31)과 소스(29) 양단의 전압을 측정해도 이 경우의 데드 타임을 표시하지는 않는다. 제어 FET 바디 다이오드(32)의 에너지 손실은 동기식 FET 바디 다이오드(16)만큼 크지는 않다. 그러나, 어떤 회로에서는, 데드 타임 측정이 유익하다. 예컨대, 디지털 오디오 증폭과 같은 애플리케이션에 사용되는 스위칭 회로에서, 너무 큰 데드 타임은 신호 왜곡을 유발할 수 있다. 따라서, 스위칭 회로가 인덕터 회로가 역방향으로 되는 환경에서 데드 타임을 감소시킬 수 있다는 이점이 있다.
본 발명은 이러한 문제를 해결하는 것을 목적으로 한다.
본 발명의 일 측면에 따라서, 입력 단자와 접지 단자 사이에 직렬 접속된 제 1 전계 효과 트랜지스터 및 제 2 전계 효과 트랜지스터를 구비한 스위칭 회로가 제공되며, 여기서 제 1 트랜지스터의 소스는 제 2 트랜지스터의 드레인에 접속되고, 제 2 트랜지스터의 소스는 접지 단자에 접속되며, 이 회로는 두 트랜지스터가 모두 오프되는 데드 타임이 존재하도록 제 1 트랜지스터와 제 2 트랜지스터를 교번해서 구동하는 제어 수단 및 제 1 또는 제 2 트랜지스터의 드레인과 소스 사이의 전압차에 따라서 데드 타임의 길이를 조정하는 수단을 포함한다.
제 2 트랜지스터의 드레인 및 소스 양단의 전압에 따라서 데드 타임 기간을 조정함으로써, 소스-접지 접속의 자체 인덕턴스의 효과가 제거되어서, 제 2 트랜지스터의 바디 다이오드 양단의 전압을 더 정확하게 측정할 수 있다. 이로써 데드 타임 감소, 및 그게 따른 손실이 감소될 수 있도록 트랜지스터를 더 효율적으로 제어할 수 있다.
제어 FET라고도 하는, 제 1 트랜지스터의 드레인 및 소스 양단의 전압에 따라서 데드 타임 기간을 조정함으로써 스위치 노드에 인덕터 전류가 흐르는 경우에 데드 타임을 감소시킬 수 있다. 이는 제어 FET의 바디 다이오드 양단에 순방향 다이오드 전압차가 발생하고, 이 전압차는 동기식 FET의 드레인 및 소스 양단이 아닌 제어 FET의 드레인 및 소스 양단에서 측정할 수 있기 때문이다.
제 1 및/또는 제 2 트랜지스터는 집적 회로 다이 상에 구성될 수 있으며, 이 트랜지스터 각각은 다이 상에 각각의 소스 및 드레인 영역을 갖고 있다. 스위칭 회로는 제 1 또는 제 2 트랜지스터의 드레인과 소스 사이의 전압차를 감지하는 감지 수단을 더 포함하고, 여기서 이 감지 수단은 제 1 또는 제 2 트랜지스터의 소스 영역에 직접 접속된 제 1 접속부를 갖고 있다.
다이 상에 소스 접속부를 제공함으로써, 소스 영역과 접지 사이의 인덕턴스가 방지될 수 있다.
이 감지 수단은 제 1 또는 제 2 트랜지스터의 드레인 영역에 직접 접속된 제 2 접속부도 구비할 수 있다.
다이에 소스 및 드레인 접속부를 형성함으로써, 이 접속부는 켈빈 접속부(Kelvin Connection)를 포함하며, 여기서 신호 피드백 라인이 전류 경로로부터 분리되어서 신호 라인의 저항 및 인덕턴스와 관련된 에러를 제거할 수 있다.
본 발명에 따라서, 입력 단자와 접지 단자 사이에 직렬 접속된 제 1 전계 효과 트랜지스터 및 제 2 전계 효과 트랜지스터를 구비한 스위칭 회로를 동작시키는 방법도 제공되며, 여기서 제 1 트랜지스터의 소스는 제 2 트랜지스터의 드레인에 접속되고, 제 2 트랜지스터의 소스는 접지 단자에 접속되며, 이 방법은 두 트랜지스터가 모두 오프되는 데드 타임이 존재하도록 제 1 트랜지스터와 제 2 트랜지스터를 교번해서 구동하는 단계와, 제 1 또는 제 2 트랜지스터의 드레인과 소스 사이의 전압차에 따라서 데드 타임의 길이를 조정하는 단계를 포함한다.
US 6,396,250의 방식에서의 다른 단점은 아날로그 회로 장치의 샘플링 회로가 한계를 갖고 있다는 점이다. 도 2를 다시 참조하면, 이 회로는 제 1 및 제 2 스위치(21, 22)를 정확하게 구현하는 것에 의존하고 있다. 제 1 스위치(21)는 샘플링 회로(20)를 인에이블시켜서 동기식 FET(5)가 도통하는 동안 스위치 노드(3) 전압을 샘플링하도록 하며, 제 2 스위치(22)는 샘플링 회로(20)를 인에이블시켜서 데드 타임 동안 스위치 노드(3)를 샘플링하도록 한다. 이 샘플링된 신호는 에러 증폭기(25)에서 비교되어서 전압 제어형 지연 회로(27)에 전압을 공급한다. 이론상, 스위치(21, 22) 및 샘플링 회로 구동시의 에러는 데드 타임 최소화를 더 손상시킬 것이다.
US 6,396,250에 개시된 디지털 방식은 샘플링 회로의 설계시에 특정한 단점도 갖는다. 디지털 방식에서, 데드 타임 지연은 스위치 노드의 전압이 특정 임계 전압에 이르는지 여부에 따라서 증가되거나 감소된다. 따라서, 데드 타임은 바디 다이오드 전압의 크기 또는 이 전압이 발생하는 시간의 길이에 비례해서 정확하게 감소되지 않는다. 이들 파라미터는 모두 바디 다이오드 도통 손실에 영향을 미친다. 이들 파라미터 값이 하이인 경우에, 데드 타임을 더 빨리 감소시킴으로써 이 회로에서의 손실을 최소화시킨다.
또한, 데드 타임 손실의 감소 크기는 달성할 수 있는 최소화 정도와 관련이 있을 것이다.
본 발명은 또한 이러한 문제를 해결하는 것을 목적으로 한다.
본 발명의 제 2 측면에 따라서, 입력 단자와 접지 사이에 직렬 접속된 제 1 전계 효과 트랜지스터 및 제 2 전계 효과 트랜지스터를 구비한 스위칭 회로가 제공되며, 제 1 트랜지스터의 소스는 제 2 트랜지스터의 드레인에 접속되고, 제 2 트랜지스터의 소스는 접지 단자에 접속되며, 이 회로는 두 트랜지스터가 모두 오프되는 데드 타임이 존재하도록 제 1 트랜지스터와 제 2 트랜지스터를 교번해서 구동하는 제어 수단 및 제 2 트랜지스터의 드레인과 접지 사이의 전압차에 따라서 데드 타임의 길이를 조정하는 수단을 포함하며, 여기서 이 조정 수단은 전압차가 임계값을 초과하는 시간의 길이에 따라서 데드 타임의 길이를 조정한다.
이 조정 수단은 전압차가 임계 전압을 초과하는 크기에 따라서 데드 타임 기간의 길이를 조정할 수 있다.
이 조정 수단은, 데드 타임의 길이가 전압차가 임계 전압을 초과하는 크기에 지수함수적으로 따르고, 전압차가 임계값을 초과하는 시간의 길이에 선형적으로 따르도록 데드 타임의 길이를 조정할 수 있다.
본 발명을 더 이해하기 위해서, 그 실시예가 첨부된 도면을 단지 예로서 참조하면서 설명될 것이다.
도 1은 종래의 동기식 dc-dc 변환기를 도시하는 도면,
도 2는 접지에 대한 스위치 노드 전압에 따라서 추가된 데드 타임을 갖는 종래의 동기식 dc-dc 변환기를 도시하는 도면,
도 3은 본 발명에 따른 동기식 dc-dc 변환기의 개략도,
도 4는 본 발명에 따른 dc-dc 변환기의 집적 회로 구현예를 개략적으로 도시하는 도면,
도 5는 본 발명에 따른 동기식 dc-dc 변환기의 다른 예를 개략적으로 도시하는 도면,
도 6은 도 3 및 도 5에 도시된 동기식 dc-dc 변환기의 PWM 제어 신호 및 스위치 노드 전압 신호를 나타내는 그래프,
도 7은 도 5의 변환기의 검지 및 적응성 데드 타임 감소 회로를 개략적으로 나타내는 도면,
도 8a, 8b 및 8c는 본 발명에 따른 동기식 dc-dc 변환기의 모니터링 지점의 전압 신호를 나타내는 그래프.
도 3을 참조하면, 종래의 동기식 dc-dc 변환기 회로에서, 제어 FET(35) 및 동기식 FET(36)가 입력 단자(37)와 접지 단자(38) 사이에 직렬로 접속되어 있다. 이 실시예에서, 이들은 전계 효과 트랜지스터이지만, 다른 타입의 스위칭 장치가 사용될 수도 있다. 제어 FET(35)의 드레인(39)은 입력 단자(37)에 접속되고, 동기식 FET(36)의 소스(40)는 접지 단자(38)에 접속된다. 인덕터(42)의 제 1 단자(41)는 스위칭 노드라고도 하며, 제어 FET(35)의 소스(43) 및 동기식 FET(36)의 드레인(44)에 접속되어 있다. 이 실시예에서는 인덕터(42)가 사용되었지만, 2개 이상의 분리 코일을 가진 변압기가 사용될 수도 있다. 스위칭 노드(41)의 신호는 인덕터(42)를 통해서 그리고 캐패시터(45)를 거쳐서 출력 단자(46)에 공급된다.
펄스 폭 변조(PWM) 제어 회로(도시 생략)로부터의 출력은 제어 입력 단자(48)에 인가된다. PWM 제어 회로는 변환기의 출력 단자(46)로부터의 피드백에 따라서 PWM 신호의 듀티 사이클을 변경한다. PWM 제조 방식이 당업자에게 널리 알려져 있기 때문에 PWM 제어 회로는 도면에 도시하지 않았다. 본 발명의 다른 실시예에서는, 펄스 주파수 변조(PFM)와 같은 다른 제어 신호가 사용될 수 있다. 제어 신호(48)는 분할되어서 제어 및 동기 제어 신호(50, 51)를 형성하며, 이는 감지 및 적응성 데드 타임 감소(ADR) 회로(52, 53)에 공급될 수 있다. 이 감지 및 ADR 회 로(52, 53)는 각각 피드백 라인(54, 55)을 통해서 동기식 FET(36)의 드레인(44) 및 소스(40)로부터 피드백을 취하며, 이를 사용해서 지연 시간(D, E)을 변경한다. 이 지연 시간은 제어 및 동기식 FET 제어 신호(50, 51)에 각각 도입되어서 제 1 및 제 2 제어 라인(56, 57)에서 최소화된 데드 타임 지연을 가진 신호를 생성한다. 이들 신호(56, 57)는 적절한 구동기 회로(58, 59)를 통해서 제어 및 동기식 FET(35, 36)의 게이트에 인가되어서 FET(35, 36)를 교번해서 스위칭 온 및 스위칭 오프시킴으로써 출력단(46)에서 원하는 전압을 유지한다.
동기식 FET(36)의 드레인(44) 및 소스(40)로부터 직접 피드백을 취함으로써, 감지 및 ADR 회로(52, 53)를 인에이블시켜서 동기식 FET(36)의 바디 다이오드(60) 양단의 전압을 정확하게 검출하고, 데드 타임, 따라서 손실이 최소화되도록 FET(35, 36)를 제어한다.
2개의 감지 및 ADR 회로(52, 53)가 도시되어 있지만, 제어 및 동기식 FET(35, 36) 모두에 제어 신호를 공급하도록 하나의 회로가 배열될 수도 있다. 각각에 대해서 개별 회로를 구비함으로써 동기식 FET 게이트가 하이가 되기 이전의 지연 시간이 제어 FET 게이트가 하이가 되기 이전의 지연 시간과는 다르게 할 수 있으며, 이로써 데드 타임 감소에 융통성을 줄 수 있다.
도 3의 dc-dc 변환기는 일 실시예에서, 도 4에 도시된 바와 같이 집적 회로에 구현된다. 이는 제어 FET(35), 동기식 FET(36), 구동기 및 감지 및 ADR 회로(65로 표시됨)가 집적 회로에 배치될 수 있는 방법을 도시하고 있다. 제어 회로 입출력 핀(66)이 구동기, 감지 및 ADR 회로(65)와 관련된 입력 및 출력 접속부에 제공된다. 이 실시예에서 입출력 핀(37, 41, 38)은 각각 입력 전압 단자(37), 스위치 노드(41) 및 접지 단자(38)이다.
도 4를 참조하면, 피드백 라인(67, 68)은 집적 회로 다이의 동기식 FET 드레인(44) 및 소스(40) 영역에 직접 접속되어서, 소스(40)와 접지 단자(38) 사이의 인덕턴스를 방지시킨다. 또한, 전류 경로 신호 라인(69, 70)은 피드백 라인(67, 68)으로부터 완전히 분리되어서 이 접속부를 소스(40)와 드레인(44) 영역 켈빈 접속부로 접속시킨다. 이는 피드백 접속부(67, 68)가, 저항 및 인덕턴스를 가진 신호 라인(69, 70)의 작은 부분 양단에서 취해질 때 야기되는 에러를 제거하는 효과를 갖고 있으며, 따라서 측정되는 특히 동기식 FET(36)가 도통되어 있는 동안 측정되는 전압에 영향을 미친다.
유사한 켈빈 접속 라인(71, 72)이 집적 회로 다이의 제어 FET 드레인(39) 및 소스(43) 영역에 접속될 수 있다. 이들 접속부는 변환기의 인덕터 전류가 스위치 노드(41)를 향해서 흘러서, 제어 FET(35)의 소스(43) 및 드레인(39) 양단의 전압이 모니터링되어야 하는 경우에 필요하다.
본 발명의 다른 구현예도 가능하다. 예컨대, 본 발명은 켈빈 접속부를 사용하거나 사용하지 않고 다중 칩 모듈(MCM)에 구현될 수 있다. 또한 Philips 반도체에서 제조한 International Rectifier 또는 LFPAK로 제조된 DirectFET와 같은 작은 직렬 자체 인덕턴스를 가진 개별 FET 패키지가 제어 및 동기식 FET로서 사용될 수도 있다. 그러나, 이들 패키지의 작은 인덕턴스라도 회로의 피드백 측정에 에러를 유발할 수 있으며, 이 에러는 작은 시간에 큰 전류 변화를 나타낸다.
다중 소스 접속부를 가진 FET 패키지도 사용될 수 있으며, 이로써 이들 접속부 중 하나가 동기식 및 제어 FET 소스 피드백 접속부에서 반전된다. 이러한 FET 패키지의 일예가 필립스 반도체에서 제조한 파워 SO8 및 LFPAK이다.
제어 FET는 PMOS 트랜지스터를 사용해서 구현될 수 있으며, 이는 집적 회로 구현시에 장점이 될 수 있다.
도 5는 본 발명에 따른 동기식 dc-dc 변환기의 다른 실시예를 개략적으로 도시하고 있다. 이 실시예에서, 신호는 동기식 FET(36)의 게이트(79), 드레인(44) 및 소스(40) 및 제어 FET(35)의 게이트(80) 및 소스(43)인, 회로의 5개의 모니터링 지점으로부터 피드백된다. 동기식 FET(36)의 드레인(44) 및 소스(40)의 신호는 라인(54, 55)을 통해서 제어 및 동기식 감지 회로(81, 82)로 피드백되며, 이 회로는 각각 제어 FET(35) 및 동기식 FET(36) 구동 회로이다. 이 실시예의 제어 및 동기식 감지 회로(81, 82)는 동기식 FET(36)의 드레인 소스 전압이 임계값에 도달하는 시점을 측정하며, 이 임계값 이상인 드레인-소스 전압에 지수 함수적으로 의존하는 신호를 출력한다. 제어 및 동기 감지 회로(81, 82)로부터의 출력은 제어 및 동기식 적응성 데드 타임 감소(ADR) 회로 (83, 84)에 각각 인가된다.
제어 ADR 회로(83)는 PWM 신호도 수신하고, 동기식 ADR 회로(84)는 반전된 PWM 신호를 수신하며(반전기(85)에 의해 반전된), 이들은 모두 출력단이 PWM 제어 입력 단자(48)에 접속되어 있는 제어 회로로부터 발생한다. 제어 회로는 변환기의 출력 단자(46)로부터의 피드백에 따라서 PWM 신호의 듀티 사이클을 변경한다. 적절한 생성 방식이 당업자에게 공지되어 있기 때문에 생성기는 도면에 도시하지 않 았다. 본 발명의 다른 실시예에서, 펄스 주파수 변조(PFM)와 같은 다른 제어 신호가 사용될 수 있다.
제어 및 동기식 ADR(83, 84)가 감지 회로(81, 82)로부터의 입력에 따라 달라지는 지연(D, E)을 PWM 신호에 도입시킨다. 최종으로 나온 신호가 인가되어서 제어 FET(35) 및 동기식 FET(36)를 구동한다. 이는 제어 FET(35) 및 동기식 FET(36) 각각의 턴온에 지연을 야기시키며, 이로써 제어 FET(35) 및 동기식 FET(36)가 모두 오프되는 데드 타임을 도입시킨다. 도시된 바와 같이 제어 FET(35) 및 동기식 FET(36)에 대해서 개별적인 잠지 및 ADR 회로(81 내지 84)를 구비함으로써, 이들의 독립적인 데드 타임 지연을 가능하게 할 수 있지만, 모든 FET의 턴온에 지연을 제공하는 데 하나의 감지 및 ADR 회로가 구성될 수도 있다.
ADR 회로로부터의 각각의 구동 신호는 제어 FET(35) 및 동기식 FET(36)에 인가되기 전에 제 1 및 제 2 논리 OR 게이트(87, 88)를 지난다. 제 1 및 제 2 OR 게이트(87, 88)가 포함되어서 다른 회로의 게이트의 구동 신호가 임계 전압(Vth1, Vth2) 이하로 떨어질 때까지, 즉 FET가 턴 오프될 때까지 혹은 각각의 ADR 회로(83, 84)로부터의 출력이 하이가 될 때까지 제어 FET(35)나 동기식 FET(36) 어느 것도 턴온되지 않게 한다. 제어 비교기(89)는 제어 FET(35)의 게이트-소스 전압이 전원(95)에 의해 공급되는 특정 임계 전압(Vth1, Vth2) 이하로 떨어지는지 여부를 판정한다. 제어 비교기(89)는 제 1 입력단에 인가되는 제어 FET(35)의 게이트(80)의 전압을, 제어 FET(35)의 소스 전압과 제 2 입력단에 인가되는 임계 전압(Vth1)의 합과 비교한다. 이 비교기(89)로부터의 출력은 제 2 OR 게이트(88)의 제 1 입 력단에 공급되고, 동기식 ADR 회로(84)로부터의 출력은 제 2 입력단에 공급된다. 동기식 비교기(90)는 동기식 FET(36)의 게이트-소스 전압이 전원(96)에 의해 공급되는 임계 전압(Vth2) 이하로 떨어지는지 여부를 판정한다. 동기식 비교기(90)는 제 1 입력단에 인가되는 동기식 FET(36)의 게이트(79)의 전압을, 동기식 FET(36)의 소스 전압과 제 2 입력단에 인가되는 임계 전압(Vth2)의 합과 비교한다. 동기식 비교기(90)로부터의 출력은 제 1 OR 게이트(87)의 제 1 입력단으로 공급되고, 제어 ADR 회로(83)로부터의 출력은 제 2 입력단에 공급된다.
또한, 제어 논리 AND 게이트(91) 및 동기식 논리 AND 게이트(92)는 각각 제어 및 동기식 OR 게이트(87, 88)와 제어 및 동기식 FET(35, 36) 사이에 직렬로 포함된다. 제어 AND 게이트(91)는 제어 OR 게이트(87)의 출력으로부터 취해지는 한쪽 입력 및 PWM 신호로부터 취해지는 다른쪽 입력을 갖는다. 이는 PWM이 로우일 때 제어 FET(35)가 오프가 되도록 포함된다. 동기식 AND 게이트(92)는 OR 게이트(88)의 출력으로부터 취해지는 한쪽 입력 및 PWM 신호의 반전으로부터 취해지는 다른 입력을 갖는다. 이는 PWM 제어 신호가 로우일 때 동기식 FET(36)가 오프되도록 포함된다.
본 발명의 다른 실시예에서는, 다른 논리 회로의 조합이 사용될 수 있다. 예컨대, 자체 비교기(89, 90) 및/또는 AND 게이트(91, 92)를 가진 OR 게이트(87, 88)가 완전히 제거될 수도 있고, 동기식 FET(36) 또는 제어 FET(35) 논리 회로 중 하나가 제거될 수도 있다.
제어 및 동기식 버퍼 증폭기(93, 94)가 직렬로 추가되어서 추가 데드 타임을 가진 제어 신호를 수신하고, 게이트 구동 신호를 출력해서 제어 및 동기식 FET(35, 36)를 구동한다.
또 다른 실시예에서, 제어 및 동기식 감지 회로(81, 82)와 유사한 다른 제어 및 동기식 감지 회로가 제공되지만, 이는 데드 타임 동안 인덕터의 제 2 단자로부터 제 1 단자로 전류가 흐르는 경우에 제어 FET(35)의 드레인(39) 및 소스(43)로부터 피드백 신호를 취한다. 이 다른 감지 회로는 제어 및 동기식 감지 회로(81, 82)에 더해서 혹은 그 대신에 제공될 수 있다. 어떤 경우든 제어 및 동기식 ADR 회로(83, 84)는 대안의 제어 및 동기식 감지 회로로부터 신호를 수신하도록 구성될 것이다.
도 5의 실시예의 동작은 첨부된 도면 중 도 6을 참조로 더 상세하게 설명될 것이다.
PWM 입력 단자(48)에 입력되는 PWM 스위칭 펄스(100)의 시퀀스가 도 6의 상부에 도시되어 있다. 동기식 FET 드레인(44)의 전압(101)이 도 6의 하부에 도시되어 있다.
제 1 시점(102)에 PWM 신호(100)가 떨어지면, 제어 AND 게이트(91)에 입력되는 PWM에서의 낮은 값으로 인해서 제어 FET(35)가 스위칭 오프된다. 이로써, 전류가 인덕터(42)에 의해 계속해서 인출되지만, 모두 오프된 제어 FET(35) 또는 동기식 FET(36)를 지나지 않고, 동기식 FET(36)의 바디 다이오드(60)를 지남에 따라서, 동기식 FET 드레인(44)의 전압이 떨어지기 시작한다. 이러한 과정은 동기식 FET 드레인(44)의 전압이 동기식 FET(36)의 바디 다이오드(60) 양단의 전압 강하, 즉 약 -0.8V(제 2 시간(103) 동안)에 의해 측정됨으로써 종료된다.
동기식 FET 드레인(44) 및 소스(40) 양단의 전압이 미리 정해진 기준값, 예컨대 -0.4V 이하로 떨어지면, 동기식 감지 회로(82)가 트리거된다. 이 회로로부터의 출력은 동기식 ADR 회로(84)에 공급되어서 지연 'E'을 결정하는 전류이다. 이 실시예에서 전류는 미리 정해진 기준 전압보다 큰 동기식 FET(36)의 드레인(44) 및 소스(40) 양단에서 감지된 전압차에 지수함수적으로 의존하며(특정 최대값까지), 감지된 전압차가 기준 전압보다 더 큰 시간 동안 유효하다. 따라서, 지연 'E' 및 따라서 데드 타임은 전압차가 임계 전압을 초과하는 크기에 지수함수적으로 의존하며, 전압차가 임계값을 초과하는 시간 길이에 선형적으로 의존한다.
제어 신호(100)가 제 1 시점(102)에서 떨어지면, 동기식 ADR(84)이 지연 'E'(제 2 시간(102))을 제어 신호에 도입해서, 동기식 FET(36)가 하이로 구동되기 전에 비교기(89)의 출력이 하이가 되지 않으면 시간(E)이 경과하도록 한다. 정상 회로 동작시에, 동기식 FET 드레인-소스 전압(바디 다이오드 전압)의 검출 및 검출된 신호의 ADR 회로(83, 84)로의 인가는 필요한 데드 타임 지연보다 더 길어질 것이다. 이 때문에, 지연(D, E)은 일반적으로 이전에 검출된 바디 다이오드 전압에 의존할 것이다.
제어 FET 게이트(80)가 Vth1 이하로 떨어지면, 제어 비교기(89)의 출력은 즉시 하이로 될 것이다. 동기식 ADR(84)에 의해 유도된 지연(E)이 제어 FET 게이트(80)가 임계 전압(Vth1) 이하로 떨어진 시점으로부터 제어 비교기(89)를 지나는 전파 지연보다 더 길다면, 동기식 OR 게이트(88)의 출력은 지연(E)이 경과하기 전에 이미 하이가 되어서 동기식 ADR(84) 출력은 영향을 받지 않는다. 이는 변환기 회로의 처음 몇번의 초기 사이클동안 일어난다. 동기식 OR 게이트(88)로부터의 출력은 동기식 논리 AND 게이트(92)로 공급되고, 이로써 동기식 OR 게이트(88) 출력이 하이이고, 반전된 PWM 신호가 하이인 경우에 동기식 FET(36)가 구동되게 한다. PWM 신호가 로우일 때가 그 경우이며, 동기식 FET(36)는 턴온된다.
동기식 FET(36)가 스위칭 온되어서 선형 영역으로 들어가면, 동기식 FET 드레인(44)의 전압은 제 3 기간(104) 동안 약 -0.1V으로 상승한다.
제 4 시간(105)에 제어 신호(100)가 상승하면, 우선 동기식 AND 게이트(92)의 반전 PWM 입력단의 로우 신호 때문에 동기식 FET(36)가 스위칭 오프된다. 다시 전류가 동기식 FET(36)의 바디 다이오드(60)로 전달되어서, 제 5 시간(106)에 나타난 바와 같이 동기식 FET(36)의 드레인-소스 전압은 더 음의 값이 된다. 전압이 미리 정해진 전압, 예컨대 -0.4V 이하로 떨어지면, 제어 감지 회로(81)는 트리거된다. 이 회로로부터의 출력은 동기식 ADR 회로(83)에 공급되어서 지연 'D'을 결정하는 전류이다. 이 실시예에서 전류는 미리 정해진 기준 전압보다 큰 동기식 FET(36)의 드레인(44) 및 소스(40) 양단에서 감지된 전압차에 지수함수적으로 의존하며(특정 최대값까지), 감지된 전압차가 기준 전압보다 더 큰 시간 동안 유효하다. 따라서, 지연 'D' 및 따라서 데드 타임은 전압차가 임계 전압을 초과하는 크기에 지수함수적으로 의존하며, 전압차가 임계값을 초과하는 시간 길이에 선형적으로 의존한다.
제어 신호(100)가 제 4 시점(105)에서 증가하면, 제어 ADR(83)이 지연 'D'( 제 5 시간(106))을 제어 신호에 도입해서, 제어 FET(35)가 하이로 구동되기 전에 비교기(90)의 출력이 하이가 되지 않으면 시간(E)이 경과하도록 한다.
제어 FET 게이트(79)가 Vth2 이하로 떨어지면, 동기식 비교기(90)의 출력은 즉시 하이로 될 것이다. 제어 ADR(83)에 의해 유도된 지연(D)이 동기식 FET 게이트(79)가 임계 전압(Vth2) 이하로 떨어진 시점으로부터 동기식 비교기(90)를 지나는 전파 지연보다 더 길다면, 제어 OR 게이트(87)의 출력은 지연(D)이 경과하기 전에 이미 하이가 되어서 제어 ADR(83) 출력은 영향을 받지 않는다. 이는 변환기 회로의 처음 몇번의 초기 사이클동안 일어난다. 제어 OR 게이트(87)로부터의 출력은 동기식 제어 AND 게이트(91)로 공급되고, 이로써 제어 OR 게이트(87) 출력이 하이이고, PWM 신호가 하이인 경우에 제어 FET(35)가 구동되게 한다. PWM 신호가 하이일 때, 제어 FET(35)는 턴온된다.
도 7은 제어 FET(35)를 구동하는 제어 감지 회로(81) 및 제어 ADR 회로(83)를 도시하고 있다. 우선 감지 회로(81)를 참조하면, 2개의 신호가 제 1 및 제 2 입력 단자(109, 110)에 입력된다. 동기식 FET(36)의 소스(40) 및 드레인(44)은 이들 단자(109, 110)에 각각 접속된다(도시 생략). 이들 단자는 제 1 및 제 2 다이오드(111, 112)의 음극에 접속된다. 제 1 다이오드(111)의 양극은 제 1 바이폴라 접합 트랜지스터(BJT)(113)의 에미터 단자에 접속되고, 이 트랜지스터의 컬렉터 및 베이스 단자는 모두 제 1 전류원(114)에 접속된다. 제 1 및 제 2 저항(115, 116)은 제 1 BJT(113)의 베이스와 제 1 다이오드(111)의 양극 사이에 직렬로 접속된다. 제 2 BJT(117)의 베이스 단자는 제 1 저항(115)과 제 2 저항(116) 사이에 직렬로 접속된 노드에 접속되고, 에미터 단자는 제 2 다이오드(112)의 양극에 접속된다. 감지 회로(81)의 출력은 제 1 FET(118)을 통해서 제 2 BJT(117)의 컬렉터에서 취해져서 제어 ADR 회로(83)의 전류 미러 회로(119)에 입력된다.
데드 타임 동안, 동기식 FET(36)의 드레인(44)의 전압은 데드 타임이 줄어들 때, 소스(40)의 전압보다 약 0.8V 더 음으로 될 것이다. 제 1 및 제 2 저항(115, 116)은 이 실시예에서 동기식 FET(36) 드레인 소스 전압이 피크 전압의 절반(-0.4V)이 되도록 배치되며, 이는 제 2 BJT(117) 전류 경로를 도통시키기에 충분하도록 제 2 BJT(117)의 베이스 에미터 접합 양단의 전위를 증가시킬 것이다. 이 전류는 동기식 FET 드레인 소스 전압이 그 피크 전압의 절반 이상으로 증가함에 따라서 지수함수적으로 증가할 것이다(특정 최대값까지).
PWM 신호(100)는 제 3 입력 단자(120)의 제어 ADR 회로(83)에 입력되어서, 원샷(one-shot) 회로(121)를 지나서, 제 1 FET(118) 및 제 2 FET(122)를 제어하는 데 사용된다. PWM 신호(100)가 하이가 되면, 즉 제어 FET(35)가 턴온되면, 제 1 FET(118)가 턴온되고, 전류(l1)는 전류 미러 회로(119)의 제 1 경로를 흐른다. 한 회로 구현예에서, 이 전류는 바디 다이오드 전압이 피크값의 절반보다 120mV만큼 클 때마다 10배씩 증가할 것이다. 전류 미러(119)의 제 2 경로에도 전류(l2)가 흐를 것이다. 이 경로는 비교기(123)의 양의 단자는 물론 전류 미러(119)와 접지 단자(126) 사이에 병렬로 놓인 제 1 캐패시터(124) 및 제 3 저항(125)에 접속된다. 제 2 전류 미러 경로의 전류(l2)는 제 1 캐패시터(124)를 충전시키고, 따라서 비교기(123)의 양의 입력단의 전압은 증가한다.
비교기(123)의 음의 입력단은 제 2 캐패시터(128)를 통해서 공급 전압 단자(127)에 접속되고, 제 2 FET(122)와 제 2 전류원(130)의 직렬 조합을 통해서 접지 단자(129)에 접속된다. 비교기(123)로의 음의 입력 및 제 2 FET(122)의 드레인도 제 3 FET(131)의 소스에 접속되며, 이 제 3 FET(131)의 드레인은 전원 단자(127)에 접속되고, 게이트는 원샷(121) 출력에 접속된다.
원샷 회로(121)는 상승 PWM 에지가 검출되면 출력이 논리 하이로 되고, 하강 PWM 에지가 검출되거나 측정 지연 이후에 논리 로우 신호로 떨어지도록 배열된다. 원샷 출력이 하이인 동안, 제 2 FET(122)가 도통되고, 제 3 FET(131)는 오프된다. 제 2 캐패시터(128)의 값 및 전류원(130)에 의해 생성된 전류의 크기에 따라 달라지는 시간 동안 비교기(123)의 음의 입력단의 전압은 공급 전압에서 접지 전압으로 떨어진다.
비교기의 음의 입력의 하강 전압이 양의 비교기(123) 입력단의 전압과 같은 레벨이 되는 시점에, 비교기(123)의 출력은 하이가 되고, 출력 단자(132)를 통해서 구동 신호가 출력되어서 제어 FET(35)를 턴온시킨다.
PWM 제어 신호가 로우가 되거나 특정 지연 이후에는, 제 1 및 제 2 FET(118, 122)는 턴오프되고, 제 3 FET(131)는 턴온된다. 따라서, 제 1 캐패시터(124)는 제 3 저항(125)을 통해서 방전하기 시작해서 비교기(123)의 양의 입력 단자의 전압을 약간 감소시킨다. 비교기(123)의 음의 입력 단자는 제 3 FET(131)의 공급 전압까지 상승하고, 따라서 제 2 캐패시터(128)는 방전한다. 비교기(123)의 출력은 다음 양의 PWM 신호(100)가 ADR 회로(83)를 트리거할 때까지 로우가 된다. 제 2 캐패시 터(124) 양단의 전압, 제 3 저항(125)의 값 및 음의 비교기(123)입력단에서의 하강 전압의 레이트가 PWM 신호(100)가 하이가 된 이후 제어 FET 제어 신호에 추가될 지연을 결정할 것이다.
동기식 FET(36)를 구동하는 감지 및 ADR 회로(82, 84)는 제어 FET(35)를 구동하는 회로와 같지만, 반전 PWM 제어 신호에 의해 가동되도록 구성된다. 이를 달성하는 한가지 방법은 도 5에 도시된 반전기(85)를 사용하거나 동일하게 원샷 회로(121)를 변경하는 것이다. 제 3 저항(125)은 고정된 각각의 PWM 신호(100) 기간의 시간 동안 스위칭 온되는 전류원으로 대치될 수 있다. 이는 제 2 캐패시터(124)의 방전 레이트가 그 전압 레벨에 무관하며, ADR 회로의 동작이 PWM 신호(100)의 스위칭 주파수에 무관하게 된다는 것을 의미한다.
동기식 FET가 아닌 제어 FET의 드레인 및 소스로부터 피드백을 취하는 다른 제어 및 동기식 감지 회로가 제공되는 경우에, 이 회로는 도 7에 도시된 npn 트랜지스터가 아닌 pnp 트랜지스터를 포함할 것이다. 제어 및 동기식 감지 회로(81, 82)에 더해서 다른 제어 및 동기식 감지 회로가 제공되는 경우에 다른 제어 및 동기식 감지 회로로부터의 출력은 각각 제어 및 동기식 ADR 회로(83, 84)의 전류 미러(119)의 출력(l2)과 결합될 것이다.
제 1 및 제 2 다이오드(111, 112)가 감지 회로(81, 82)에 포함되어서, 스위치 노드(41)가 하이가 될 때 트랜지스터(117)의 베이스-에미터 접합을 보호한다. 다른 실시예에서, 동기식 FET(36)의 드레인-소스 전압이 특정 레벨 이상으로 상승할 때 자동적으로 스위치 오프시키는 수동 (바이폴라) 다이오드(111, 112) 대신 능 동 (MOS) 스위치가 사용될 수 있다. 또한, 종형 바이폴라 접합 트랜지스터(113, 117) 대신 훨씬 더 높은 역전압에 견딜 수 있는 횡형 접합 트랜지스터가 사용될 수 있어서, 따라서 다이오드(111, 112)를 사용하는 것이 불필요해 질 수 있다. 그러나, 횡형 바이폴라 접합 트랜지스터는 통상적으로 비교적 낮은 전류 증폭을 갖는다.
다이오드(111, 112)가 아닌 능동(MOS) 트랜지스터를 사용할 때, 또는 종형 바이폴라 접합 트랜지스터(113, 117) 대신 횡형 바이폴라 접합 트랜지스터를 사용하고 다이오드(111, 112)는 없을 때, 동기식 FET(36)의 드레인(44)과 소스(40) 사이의 모든 전압차는 다이오드(111, 112)와 베이스-에미터 접합 사이에 분할되지 않고 트랜지스터(117)의 베이스와 에미터에 인가된다. 따라서, 전류 미러(119)의 제 1 전류 경로의 전류(l1)는 동기식 FET(36)의 드레인(44)과 소스(40)에서의 전압차가 최대값의 절반과 같은 소정값보다 60mV씩 클 때마다 10배씩 증가할 것이다.
하나의 BJT(117)를 사용하지 않고, 필요에 따라서 다이오드(111, 112)를 가진 달링톤 구성(Darlington configuration) 또는 전계 효과 트랜지스터가 사용될 수 있다. 제 1 저항(115) 양단의 전압은 미리 정해진 기준 전압에 거의 같을 것이며, 이 전압은 도 7에 도시된 예에서 동기식 FET의 순방향 바디 다이오드 전압의 절반과 같다. 제 1 저항(115) 양단의 전압은 동기식 FET의 순방향 바디 다이오드 전압과 같은 온도 의존도를 갖는 것이 바람직하다.
BJT(117) 대신 전계 효과 트랜지스터를 사용할 때, 매우 낮은 전류 밀도에 대해서 증폭이 지수인 부임계값 또는 약한 반전 영역이 사용되지 않으면, 전류 증 폭은 동기식 FET(36)의 드레인(44)과 소스(40) 양단의 전압차에 관련한 지수의 제곱이 될 것이다.
도 8a 내지 도 8c는 본 발명에 따른 dc-dc 변환기 회로의 10A의 출력단 부하가 사용될 때의 전압 레벨을 도시하고 있다. 각각의 그래프는 PWM 신호(100)가 시점(105)에서 하이가 되고, 동기식 FET(36)가 턴오프되며, 제어 FET(35)가 턴오프되기 전에 지연 'D'이 제어 ADR 회로(83)에 의해 추가되는 제 5 시간(106)(도 6 참조) 동안 전압 레벨을 도시하고 있다. 곡선 A는 접지(38)에 대한 동기식 FET 소스(40)의 전압이다. 곡선 B는 접지(38)에 대한 동기식 FET 드레인(44)의 전압이고, 곡선 C는 동기식 FET(36)의 드레인-소스 전압이다.
도 8a는 데드 타임 최소화가 아직 나타나지 않은 시점의 전압을 도시하고 있다. 데드 타임 최소화가 나타날 때 동기식 FET 소스(곡선 A) 및 접지(38) 사이에 큰 변화가 있다는 것을 알 수 있다. 이는 소스(40)-접지(38) 접속부의 자체 인덕턴스에 의해 야기되어서, 접지(38)에 대한 동기식 FET 드레인(44)의 전압(곡선 B)이 동기식 FET 드레인-소스 전압(곡선 C)만큼은 크지 않게 된다. 이는 종래의 기술에서와 같이 곡선 B를 모니터링해서 데드 타임을 감소시키는 것이 바디 다이오드 도통을 감소시키지 않으며, 따라서 곡선 C를 모니터링하는 것과 같은 범위만큼 손실된다는 것을 의미한다. 이로써 바디 다이오드(60)는 약 15 나노초(곡선 C)의 시간(106a) 동안 도통된다는 것을 알 수 있다.
도 8b는 4마이크로초 이후에 데드 타임 최소화가 거의 완료될 때의 전압을 도시하고 있다. 바디 다이오드(60)는 최소화 개시보다 실질적으로 적은 시간 동안 도통한다. 곡선 C는 이 시간(106b)이 개시시보다 거의 절반, 즉 7.5나노초라는 것을 나타낸다.
도 8c는 12마이크로초 이후의 전압을 나타내고 있다. 이 단계에서 데드 타임 최소화는 완료되었으며, 이 실시예에서, 데드 타임은 약 3.5나노초의 데드 타임(106c)까지 감소되었다. 바디 다이오드(곡선 C) 양단의 전압은 약 -550mV까지 떨어진다. 동기식 FET 드레인-접지 전압(곡선 B)을 모니터링해서 약 3.5나노초동안만 음이 되도록 이들 모니터링된 전압을 감소시키는 종래의 회로의 경우, 정확한 데드 타임 및 바디 다이오드 전압(곡선 C)은 본 발명에서 가능한 전압보다 훨씬 더 크다.
본 개시물을 판독함으로써, 다른 수정 및 변화가 당업자에게 자명할 것이다. 이러한 수정 및 변화는 동기식 dc-dc 변환기의 설계, 제조 및 사용에 이미 알려져 있으며 여기 이미 설명된 특성에 더해서 혹은 그 대신에 사용될 수 있는 동등물 및 다른 특성을 포함할 수 있다.
청구항이 특징들의 특정 조합에 적용하는 것에 대해 작성되었지만, 본 발명의 개시물의 범주는 그것이 어떤 청구항에 개시된 것과 같은 발명과 관련되어 있는 지 여부와 무관하게, 그리고 본 발명과 같이 기술적인 문제를 일부 혹은 모두 해결하는 지 여부와 무관하게, 명시적으로 또는 암시적으로 여기 개시된 특징의 어떤 새로운 조합 또는 그 개념을 포함한다는 것을 이해할 것이다. 여기서 본 출원인은 본 출원 또는 본 출원으로부터 분할된 임의의 다른 출원의 계류중에 이러한 특징 및/또는 이러한 특징의 조합에 대해 새로운 청구항이 작성될 수 있다는 점을 강조 한다.
예컨대, 여기 개시된 실시예는 두 트랜지스터를 제어하는 본 발명의 방식을 사용하지만, 하나의 트랜지스터만 제어하고 다른 트랜지스터는 제어하지 않는 방식을 사용할 수도 있다.
두 트랜지스터가 n 채널일 필요는 없다. 예컨대, 제어 FET 또는 제어 FET와 동기식 FET가 모두 p 채널이 될 수도 있다. 따라서 이 경우, 제어 구동 회로가 조정되어야 한다.
또한, 개시된 실시예가 스위칭 전압 변환기와 관련되어 있지만, 본 발명은 스위칭 증폭기 또는 동기식 스위치를 가진 다른 스위칭 전력 회로에도 적용될 수 있다.

Claims (18)

  1. 입력 단자(37)와 접지 단자(38) 사이에 직렬 접속된 제 1 전계 효과 트랜지스터(35) 및 제 2 전계 효과 트랜지스터(36)를 구비한 스위칭 회로에 있어서 - 상기 제 1 트랜지스터(35)의 소스(43)는 상기 제 2 트랜지스터(36)의 드레인(44)에 접속되고, 상기 제 2 트랜지스터(36)의 소스(40)는 상기 접지 단자(38)에 접속됨 - ,
    상기 두 트랜지스터가 모두 오프되는 데드 타임이 존재하도록 상기 제 1 트랜지스터(35)와 상기 제 2 트랜지스터(36)를 교번해서 구동하는 제어 수단(52, 58; 53, 59)과,
    상기 제 1 또는 제 2 트랜지스터의 상기 드레인(39, 44)과 상기 소스(43, 40) 사이의 전압차에 따라서 상기 데드 타임의 길이를 조정하는 조정 수단(83, 84)을 포함하는
    스위칭 회로.
  2. 제 1 항에 있어서,
    상기 제 1 트랜지스터(35) 및/또는 상기 제 2 트랜지스터(36)는 집적 회로 다이 상에 구성되며 - 상기 트랜지스터(35, 36) 각각은 다이 상에 각각의 드레인(39, 44) 및 소스(43, 40) 영역을 갖고 있음 - ,
    상기 스위칭 회로는
    상기 제 1 또는 제 2 트랜지스터(35, 36)의 상기 드레인(39, 44)과 상기 소스(43, 40) 사이의 전압차를 감지하는 감지 수단(81, 82)을 더 포함하되,
    상기 감지 수단은 상기 제 1 또는 제 2 트랜지스터(35, 36)의 상기 소스 영역(43, 40)에 직접 접속된 제 1 접속부(72, 68)를 갖고 있는
    스위칭 회로.
  3. 제 2 항에 있어서,
    상기 감지 수단(81, 82)은 상기 제 1 또는 제 2 트랜지스터(35, 36)의 상기 드레인 영역(39, 44)에 직접 접속된 제 2 접속부(71, 67)를 구비한
    스위칭 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 및/또는 제 2 접속부(72, 68, 71, 67)는 켈빈 접속부(Kelvin Connection)인
    스위칭 회로.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 감지 수단(81, 82)은 상기 데드 타임 동안의 상기 전압차를 감지하는
    스위칭 회로.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 조정 수단(83, 84)은 상기 데드 타임 동안의 상기 전압차에 따라서 앞으로의 데드 타임의 길이를 조정하는
    스위칭 회로.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 조정 수단(83, 84)은 상기 전압차가 임계 전압을 초과하는 시간의 길이에 따라서 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 조정 수단(83, 84)은 상기 전압차가 임계 전압을 초과하는 크기에 따라 서 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 조정 수단(83, 84)은 상기 데드 타임의 길이가 상기 전압차가 상기 임계 전압을 초과하는 크기에 지수함수적으로 의존하도록 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 조정 수단(83, 84)은 상기 데드 타임의 길이가 상기 전압차가 상기 임계 전압을 초과하는 시간의 길이에 선형적으로 의존하도록 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 트랜지스터(36)가 턴오프될 때까지 상기 제 1 트랜지스터(35)가 턴온하는 것을 차단하는 회로를 포함하는
    스위칭 회로.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터(35)가 턴오프될 때까지 상기 제 2 트랜지스터(36)가 턴온하는 것을 차단하는 회로를 포함하는
    스위칭 회로.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 개시된 상기 스위칭 회로를 포함하는 dc-dc 변환기 회로.
  14. 입력 단자(37)와 접지 단자(38) 사이에 직렬 접속된 제 1 전계 효과 트랜지스터(35) 및 제 2 전계 효과 트랜지스터(36)를 구비한 스위칭 회로를 동작시키는 방법에 있어서 - 상기 제 1 트랜지스터(35)의 소스(43)는 상기 제 2 트랜지스터(36)의 드레인(44)에 접속되고, 상기 제 2 트랜지스터(36)의 소스(40)는 상기 접지 단자(38)에 접속됨 - ,
    상기 두 트랜지스터(35, 36)가 모두 오프되는 데드 타임이 존재하도록 상기 제 1 트랜지스터(35)와 상기 제 2 트랜지스터(36)를 교번해서 구동하는 단계와,
    상기 제 1 또는 제 2 트랜지스터(35, 36)의 상기 드레인(39, 44)과 상기 소스(43, 40) 사이의 전압차에 따라서 상기 데드 타임의 길이를 조정하는 단계를 포함하는
    스위칭 회로 동작 방법.
  15. 입력 단자(37)와 접지 단자(38) 사이에 직렬 접속된 제 1 전계 효과 트랜지스터(35) 및 제 2 전계 효과 트랜지스터(36)를 구비한 스위칭 회로에 있어서 - 상기 제 1 트랜지스터(35)의 소스(43)는 상기 제 2 트랜지스터(36)의 드레인(44)에 접속되고, 상기 제 2 트랜지스터(36)의 소스(40)는 상기 접지 단자(38)에 접속됨 - ,
    상기 두 트랜지스터(35, 36)가 모두 오프되는 데드 타임이 존재하도록 상기 제 1 트랜지스터(35)와 상기 제 2 트랜지스터(36)를 교번해서 구동하는 제어 수단과,
    상기 제 2 트랜지스터의 상기 드레인(44)과 접지 단자(38) 사이의 전압차에 따라서 상기 데드 타임의 길이를 조정하는 조정 수단(83, 84)을 포함하되,
    상기 조정 수단(83, 84)은 상기 전압차가 임계 전압을 초과하는 시간의 길이에 따라서 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
  16. 제 15 항에 있어서,
    상기 조정 수단(83, 84)은 상기 전압차가 임계 전압을 초과하는 크기에 따라서 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 조정 수단(83, 84)은 상기 데드 타임의 길이가 상기 전압차가 상기 임계 전압을 초과하는 크기에 지수함수적으로 의존하도록 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 조정 수단(83, 84)은 상기 데드 타임의 길이가 상기 전압차가 상기 임계 전압을 초과하는 시간의 길이에 선형적으로 의존하도록 상기 데드 타임의 길이를 조정하는
    스위칭 회로.
KR1020057024542A 2003-06-21 2004-06-10 스위칭 회로 및 스위칭 회로 동작 방법 KR20060028642A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0314563.8 2003-06-21
GBGB0314563.8A GB0314563D0 (en) 2003-06-21 2003-06-21 Dead time control in a switching circuit

Publications (1)

Publication Number Publication Date
KR20060028642A true KR20060028642A (ko) 2006-03-30

Family

ID=27637131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057024542A KR20060028642A (ko) 2003-06-21 2004-06-10 스위칭 회로 및 스위칭 회로 동작 방법

Country Status (7)

Country Link
US (1) US7446513B2 (ko)
EP (1) EP1639693B1 (ko)
JP (1) JP2007516684A (ko)
KR (1) KR20060028642A (ko)
CN (1) CN1809953B (ko)
GB (1) GB0314563D0 (ko)
WO (1) WO2004114509A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101886005B1 (ko) * 2017-10-11 2018-08-07 한국철도기술연구원 병렬 igbt 구동을 위한 자동 게이트 변조 구동 장치 및 방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317825B2 (ja) * 2005-02-25 2009-08-19 三菱重工業株式会社 インバータ装置
JP2006352741A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp デッドタイム制御回路
US7405595B2 (en) * 2005-11-16 2008-07-29 System General Corp. High-side transistor driver having positive feedback for improving speed and power saving
US7345499B2 (en) * 2006-01-13 2008-03-18 Dell Products L.P. Method of Kelvin current sense in a semiconductor package
JP2007243254A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd スイッチ素子駆動回路
KR20090014402A (ko) 2006-05-29 2009-02-10 코닌클리케 필립스 일렉트로닉스 엔.브이. 스위칭 회로 장치
JP4880436B2 (ja) * 2006-12-06 2012-02-22 ローム株式会社 半導体集積回路および電源装置
WO2008084349A1 (en) 2007-01-10 2008-07-17 Koninklijke Philips Electronics N.V. Method and circuit arrangement for driving a discharge lamp
JP2008259283A (ja) * 2007-04-03 2008-10-23 Sanken Electric Co Ltd ゲート駆動回路
US7683594B2 (en) * 2007-06-01 2010-03-23 International Rectifier Corporation Intelligent dead time control
DE102007036728B3 (de) * 2007-08-03 2008-09-11 Semikron Elektronik Gmbh & Co. Kg Treiberschaltung zur Ansteuerung eines Leistungshalbleiterschalters
FR2922694B1 (fr) 2007-10-22 2010-01-08 Renault Sas Procede de commande d'une alimentation de decoupage et alimentation correspondante
DE102008026499B4 (de) 2007-12-30 2018-03-08 Dmos Gmbh Vorrichtung und Verfahren zur direkten Kommutierung zwischen in Reihe geschalteten leistungselektronischen Stellgliedern
US7932703B2 (en) * 2008-07-02 2011-04-26 Texas Instruments Incorporated System and method for switch mode power supply delay compensation
CN102396140B (zh) * 2009-04-14 2015-05-13 株式会社村田制作所 开关电源装置
CN101989807B (zh) * 2009-08-07 2013-04-17 普诚科技股份有限公司 具有缩短停滞时间的电源转换驱动电路及系统
TWI415373B (zh) * 2010-02-08 2013-11-11 Sitronix Technology Corp Dead state adjustment circuit and method with coarse adjustment function and fine adjustment function
US8125287B2 (en) * 2010-02-18 2012-02-28 Exar Corporation Extendable N-channel digital pulse-width/pulse-frequency modulator
JP5267616B2 (ja) * 2010-07-29 2013-08-21 株式会社デンソー 駆動制御装置
JP5534076B2 (ja) * 2010-07-29 2014-06-25 株式会社デンソー 駆動制御装置
US8648583B2 (en) * 2010-10-29 2014-02-11 R2 Semiconductor, Inc. Delay block for controlling a dead time of a switching voltage regulator
DE102011120841B4 (de) * 2011-12-13 2017-08-10 Jungheinrich Aktiengesellschaft Wechselrichter mit Totzeitkorrektur sowie Verfahren zur Korrektur der Totzeit in einem Wechselrichter
DE102013208813A1 (de) * 2013-05-14 2014-11-20 Robert Bosch Gmbh Steuerung einer Halbbrücke
US9653996B2 (en) * 2013-10-28 2017-05-16 Infineon Technologies Americas Corp. Adaptive off time control scheme for semi-resonant and hybrid converters
US9130552B2 (en) * 2013-11-05 2015-09-08 Texas Instruments Incorporated Cross-conduction detector for switching regulator
FR3013916B1 (fr) 2013-11-27 2017-05-26 Commissariat Energie Atomique Circuit de commande pour convertisseur de puissance
EP2916445B1 (en) 2014-03-03 2018-09-05 Nxp B.V. A method for controlling a SMPC having a synchronous rectification switch, a SMPC and a controller therefor
EP2940847A1 (en) 2014-04-30 2015-11-04 Dialog Semiconductor GmbH Method and apparatus for an adaptive threshold of a zero crossing comparator based on the current in the parasitic bipolar transistors
WO2016000754A1 (en) * 2014-07-01 2016-01-07 Huawei Technologies Co.,Ltd Unit and method for synchronous rectification control
JP6015718B2 (ja) * 2014-07-14 2016-10-26 トヨタ自動車株式会社 情報出力装置
DE102014216551B4 (de) 2014-08-20 2021-02-04 Vitesco Technologies Germany Gmbh Verfahren und Vorrichtung zur Totzeitregelung in Schaltnetzteilen
US9537400B2 (en) * 2014-08-29 2017-01-03 Infineon Technologies Austria Ag Switching converter with dead time between switching of switches
JP6137138B2 (ja) 2014-11-21 2017-05-31 トヨタ自動車株式会社 半田劣化情報生成装置
US9685868B2 (en) 2015-02-10 2017-06-20 Dialog Semiconductor (Uk) Limited Synchronous rectifier for buck converter without the need for a comparator
JP6486139B2 (ja) * 2015-02-23 2019-03-20 ローム株式会社 デッドタイム調整回路
DE102015110513B3 (de) 2015-06-30 2016-05-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterschaltung mit einem Feldeffekttransistor
US10069397B2 (en) * 2015-12-23 2018-09-04 Intel Corporation Digitally controlled zero voltage switching
US10193442B2 (en) 2016-02-09 2019-01-29 Faraday Semi, LLC Chip embedded power converters
CN107204762B (zh) * 2017-05-04 2020-12-22 河北新华北集成电路有限公司 一种高压nmos驱动器死区时间控制电路
FR3068844B1 (fr) * 2017-07-10 2022-05-13 Exagan Dispositif electronique en demi-pont comprenant deux systemes pour la minimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas.
FR3081633B1 (fr) * 2018-05-22 2021-06-18 Exagan Dispositif electronique en demi-pont comprenant deux systemes pour l'optimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas
US10644601B2 (en) * 2018-06-22 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Dead-time conduction loss reduction for buck power converters
US11469755B2 (en) 2019-01-25 2022-10-11 Agency For Science, Technology And Research Comparator for controlling dead-time between switching transistors
US10504848B1 (en) 2019-02-19 2019-12-10 Faraday Semi, Inc. Chip embedded integrated voltage regulator
US11069624B2 (en) 2019-04-17 2021-07-20 Faraday Semi, Inc. Electrical devices and methods of manufacture
CN110557106B (zh) * 2019-08-14 2023-09-05 成都芯源系统有限公司 一种开关单元关断保护电路及保护方法
FR3106455B1 (fr) * 2020-01-16 2023-11-03 Valeo Siemens eAutomotive France Systeme et procede de commutation avec temp mort, programme d’ordinateur correspondant
US11063516B1 (en) 2020-07-29 2021-07-13 Faraday Semi, Inc. Power converters with bootstrap
US11955890B2 (en) * 2021-01-25 2024-04-09 Richtek Technology Corporation Switching converter circuit and driver circuit having adaptive dead time thereof
CN114915285A (zh) 2021-02-09 2022-08-16 恩智浦美国有限公司 半桥功率电路、用于半桥功率电路的控制器和控制方法
US11677314B2 (en) 2021-10-26 2023-06-13 Hewlett Packard Enterprise Development Lp Control circuit for bridge MOSFETs
US11990839B2 (en) 2022-06-21 2024-05-21 Faraday Semi, Inc. Power converters with large duty cycles
WO2024149736A1 (en) * 2023-01-12 2024-07-18 Signify Holding B.V. Control of field-effect transistors of a power converter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR680056A (fr) 1929-08-05 1930-04-24 Perfectionnement aux freins à serrage latéral pour cycles et analogues
FR2680056B1 (fr) * 1991-07-29 1994-05-27 Centre Nat Rech Scient Convertisseur statique d'energie electrique a semi-conducteurs.
US5539630A (en) * 1993-11-15 1996-07-23 California Institute Of Technology Soft-switching converter DC-to-DC isolated with voltage bidirectional switches on the secondary side of an isolation transformer
US5777461A (en) * 1996-12-31 1998-07-07 Intel Corporation DC-DC converter for mobile application
JPH1141078A (ja) * 1997-07-16 1999-02-12 Wako Giken:Kk 半導体装置並びにｐｗｍインバータのデッドタイム短縮方法及び装置
DE19925490A1 (de) * 1999-06-04 2000-12-07 Philips Corp Intellectual Pty Konverter mit Resonanzkreiselelementen
US6396250B1 (en) 2000-08-31 2002-05-28 Texas Instruments Incorporated Control method to reduce body diode conduction and reverse recovery losses
EP1360755A2 (en) * 2001-02-06 2003-11-12 Koninklijke Philips Electronics N.V. Synchronous dc-dc converter
JP2003134802A (ja) * 2001-10-24 2003-05-09 Matsushita Electric Ind Co Ltd コイル駆動回路
CN2554861Y (zh) * 2001-12-05 2003-06-04 周仕祥 高效率低空载损耗交流/直流开关变换器
JP4076376B2 (ja) * 2002-06-13 2008-04-16 ローム株式会社 駆動装置
US6940262B2 (en) * 2002-12-31 2005-09-06 Intersil Americas Inc. PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of FET used
JP4745010B2 (ja) * 2005-09-29 2011-08-10 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101886005B1 (ko) * 2017-10-11 2018-08-07 한국철도기술연구원 병렬 igbt 구동을 위한 자동 게이트 변조 구동 장치 및 방법

Also Published As

Publication number Publication date
US20060164867A1 (en) 2006-07-27
CN1809953B (zh) 2010-06-02
JP2007516684A (ja) 2007-06-21
GB0314563D0 (en) 2003-07-30
US7446513B2 (en) 2008-11-04
CN1809953A (zh) 2006-07-26
EP1639693B1 (en) 2013-05-29
WO2004114509A1 (en) 2004-12-29
EP1639693A1 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
KR20060028642A (ko) 스위칭 회로 및 스위칭 회로 동작 방법
US7675275B2 (en) DC-DC converter
EP1568132B1 (en) Driver for switching circuit and drive method
US7408388B2 (en) Switching power supply device, semiconductor integrated circuit device and power supply device
US6870747B2 (en) Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses
US7466116B2 (en) Current sensing circuit for a multi-phase DC-DC converter
US7479771B2 (en) Current detection circuit and switching power supply
US6737842B2 (en) Method and circuits for reducing dead time and reverse recovery loss in buck regulators
US20020105309A1 (en) Synchronous dc-dc converter
US20030231011A1 (en) Switching device driving apparatus and DC/DC converter incorporating the same
US20040041619A1 (en) Mosgate driver integrated circuit with adaptive dead time
JP2001258269A (ja) ソフトスイッチングｄｃ−ｄｃコンバータ
CN108377095B (zh) 振铃振幅调整电路及方法
US20070139839A1 (en) Overcurrent detection circuit and switching circuit
JP2006158067A (ja) 電源ドライバ回路
US11435770B2 (en) Fixed current-gain booster for capacitive gate power device with input voltage control
EP3388917A2 (en) Selecting an aspect ratio for current monitoring
US10637348B1 (en) Dead-time control for half-bridge driver circuit
US6798178B1 (en) Method of forming a power system and structure therefor
US20180234016A1 (en) Adaptive Control Method for Generating Non Overlapping Time in Output Devices
CN101079617B (zh) 精确的定时信号发生器及其方法
US20220413535A1 (en) Fixed current-gain booster for capacitive gate power device with input voltage control
US11271482B2 (en) DC-DC converter and DC-DC converter operation method
US20240047940A1 (en) Pulsed laser diode driver current measurement circuit
US7141896B2 (en) Pulse width modulation signal generator

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid