JPH0318118A

JPH0318118A - Ｍｏｓｆｅｔのドライブ回路

Info

Publication number: JPH0318118A
Application number: JP1150385A
Authority: JP
Inventors: Kouji Nishisu; 西須　浩二; Toshiaki Fujie; 藤江　利章; Naofumi Kono; 河野　直文
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-06-15
Filing date: 1989-06-15
Publication date: 1991-01-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ＭＯＳＦＥＴのドライブ回路に係り、特に、
各種装置の電源として用いられる、スイッチングレギュ
レータ、パルス幅制御による正弦波インバータあるいは
コンバータ等の電力変換回路を構成するパワーＭＯＳＦ
ＥＴのドライブ回路に関する。

［従来の技術］パワーＭＯＳＦＥＴのドライブ回路に関する従来技術と
して、例えば、河内健著：高周波ＳＷ電源の開発　株式
会社トリケツブス（昭和６２年１２月）．Ｐ１１２　　
図３７等に記載された技術が知られている。以下、この
種従来技術を図面により説明する。

第６図は従来技術によるＭＯＳＦＥＴのドライブ回路の
一例を示す回路図、第７図はその動作を説明する波形図
である。第６図において、１はＭＯＳＦＥＴ，２〜４、
１６はトランジスタ、５，６、１８〜２ｌは抵抗、２２
は直流電源、９、１７はコンデンサ、１１はパルストラ
ンス、２３、２４はダイオードである。

第６図に示す従来技術の回路は、ＭＯＳＦＥＴのゲート
・ドライブのスビードアツブ回路と呼ばれるものであり
、次のように動作する。

ブッシュプル形に接続されたトランジスタ３、４は、ト
ランジスタ２を介して与えられる、第７図に示すような
制御パルスにより、交互に導通し、直流電源２２の電力
を矩形状の交流である駆動用制御パルスに変換する。こ
の変換された駆動用制御パルスは、第７図に、パルスト
ランスー次電圧Ｖ　ＰＴＩ　として示すような波形を有
し、カップリングコンデンサ９を介してパルストランス
１１に印加され、変圧及び絶縁されてパルストランス１
１の二次側のコイルに駆動用制御パルスパルスを発生さ
せる。

このパルストランス１１の二次側のコイルに発生した＊
ｍ用制御パルスは、該パルスがハイレベルに立ち上がる
場合に、ダイオード２３、ＭＯＳＦＥＴＩのゲート・ソ
ース間容量、コンデンサ１７、ダイオード２４の経路に
電流を流し、ＭＯＳＦＥＴＩのゲート・ソース間容量を
急速に充電する。また、前述のパルスは、該パルスがロ
ーレベルに立ち下がる場合に、コンデンサ１７に蓄えら
れた電圧を利用してトランジスタ１６を導通状態にし、
ＭＯＳＦＥＴＩのゲート・ソース間容量に蓄えられた電
荷を、抵抗１８、トランジスタ１６、コンデンサ１７の
電流経路に流すことにより、ＭＯＳＦＥＴＩのゲート・
ソース間容量に蓄えられた電荷を急速に引き抜く。この
結果、ＭＯ　Ｓ　Ｆ　ＥＴｌのゲートに与えられる駆動
用制御パルスの電圧波形は、第７図にゲート波形■。．
として示すようになる。

前述のような動作を行うことにより、第６図に示す従来
技術の回路は、ＭＯＳＦＥＴＩのゲート・ソース間の容
量を急速に充放電させ、Ｍ　Ｏ　Ｓ　Ｆ　ＥＴ１のオン
、オフ動作のスビードアツブを図ることができる。

［発明が解決しようとする課：ａ］前記従来技術によるＭＯＳＦＥＴのゲート、ドライブの
スビードアツブ回路は、トランジスタ１６を用いて、Ｍ
ＯＳＦＥＴＩのオフ制御を行っているため、このトラン
ジスタ１６の特性により、ＭＯＳＦＥＴＩの動作のスビ
ードアツブには限界があるという問題点があった。また
、この従来技術は、回路が複雑で、小型化が困難である
という問題点を有している。

本発明の目的は、前記従来技術の問題点を解決し、前述
のようなトランジスタを使用することなく、ＭＯＳＦＥ
Ｔのゲート・ドライブのスピードアップ回路を構成し、
ＭＯＳＦＥＴに高速な動作を行わせることができるＭＯ
ＳＦＥＴのドライブ回路を提供することにある。

［課題を解決するための手段］本発明によれば前記目的は、双方向に電圧制限特性を有
する回路にコンデンサを並列に接続した回路を介して、
ＭＯＳＦＥＴのゲート・ソース間に駆動用制御パルスを
印加するようにすることにより達成される。

さらに、前記目的は、ＭＯＳＦＥＴのゲート・ソース間
に印加する制御パルスを生成するための、プッシュプル
動作して直流電源の電力を駆動用制御パルスに変換する
トランジスタを、ＭＯ　Ｓ　Ｆ　ＥＴとすることにより
達成される。

［作　用］双方向に電圧制限特性を有する回路は、ＭＯＳＦＥＴの
ゲートを制御する駆動用制御パルスの立上り、立ち下が
りの過渡期には、前記コンデンサを介してＭＯＳＦＥＴ
のゲート・ソース間に駆動用制御パルスを印加し、その
後は、電圧制限特性を有する回路によりクランプされた
電圧をＭＯＳＦＥＴのゲート・ソース間に印加するよう
に動作する。この結果、ＭＯＳＦＥＴのゲート・ソース
間に印加される駆動用制御パルスは、該制御パルスの立
上り、立ち下がりの過渡期には大きな電圧値を持つこと
になり、ゲート・ソース間容量を急速に充放電させるこ
とができ、これにより、ＭＯＳＦＥＴのスイッチング速
度のスピードアップを図ることができる。

また、プッシュプル動作して直流電源の電力を交流電圧
に変換し、駆動用制御パルスを生成するトランジスタを
、ＭＯＳＦＥＴとすることにより、回路全体の信号伝達
速度の向上を図ることができるので、さらにＭＯＳＦＥ
Ｔのスイッチング速度のスピードアップを図ることがで
きる。

［実施例］以下、本発明によるＭＯＳＦＥＴのドライブ回路の実施
例を図面により詳細に説明する。

第１図は本発明の第１の実施例を示す回路図、第２図は
その動作を説明する波形図である。第１図において、７
、８はツェナーダイオード、１０はコンデンサであり，
他の符号は第６図の場合と同一である。

第１図に示す本発明の第１の実施例において、トランジ
スタ２は、第２図に制御パルスとして示す波形を有する
制御パルスによりオン、オフ制御され、プッシュプル形
に接続されているトランジスタ３、４を交互に導通させ
る。トランジスタ３、４は、これに上り、直流電源２２
の電力を矩形波状の駆動用制御パルスに変換し、この駆
動用制御パルスを両トランジスタ３、４の接続点に出力
する。

両トランジスタ３、４の接続点には、逆方向に直列接続
されたツェナーダイオード７、８及びコンデンサ１０の
並列回路と、コンデンサ９とを介してパルストランス１
ｌが接続されており、前記接続点に出力された矩形波状
の駆動用制御パルスは、前記ツェナーダイオード７、８
及びコンデンサ１０の並列回路と、コンデンサ９とを介
してパルストランス１１に印加される。

この場合、前記駆動用制御パルスは、トランジスタ４が
導通し、矩形状の該駆動用制御パルスがハイレベルに立
ち上がるときには、コンデンサ９，１０を介してパルス
トランス１１の一次側コイルに印加され、一定時間経過
後には、ツェナーダイオード７、８を介してパルストラ
ンス１１の一次側コイルに印加されることになる。この
ため、パルストランス１１の一次側コイルに印加される
電圧は、前記駆動用制御パルスの立ち上がり時１こは、
この矩形状の駆動用制御パルスの正のピーク電圧となる
が、その後、該駆動用制御パルスがツェナーダイオード
７、８を介して印加されるようになると、ツェナーダイ
オード７による電圧降下分だけ低い、ツェナーダイオー
ド７によりクランプされた電圧となる。

また、トランジスタ３が導通し、矩形状の駆動用制御パ
ルスがローレベルに立ち下がるときにも、前述と同様に
、この駆動用制御パルスは、まず、コンデンサ９、１０
を介してパルストランスの一次側コイルに印加され、一
定時間経過後には、ツェナーダイオード７、８を介して
パルストランスｌ１の一次側コイルに印加されることに
なる。このため、パルストランスの一次側コイルに印加
される電圧は、ローレベルにされると共にその極性が反
転され、前記駆動用制御パルスの負のピーク電圧となる
が、その後、ツェナーダイオード７、８を介して印加さ
れるようになると、ツェナーダイオード８による電圧降
下分だけ低い、ツェナーダイオード８によりクランプさ
れた電圧となる。

前述のようにして、パルストランスｌ１に印加された矩
形状の駆動用制御パルスは、パルストランス１ｔにより
変圧、絶縁されて二次側コイルに伝えられ、抵抗６を介
してＭＯＳＦＥＴＩのゲートに、ＭＯＳＦＥＴＩのオン
、オフ制御のために印加される。

このＭＯＳＦＥＴＩのゲートに印加される駆動用制御パ
ルスの電圧は，前述したツェナーダイオード７、８及び
コンデンサ１０の並列回路の作用により、第２図にゲー
ト波形Ｖ。８として示すように、駆動用制御パルスの立
ち上がり時、立ち下がり時に大きな電圧となる。このた
め，ＭＯＳＦＥＴ１は、駆動用制御パルスの立ち上がり
時の正の大きな電圧により，そのゲート・ソース間容量
が急速に充電され、高速にオン状態に制御され、また、
駆動用制御パルスの立ち下がり時の負の大きな電圧によ
り、そのゲート・ソース間容量の電荷が急速に放電され
、高速にオフ状態に制御されることになる。

前述した本発明の第１の実施例によれば、ＭＯＳＦＥＴ
のゲート・ソース間に印加される電圧が、前述したよう
に、駆動用制御パルスの立ち上がり時、立ち下がり時に
大きなものとなるので、ＭＯＳＦＥＴのゲート・ソース
間容量を急速に充放電させることができ、ＭＯＳＦＥＴ
のスイッチング時間を短縮することができる。

第３図は本発明の第２の実施例を示す回路図である。第
３図における符号は、第１図の場合と同一である。

第３図に示す本発明の第２の実施例は、第１図に示した
本発明の第１の実施例における、ツェナーダイオード７
、８及びコンデンサ１０の並列回路を、パルストランス
ｌ１の二次コイル側に配置したものである。

この本発明の第２の実施例においても、第１の実施例の
場合と同様に動作し、同様な効果を得ることができる６第４図は本発明の第３の実施例を示す回路図である。第
４図において、１２、１３は複数のダイオードの直列体
であり、他の符号は第１図の場合と同一である。

この本発明の第３の実施例は、本発明の第１の実施例に
おける、ツェナーダイオード７、８を逆方向に直列接続
した回路に代え、複数のダイオードの直列体１２、１３
を逆方向に並列接続した回路を用いて構成されている，このような本発明の第３の実施例においても、第１の実
施例の場合と同様に動作し、同様な効果を得ることがで
きる。

前述した本発明の第１〜第３の実施例において、ツェナ
ーダイオード７、８を逆方向に直列接続した回路及びダ
イオード１２、ｌ３を逆方向に並列接続した回路は、特
に、前述したような素子を用いる必要はなく、双方向に
電圧制限特性を有する素子あるいは回路であればどのよ
うなものを用いてもよい。

第５図は本発明の第４の実施例を示す回路図である。第
５図において、１４、ｌ５はＭＯＳＦＥＴであり他の符
号は第１図の場合と同一である。

この本発明の第４の実施例は、前述した本発明の他の実
施例における、ブッシュプル動作して直流電源２２の電
力を駆動用制御パルスに変換するトランジスタ４、５に
代えて、ＭＯＳＦＥＴｌ４、ｌ５を用いて構成したもの
である。

この本発明の第４の実施例によれば、ＭＯＳＦＥＴ１４
、ｌ５が、トランジスタ３、４より高速に動作すること
ができるので、本グ６明の他の実施例に比較して、さら
に高速にＭＯＳＦＥＴＩのスイッチングを行わせること
ができる。

前述した本発明の第１〜第４の実施例は、ＭＯＳＦＥＴ
Ｉのゲートと、該ゲートの駆動を制御する回路とを、パ
ルストランス１１を用いることにより絶縁しているが、
本発明は、制御回路側の電位レベルとＭＯＳＦＥＴＩの
電位レベルとの整合を行うことができる場合には，パル
ストランスｌ１を使用しなくてもよく、この場合にも、
同様な効果を得ることができる。

前述した本発明の実施例は、いずれも、ハイブリッドＩ
Ｃ、スイッチングコントロールＩＣ，等として集積回路
化することが可能であり、スイッチングレギュレータ等
の電源，インバータ、コンバータ等の電力変換回路を構
成するパワーＭＯＳＦＥＴの制御のために用いて有効で
ある。

［発明の効果］以上説明したように本発明によれば、駆動すべきＭＯＳ
ＦＥＴのゲート容量の放電のために、トランジスタを使
用することなく、簡単な回路構成により、ゲート・ドラ
イブのスピードアップ回路を構成することができるので
、前記トランジスタの特性に起因するスビードアツブの
限界をなくすことができ、回路の簡素化、小型化を図る
ことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
その動作を説明する波形図、第３図、第４図、第５図は
本発明の第２〜第４の実施例を示す回路図、第６図は従
来技術によるＭＯＳＦＥＴのドライブ回路の一例を示す
回路図、第７図はその動作を説明する波形図である。１・・・・・・ＭＯＳＦＥＴ、２〜４、１６・・・・・
・トランジスタ、５、６，ｌ８〜２１・・・・・・抵抗
、７、８・・・・・・ツェナーダイオード、９、１０、
１７・・・・・・コンデンサ、１１・・・・・・パルス
トランス、ｌ２、１３・・・・・・複数のダイオードの
直列体、ｌ４、１５・・・・・・ＭＯＳＦＥＴ、２２・
・・・・・直流電源、２３、２４・・・・・・ダイオー
ド。第１図第４図第２図尾５図

Claims

【特許請求の範囲】１、矩形状の駆動用制御パルスをそのゲート・ソース間
に印加することにより、ＭＯＳＦＥＴをオンオフ制御す
るＭＯＳＦＥＴのドライブ回路において、双方向に電圧
制限特性を有する回路にコンデンサを並列に接続した回
路を介して、前記ＭＯＳＦＥＴのゲート・ソース間に駆
動用制御パルスを印加することを特徴とするＭＯＳＦＥ
Ｔのドライブ回路。２、前記双方向に電圧制限特性を有する回路にコンデン
サを並列に接続した回路の前段あるいは後段に、絶縁用
のパルストランスが備えられることを特徴とする特許請
求の範囲第１項記載のＭＯＳＦＥＴのドライブ回路。３、前記双方向に電圧制限特性を有する回路は、ツェナ
ーダイオードを逆方向に直列接続した回路、あるいは、
複数個のダイオードの直列体を逆方向に直列接続した回
路であることを特徴とする特許請求の範囲第１項または
第２項記載のＭＯＳＦＥＴのドライブ回路。４、前記駆
動用制御パルスは、ブッシュプル形に接続され、制御信
号により交互に動作して、直流電圧を矩形状の駆動用制
御パルスに変換するＭＯＳＦＥＴの回路により生成され
ることを特徴とする特許請求の範囲第１項、第２項また
は第３項記載のＭＯＳＦＥＴのドライブ回路。５、特許請求の範囲第１項ないし第４項のうち１項記載
のＭＯＳＦＥＴのドライブ回路を集積回路化したＩＣ。６、特許請求の範囲第１項ないし第４項のうち１項記載
のＭＯＳＦＥＴのドライブ回路、または、特許請求の範
囲第５項記載のＩＣを用いて構成されたことを特徴とす
るスイッチングレギュレータ。７、特許請求の範囲第１項ないし第４項のうち１項記載
のＭＯＳＦＥＴのドライブ回路、または、特許請求の範
囲第５項記載のＩＣを用いて構成されたことを特徴とす
る電力変換回路。