KR20020079966A - Ｐｗｍ 펄스 제어방법 - Google Patents

Ｐｗｍ 펄스 제어방법 Download PDF

Info

Publication number
KR20020079966A
KR20020079966A KR1020027011245A KR20027011245A KR20020079966A KR 20020079966 A KR20020079966 A KR 20020079966A KR 1020027011245 A KR1020027011245 A KR 1020027011245A KR 20027011245 A KR20027011245 A KR 20027011245A KR 20020079966 A KR20020079966 A KR 20020079966A
Authority
KR
South Korea
Prior art keywords
vector
output
period
state
phase
Prior art date
Application number
KR1020027011245A
Other languages
English (en)
Other versions
KR100655917B1 (ko
Inventor
야마나카카츠토시
와타나베에이지
테라다타카아키
타나카요시유키
테라조노유우이치
Original Assignee
가부시키가이샤 야스가와덴끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 야스가와덴끼 filed Critical 가부시키가이샤 야스가와덴끼
Publication of KR20020079966A publication Critical patent/KR20020079966A/ko
Application granted granted Critical
Publication of KR100655917B1 publication Critical patent/KR100655917B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PWM 주기에서의 각 상의 출력전압벡터의 기간 중, Op벡터 및 b벡터가 연속하여 출력되는 주기에 대해서는, 각 벡터의 출력시간을 양의 정수 m에 의해 분할하여 각 벡터의 분할시간을 구하고, Op벡터와 b벡터를 그 각 분할시간만큼 교호로 m회 반복하여 출력한다. 또, On벡터 및 a벡터가 연속하여 출력되는 기간에 대해서는, 각 벡터의 출력시간을 양의 정수 n에 의해 분할하여 각 벡터의 분할시간을 구하고, On벡터와 a벡터를 각 분할시간만큼 교호로 n회 반복하여 출력한다. 이와 같이 하면, PWM 펄스(1)∼(3)을 원인으로 하는 전류 리플의 주파수 성분을 확산시킬 수 있다.

Description

ＰＷＭ 펄스 제어방법{PWM Pulse Control Method}
도1은, 3상 2레벨 PWM 인버터 장치의 구성을 나타내는 회로도이다. 도1에 나타내는 바와 같이, 3상 2레벨 PWM 인버터 장치는, 직류전원(101)과, 컨덴서(102)와, 모터의 U상, V상, W상의 출력단자(117)∼(119)와, 반도체 스위칭 소자(IGBT, GTO 등)(103)∼(108)와, 다이오드(109)∼(114)로 구성되어 있다.
반도체 스위칭 소자(103), (105), (107)를 온(On)하면, 각 상의 출력단자 (117)∼(119)는 직류전원의 " + "극에서 뻗어 있는 " + " 모선(母線)(115)와 접속되고, 각 상의 출력상전압은 하이레벨(이후 H)이 된다. 또, 반도체 스위칭 소자(104), (106), (108)를 온하면, 각 상의 출력단자(117)∼(119)는 직류전원의 " - "극에서 뻗어 있는 " - "모선(116)과 접속되고, 각 상의 출력상전압은 로우레벨(이하 L)이 된다.
이러한 3상 2레벨 PWM 인버터 장치의 변조방식에는, 3상 변조방식과 2상 변조방식이 있다. 3상 변조방식은 3상 모든 전압 레벨을 변동시키는 것에 의해 변조를 행하는 방식이다. 2상 변조방식은, 3상 중 어느 1상의 출력상전압을 하이레벨(이후 H) 혹은 로우레벨(이후 L)에 고정하고, 남은 2상으로 변조를 행하는 방식이다. 2상 변조방식에서는 고정되는 상이 출력상전압의 위상에 의해 바뀐다.
이러한 3상 2레벨 PWM 인버터 장치에서는, 인버터의 출력 주파수가 높고 변조율이 클 경우에는 2상 변조방식이 사용되고, 출력 주파수가 낮고 변조율도 작을 경우에는 3상 변조방식이 사용되는 것이 일반적이다. 3상 변조방식은, 동시에 3상의 펄스를 출력하고 있기 때문에, 2상 변조방식보다도 PWM 펄스의 폭을 길게 할 수가 있다. 인버터 장치의 출력 주파수가 낮고 변조율이 낮을 경우에는 출력전압벡터가 0벡터가 되는 시간이 길어져서 각 상의 PWM 펄스의 폭이 좁아져 버린다. PWM 펄스의 폭이 너무 좁아지면 반도체 스위칭 소자의 스위칭을 추종할 수 없기 때문에, 인버터 장치의 출력 주파수가 낮을 경우에는, PWM 펄스 폭이 긴 3상 변조방식 쪽이 사용된다.
3상 변조방식쪽이 사용된 PWM 인버터 장치의 종래의 PWM 펄스 제어방법에 대하여 설명한다. 각 상의 출력단자(117)∼(119)가 " + "모선(115)에 접속되어 있을 때의 상의 상태를 제1의 상태(이후 P)로 하고, " - "모선(116)에 접속되어 있을 때의 상의 상태를 제2의 상태(이후 N)으로 한다. 또, 3상의 출력상태가 U상, V상, W상의 순번으로 (P, P, P)로 되어 있을 때의 출력전압벡터를 Op벡터로 하고, (N, N, N)으로 되어 있을 때의 출력전압벡터를 On벡터로 한다. 그리고, (P, N, N), (N, P, N), (N, N, P)로 되어 있을 때의 출력전압벡터를 a벡터로 하고, (P, P, N), (N, P,P), (P, N, P)로 되어 있을 때의 출력전압벡터를 b벡터로 한다. a벡터는, 3상 중 어느 것인가 1상이 P가 되어 있을 때의 출력전압벡터이고, b벡터는, 3상 중 어느 것인가 1상이 N이 되어 있을 때의 출력전압벡터이다.
도2는, 종래의 PWM 펄스 제어방법을 나타내는 타이밍 차트이다. 삼각파 전압(4)는, PWM 인버터 장치의 PWM 캐리어 신호이다. 전압지령(5)∼(7)은, 각각, W상, V상, U상의 전압지령을 나타내고 있다. 그리고, 그 아래에는, U상의 PWM 펄스(1), V상의 PWM 펄스(2), W상의 PWM 펄스(3)가 나타나고 있다. PWM 펄스(1)∼(3)이 H로 되어 있을 때에는 각 상의 출력단자는 " + "모선(115)에 접속되고, 각 상의 출력상태는 P로 되어 있고, PWM 펄스(1)∼(3)이 L로 되어 있을 때에는 각 상의 출력단자는 " - "모선(116)에 접속되고, 각 상의 출력상태는 N으로 되어 있다. 또, 전압지령(5)∼(7)의 주기는 대단히 길기 때문에, 삼각파 전압(4)의 1주기 중에는, 전압지령(5)∼(7)의 값은 거의 변동하지 않는다.
종래의 PWM 펄스 제어방법으로는, 삼각파 전압(4)의 값이 각 전압지령 (5)∼(7)의 값을 상회한 경우에는 PWM 펄스(1)∼(3)를 L로 하고, 삼각파 전압(4)의 값이 각 전압지령(5)∼(7)의 값을 하회한 경우에는 PWM 펄스(1)∼(3)을 H로 한다. 그러면, 삼각파 전압(4)의 1주기내에 있어서, 출력전압벡터는 Op벡터 - b벡터 - a벡터 - On벡터 - a벡터 - b벡터 - Op벡터의 순서로 천이(遷移)한다.
도3은, 3상 3레벨 PWM 인버터 장치의 구성을 나타내는 회로도이다. 도3에 나타내는 바와 같이, 3상 3레벨 PWM 인버터 장치는, 직류전원(201)과, 컨덴서(202), (203)과, 모터의 U상, V상, W상의 출력단자(117)∼(119)과, 중성점(252)와, 반도체스위칭 소자(230)∼(241)과, 다이오드(204)∼(221)로 구성된다.
반도체 스위칭 소자(230) 및 (231), (234) 및 (235), (238) 및 (239)를 온하면, 각 상의 출력단자(117)∼(119)는, " + "모선(250)에 접속되고, 각 상의 출력상전압은 H가 된다. 반도체 스위칭 소자(231) 및 (232), (235) 및 (236), (239) 및 (240)을 온하면, 각 상의 출력단자(117)∼(119)는 중성점(252)에 접속되고, 각 상의 출력상전압은 H 및 L의 중간의 중간레벨(이후 M)이 된다. 반도체 스위칭 소자(232) 및 (233), (236) 및 (237), (240) 및 (241)을 온하면, 각 상의 출력단자(117)∼(119)는 " - "모선(251)에 접속되고, 각 상의 출력상전압은 L이 된다.
상술의 3상 3레벨 PWM 인버터 장치의 변조방식에는, 유니폴라 변조방식과, 다이폴라 변조방식이 있다. 유니폴라 변조방식은, 전압지령 값이 " + "의 값에 있을 때에는 출력상전압의 출력레벨이 M과 H를 반복하도록 PWM 펄스를 출력하고, 전압지령 값이 음의 값에 있을 때에는 출력상전압의 출력레벨이 M과 L을 반복하도록 PWM 펄스를 출력하는 방식이다. 다이폴라 변조방식은, 전압지령의 값이 " + "" - "에 관계없이, PWM 캐리어 신호의 1주기에 있어서 출력상전압의 출력레벨이 M을 사이에 두고 H와 L을 교호로 반복하도록 PWM 펄스를 출력하는 방식이다.
이러한 3상 3레벨 PWM 인버터 장치에서는, 출력 주파수가 높고 변조율이 높을 경우에는 유니폴라 변조방식이 사용되고, 출력 주파수가 낮고 변조율이 낮을 경우에는 다이폴라 변조방식이 사용되고 있는 것이 일반적이다. 이것은, 출력 주파수가 낮을 경우에 유니폴라 변조방식을 사용하면, 한쪽 편의 반도체 스위칭 소자가장시간 온오프를 반복해 버리게 되고, 그 반도체 스위칭 소자가 파괴될 우려가 있기 때문이다.
다이폴라 변조방식이 사용된 PWM 인버터 장치의 종래의 PWM 펄스 제어방법에 대하여 설명한다. 각 상의 출력단자(117)∼(119)가, " + "모선(250)에 접속되어 있을 때의 각 상의 상태를 P로 하고, 부모선(251)에 접속되어 있을 때의 각 상의 상태를 N으로 하고, 중성점(252)에 접속되어 있을 때의 각 상의 상태를 제3의 상태(이후 O)로 한다.
또, 3상의 출력상태가, U상, V상, W상의 순번으로 (P, P, P)로 되어 있을 때의 출력전압벡터를 Op벡터로 하고, (N, N, N)으로 되어 있을 때의 출력전압벡터를 On벡터로 하고, (O, O, O)로 되어 있을 때의 출력전압벡터를 Oo벡터로 한다. 그리고, (P, O, O), (O, P, O), (O, O, P)로 되어 있을 때의 출력전압벡터를 ap벡터로 하고, (O, N, N), (N, O, N), (N, N, O)로 되어 있을 때의 출력전압벡터를 an벡터로 하고, (P, P, O), (O, P, P), (P, O, P)로 되어 있을 때의 출력전압벡터를 bp벡터로 하고, (O, O, N), (N, O, O), (O, N, O)로 되어 있을 때의 출력전압벡터를 bn벡터로 한다.
도4는, 종래의 다이폴라 변조의 PWM 펄스 제어방법을 나타내는 타이밍 차트이다. PWM 캐리어 신호의 전압인 삼각파 전압(4)의 1주기 Tc에 있어서의 3상 모터의 각 상의 출력상태를 나타내고 있다. 전압지령(5)∼(7)은, 각각, W상, V상, U상의 전압지령을 나타내고 있다.
종래의 PWM 펄스 제어방법의 삼각파 전압(4)의 1주기에 있어서의 종래의 각상의 PWM 펄스 (1)∼(3)을 도4에 나타낸다. 도4에 나타내는 바와 같이, 삼각파 전압(4)의 주기내에서의 출력전압벡터는 Op벡터 - bp벡터 - ap벡터 - Oo벡터 - bn벡터 - an벡터 - On벡터의 순서 또는 그 역의 순서로 천이하고 있다.
상술과 같은 PWM 인버터 장치에서는, 출력 주파수가 대단히 낮을 경우에는, 특정의 반도체 스위칭 소자에 장시간 전류가 흐르기 때문에, PWM 캐리어 신호의 주기를 길게 하는 것에 의해서 스위칭 회수를 저감하여 스위칭 로스를 감소시키는 방법이 제안되고 있다. 그러나, PWM 캐리어 신호의 주파수를 낮게 한 경우에는 모터에 흐르는 전류의 리플 성분의 주파수도 낮아진다. 그 때문에, 전류의 리플 성분에 의해 발생하는 음의 주파수 성분 중에 인간의 가청역의 범위내에서의 주파수 성분이 커져 버린다는 문제가 있다.
상술한 바와 같이, 종래의 PWM 인버터 장치에서는, 출력 주파수가 낮을 경우에는 PWM 캐리어 신호의 주파수를 낮게 설정하고, 반도체 스위칭 소자의 스위칭 회수를 줄이는 것에 의해 스위칭 로스를 저감하고, 반도체 스위칭 소자의 파괴를 방지하고 있다. 그러나, PWM 캐리어 신호의 주파수를 낮게 하면 모터에 흐르는 전류의 리플 성분의 주파수도 낮아지기 때문에, 전류의 리플 성분에 의해 발생하는 음의 주파수 성분 중 인간의 가청역의 범위내에서의 주파수 성분이 커져 버린다는 문제가 있었다.
본 발명은, 부하인 모터의 가변속 구동이나 계통연계를 행하는 인버터 장치 등의 전력 변환장치에 있어서의 펄스 폭 변조(이후 PWM) 펄스 제어방법에 관한 것이고, 특히, 3상(相) 구동을 행하는 인버터 장치의 저소음화를 실현하는 PWM 펄스 제어방법에 관한 것이다.
도1은, 3상 2레벨 PWM 인버터 장치의 구성을 나타내는 등가회로도;
도2는, 3상 2레벨 PWM 인버터 장치의 종래의 PWM 펄스 제어방법을 나타내는 타이밍 차트;
도3은, 3상 3레벨 PWM 인버터 장치의 구성을 나타내는 등가회로도;
도4는, 3상 3레벨 PWM 인버터 장치의 종래의 PWM 펄스 제어방법을 나타내는 타이밍 차트;
도5는, 본 발명의 제1의 실시형태의 PWM 펄스 제어방법에서의 기본적인 수법을 나타내는 타이밍 차트;
도6은, 분할수를 변경한 경우의 본 발명의 제1의 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트;
도7은, 본 발명의 제1의 실시형태의 PWM 펄스 제어방법을 사용한, 유도 전동기의 제어회로의 구성을 나타내는 블록도;
도8은, 도7에 나타내는 제어회로의 동작을 나타내는 플로차트;
도9는, 캐리어의 주기를 변화시킨 경우의 본 발명의 제1의 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트;
도10은, 본 발명의 제2의 실시형태의 PWM 펄스 제어방법에서의 기본적인 수법을 나타내는 타이밍 차트;
도11은, 분할수를 변경한 경우의 본 발명의 제2의 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트;
도12는, 캐리어의 주기를 변화시킨 경우의 본 발명의 제2의 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트;
도13은, 본 발명의 제1의 실시형태의 PWM 펄스 제어방법을 사용한, 유도 전동기의 제어회로의 구성을 나타내는 블록도;
도14는, 도13에 나타내는 제어회로의 동작을 나타내는 플로차트이다.
발명을 실시하기 위한 최량의 형태
(발명의 개시)
본 발명의 목적은, PWM 캐리어 신호의 주기수가 낮게 설정되어 있을 경우에도, 전류 리플에 의해 발생하는 음의 주파수 성분 중 인간의 가청역의 범위내에서의 주파수 성분이 커지지 않게 하는 PWM 펄스 제어방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 PWM 펄스 제어방법에서는, 3상 2레벨의 인버터 장치의 출력 주파수가 낮고, PWM 캐리어 신호의 주파수도 낮게 설정되어 있을 경우에, 각 상의 출력전압벡터의 출력시간을 제1의 설정값 및 제2의 설정값에 의해 분할한 PWM 펄스를 생성한다. 이와 같이 하면, 부하에 흐르는 전류에 포함되는 PWM 펄스를 원인으로 하는 리플 성분인 전류 리플의 주파수가 각 상에 의해 다르게 되고, PWM 펄스를 원인으로 하는 전류 리플의 주파수 성분을 확산시킬 수 있기 때문에, 전류 리플에 의해 발생하는 음의 주파수 성분 중 인간의 가청역의 범위내에서의 주파수 성분을 크게 하지 않도록 할 수 있다.
게다가, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 제1의 설정값 및 제2의 설정값에 의한 분할시간이 짧기 때문에 PWM 펄스가 너무 짧아져 반도체 스위칭 소자의 스위칭을 잘 행할 수 없게 되는 경우에는, 제1의 설정값 및 제2의 설정값에 의해 작은 값을 설정하여 각 벡터의 분할수를 적게 한다. 이와 같이 하면, 분할시간을 길게 할 수 있기 때문에, 반도체 스위칭 소자의 스위칭을 스무드하게 행할 수 있다.
또, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 각 벡터의 분할시간을 구할 때에 결정된 제1의 설정값 및 제2의 설정값에 근거하여 산출된 온 딜레이 보정량인, 제1의 온 딜레이 보정량 및 제2의 온 딜레이 보정량의 합을 PWM 펄스 전체의 온 딜레이 보정량으로 한다. 이와 같이 하면, 실제의 인버터 장치의 반도체 스위칭 소자의 스위칭 회수에 응한, 과보상이 없는 PWM 펄스의 온 딜레이 보정을 행할 수 있기 때문에, 온 딜레이에 기인하는 인버터의 출력전류의 왜곡을 과부족 없이 보정하는 것이 가능하게 된다.
게다가, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 제1의 설정값 및 제2의 설정값을 1로 하여 산출되는 제1의 온 딜레이 보정량을 가미한 PWM 펄스에 근거하여 PWM 펄스의 분할을 행한다. 이와 같이 하면, 실제로 인버터 장치에 출력되는 PWM 펄스에 가까운 PWM 펄스를 사용하여 PWM 펄스의 분할을 실행할 수 있다.
또, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 제1, 제2의 설정값의 증가에 따라 PWM 캐리어 신호의 주기를 길게 한다. 이와 같이 하면, PWM 펄스 폭을 필요 이상으로 짧게 하지 않게 할 수 있기 때문에, 반도체 스위칭 소자의 스위칭을 스무드하게 행할 수 있다.
또, 본 발명의 다른 PWM 펄스 제어방법에서는, 3상 중성점 크램프식 인버터 장치의 출력 주파수가 낮고 PWM 캐리어 신호의 주파수도 낮게 설정되어 있을 경우에, 각 상의 출력전압벡터의 출력시간을 제1, 제2, 제3, 제4의 설정값에 의해 분할하여 PWM 펄스를 생성한다. 이와 같이 하면, 부하에 흐르는 전류에 포함되는 PWM 펄스를 원인으로 하는 리플 성분인 전류 리플의 주파수가 각 상에 의해 다르게 되고, PWM 펄스를 원인으로 하는 전류 리플의 주파수 성분을 확산시킬 수 있기 때문에, 전류 리플에 의해 발생하는 음의 주파수 성분 중 인간의 가청역의 범위내에서의 주파수 성분을 크게 하지 않게 할 수 있다.
게다가, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 제1, 제2, 제3,제4의 설정값에 의한 분할시간이 짧기 때문에 PWM 펄스가 너무 짧게 되어 반도체 스위칭 소자의 스위칭을 잘 행할 수 없게 되는 경우에는, 제1, 제2, 제3, 제4의 설정값에 의해 작은 값을 설정하여 각 벡터의 분할수를 적게 한다. 이와 같이 하면, 각 벡터의 분할시간을 길게 할 수 있기 때문에, 반도체 스위칭 소자의 스위칭을 스무드하게 행할 수 있다.
또, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 각 벡터의 분할시간을 구할 때에 결정된 제1, 제2, 제3, 제4의 설정값에 근거하여 산출된 온 딜레이 보정량인, 제1의 온 딜레이 보정량 및 제2의 온 딜레이 보정량의 합을 PWM 펄스 전체의 온 딜레이 보정량으로 한다. 이와 같이 하면, 실제의 인버터 장치의 반도체 스위칭 소자의 스위칭 회수에 응한, 과보상이 없는 PWM 펄스의 온 딜레이 보정을 행할 수 있다. 그 때문에, 본 발명의 PWM 펄스 제어방법에서는, 온 딜레이에 기인하는 인버터의 출력전류의 왜곡을 과부족 없이 보정하는 것이 가능하게 된다.
게다가, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 제1의 설정값 및 제2의 설정값을 1로 하여 산출되는 제1의 온 딜레이 보정량을 가미한 PWM 펄스에 근거하여 PWM 펄스의 분할을 행한다. 이와 같이 하면, 실제로 인버터 장치에 출력되는 PWM 펄스에 가까운 PWM 펄스를 사용하여 PWM 펄스의 분할을 실행할 수 있다.
또, 본 발명의 PWM 펄스 제어방법의 실시태양에서는, 제1, 제2, 제3, 제4의 설정값의 증가에 따라 상기 PWM 캐리어 신호의 주기를 현재의 주기보다 길게 한다. 이와 같이 하면, PWM 펄스 폭을 필요 이상으로 짧게 하지 않게 할 수 있기 때문에, 반도체 스위칭 소자의 스위칭을 스무드하게 행할 수 있다.
이하, 본 발명의 바람직한 실시형태에 대하여, 도면을 참조하여 설명한다. 각 도면에 있어서, 동일 부호는 동일 구성요소를 나타내고 있다.
(제1의 실시형태)
우선, 본 발명의 제1의 실시형태의 PWM 펄스 제어방법의 일례를 도5∼도9를 참조하여 상세히 설명한다. 본 실시형태의 PWM 펄스 제어방법은, 도1에 나타내는 바와 같은 3상 2레벨 PWM 인버터 장치에 적용된다. 이 3상 2레벨 PWM 인버터 장치에서는 출력 주파수 및 변조율이 낮을 경우, 3상 변조방식이 채용되고 있다.
도5는, 본 실시형태의 PWM 펄스 제어방법에서의 기본적인 수법을 나타내는 타이밍 차트이다. 본 실시형태의 PWM 펄스 제어방법에서는, 우선, 도5(a)에 나타내는 바와 같이, 종래의 PWM 펄스 제어방법으로 PWM 펄스 (1)∼(3)이 작성된 경우의 각 벡터의 출력순과 출력시간을 구한다. 이어서, (Op벡터, b벡터), (On벡터, a벡터)가 그룹화되고, 삼각파 주기(4)의 1주기 Tc 내가, 같은 그룹에 있는 벡터가 연속하여 출력되는 기간에 분할된다.
삼각파 전압(4)의 주기의 전반에 있어서, 최초에 Op벡터와 b벡터가 연속하여 출력되는 기간을 기간1로 하고, a벡터와 On벡터가 연속하여 출력되는 기간을 기간2로 한다. 이어서, 삼각파 전압(4)의 주기의 후반에 있어서 On벡터와 a벡터가 연속하여 출력되는 기간을 기간3으로 하고, b벡터와 Op벡터가 연속하여 출력되는 기간을 기간4로 한다.
기간1에서는, Op벡터의 출력시간은 T1이고, 그 후 b벡터의 출력시간은 T2이었고 한다. 본 실시형태의 PWM 펄스 제어방법에서는, 우선, 기간1에서의 최초의 시간 T1/2에서는 Op벡터가 출력되지만, 그 후의 시간 T2/2에서는 b벡터가 출력되도록 한다. 그리고, 그 후의 시간 T1/2에서는 Op벡터가 출력되고, 최후의 시간 T2/2에서는 a벡터가 출력되도록 한다. 요컨대, Op벡터의 출력시간과 a벡터의 출력시간이 각각 2분할되고 각 벡터가 교호로 2회씩 출력되도록 한다. 그리고, 기간 2, 3, 4에 대해서도 마찬가지로 각 벡터의 출력시간의 2분할이 행해진다. 본 실시형태의 PWM 펄스 제어방법에서는, 상술한 바와 같이 각 벡터의 출력시간을 분할하고, 각 벡터를 그 분할시간 만큼 교호로 분할수 만큼 반복하여 출력하도록 PWM 펄스(1)∼(3)을 생성한다. 그 각 상의 PWM 펄스 (1)∼(3)의 모양을 도5(b)에 나타낸다.
본 실시형태의 PWM 펄스 제어방법에서는, 각 벡터의 출력시간을 3분할하여도 좋고, 4분할하여도 좋다. 또, 분할수에는 양의 정수(整數)가 지정되고, 분할수는 발생하는 전류 리플의 주파수 성분에 따라 조정될 필요가 있다.
더구나, 본 실시형태의 PWM 펄스 제어방법에서는, 삼각파 전압(4)의 1주기내에서의 PWM 펄스 (1)∼(3)의 폭의 합은 종래의 PWM 펄스 제어방법의 그것과 같고, 인버터 장치의 출력전압도 종래의 PWM 펄스 제어방법의 그것과 이상적으로는 같아 져야한다. 그러나 실제로는, 인버터 장치의 출력전압은, 반도체 스위칭 소자(103) ∼(108)의 스위칭 특성의 영향을 받기 때문에, 종래의 PWM 펄스 제어방법과는 약간의 차이가 보인다. 본 실시형태의 PWM 펄스 제어방법에서는, 반도체 스위칭 소자(103)∼(108)의 스위칭 특성을 고려하여 종래의 PWM 펄스 제어방법과 출력전압이 같게 되도록 PWM 펄스 (1)∼(3)의 보정을 행한다. 이러한 PWM 펄스 (1)∼(3)의 보정은, 기지(旣知)인 반도체 스위칭 소자(103)∼(108)의 스위칭 특성에 의하여 그 보정량을 예측하거나, 실제의 인버터 장치의 출력전압의 어긋남을 검출하는 것에 의해 행해진다.
도6은, 분할수를 변경한 경우의 본 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트이다. 도6에 나타내는 바와 같이, 본 실시형태의 PWM 펄스 제어방법에서는 Op벡터의 출력시간 및 b벡터의 출력시간은 제1의 설정값 m에 의해 m분할되고, a벡터의 출력시간 및 On벡터의 출력시간은 제2의 설정값 n에 의해 n분할된다. 도6에서는 m = n 의 예를 나타내고 있지만 m ≠n 이어도 좋다.
더구나, Op벡터, On벡터, a벡터, b벡터의 출력시간은, 인버터 장치가 출력되어야 하는 출력전압벡터의 변조율과 위상각에 의해 결정되고, 대폭으로 변동한다. 예컨대, 각 상의 전압지령의 값이 가까울 경우, a벡터나 b벡터의 출력시간은 짧아진다. 이러한 출력시간을 분할하면 각 반도체 스위칭 소자(103)∼(108)의 스위칭의 간격이 너무 좁아져서 스위칭을 잘 행할 수 없게 되는 경우에는, 해당하는 분할값m이나 n을 적게 하여, 반도체 스위칭 소자 (103)∼(108)의 스위칭의 간격이 너무 짧아지지 않게 한다.
또, 도1에 나타내는 3상 2레벨 PWM 인버터 장치에서는, 실제로 PWM 펄스(1)∼(3)을 입력할 때에는, 인버터 회로의 각 상의 상하의 반도체 스위칭 소자가 단락(短絡)하지 않도록 해야한다. 따라서, 인버터 장치는, 상하의 반도체 스위칭 소자의 어느 것인가가 오프 상태에서 온할 경우, 즉, PWM 펄스(1)∼(3)의 어느 것인가가 온 상태에서 오프 상태, 오프 상태에서 온 상태로 바뀔 경우에는, 일정 시간만큼 상하 어느 것인가의 반도체 스위칭 소자가 오프 상태에서 온 상태로 바뀌는 것을 소정의 시간만큼 늦추지 않으면 안된다. 이 소정의 시간을 온 딜레이 타임이라고 부르고 있다. 그러나, 이와 같이, 반도체 스위칭 소자가 오프 상태에서 온 상태로 바뀌는 것을 소정의 시간만큼 늦추면, 전압지령 대로 전압을 출력할 수 없기 때문에, 실제의 인버터 장치의 출력전류파형에 왜곡이 생겨 버린다. 따라서, 인버터 장치에서는, 온 딜레이 타임의 영향에 의한 출력전압과 전압지령 사이의 어긋남을 보정하기 위한 온 딜레이 보정량을 PWM 펄스(1)∼(3)에 미리 가해 두는 것이 일반적이다.
도7은, 본 실시형태의 PWM 펄스 제어방법을 사용한, 유도 전동기의 제어회로의 구성을 나타내는 블록도이다. 이 제어회로는, 상술의 온 딜레이 보정량에 의한 보정을 고려한 회로이다. 도7에 나타내는 바와 같이, 유도 전동기(305)의 제어회로는, 상위 컨트롤러(301)과, PWM 펄스 연산기(302)와, PWM 분할기(303)과, 도1에 나타내는 3상 2레벨 PWM 인버터 장치를 가지는 PWM 발생기(304)와, DCCT 등의 전류검출기(306)과, A/D 변환기(307)과, 온 딜레이 보정량 연산기(310)을 갖추고 있다.
상위 컨트롤러(301)는, 주파수 지령ω*및 출력전압지령 V*의 지령신호와, 제1의 설정값 m의 초기값 M1및 제2의 설정값 n의 초기값 N1을 출력한다.
PWM 펄스 연산기(302)는, 상위 컨트롤러(301)로 부터 출력된 주파수 지령 ω*와 출력전압지령 V*에 근거하여 PWM의 1주기에서의 Op벡터, b벡터, a벡터, On벡터의 각각의 출력시간을 계산하여 PWM의 1주기에서의 유도 전동기(305)의 각 상의 PWM 펄스(1)∼(3)을 출력한다.
A/D 변환기(307)는, 전류 검출기(306)에 의해 검출된 유도 전동기(305)의 각 상의 전류값 Iu, Iv, Iw를 나타내는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
온 딜레이 보정량 연산기(310)은, 상위 컨트롤러(301)로 부터 출력된 제1의 설정값 m의 초기값 M1및 제2의 설정값 n의 초기값 N1와 A/D 변환기(307)로 부터 출력된 유도 전동기(305)의 각 상의 전류값 Iu, Iv, Iw를 입력하여, 각 상의 PWM 펄스의 온 딜레이 보정량 △U'', △V'', △W''를 계산하여 출력한다. 더구나, 각 상의 온 딜레이 보정량 △U'', △V'', △W''의 값의 " + "" - "는 유도 전동기(305)의 각 상의 전류값 Iu, Iv, Iw의 방향에 의해 결정되고, 그 크기는 1회의 반도체 스위칭 소자의 스위칭에 필요한 온 딜레이 타임과 각 상의 반도체 스위칭 소자의 스위칭 회수의 곱에 의해 결정된다. 이 스위칭 회수는, 각 벡터의 분할수에 따라증감하고, 각 벡터의 분할수는 제1의 설정값 m의 초기값 M1및 제2의 설정값 n의 초기값 N1에 의해 결정된다.
가산기(311)은, PWM 펄스 연산기(302)로 부터 출력된 각 상의 PWM 펄스(1)∼ (3)에 각 상의 온 딜레이 보정량 △U'', △V'', △W''를 가산하여 출력한다.
PWM 펄스 분할기(303)은, 제1의 설정값 m의 초기값 M1과 제2의 설정값 n의 초기 설정값 N1과, 가산기(311)로 부터 출력된 각 상의 PWM 펄스(1)∼(3)을 입력하여, 각 상의 PWM 펄스(1)∼(3)에 의해 구성되는 각 벡터의 각각의 출력시간을 제1의 설정값 m 및 제2의 설정값 n을 사용하여 분할한 분할시간을 구하고, 각 상의 PWM 펄스(1)∼(3)을 PWM 발생기(304)로 출력함과 함께 각 벡터의 분할시간이나, 최종적으로 결정된 제1의 설정값 m 및 제2의 설정값 n을 PWM 발생기(304)로 출력한다.
PWM 발생기(304)는, 입력한 각 벡터의 분할시간이나, 최종적으로 결정된 제1의 설정값 m 및 제2의 설정값 n에 근거하여 각 상의 PWM 펄스(1)∼(3)을 분할하고, 분할한 PWM 펄스에 근거하여 도1에 나타내는 인버터 장치를 제어하는 것에 의해 유도 전동기(305)를 구동한다.
또, 본 실시형태의 PWM 펄스 제어방법에서는, 온 딜레이 보정량 △U'', △V'', △W''는, 유도 전동기(305)의 각 상의 전류값 Iu, Iv, Iw의 방향에 근거하여 결정된다고 하였지만, 본 발명의 PWM 펄스 제어방법은, 이것에 한정되는 것은 아니고, 온 딜레이 보정량 △U'', △V'', △W''을 구하기 위한 다양한 방법을 적용할 수 있다.
도8은, 상술의 유도 전동기(305)의 제어회로의 동작을 나타내는 플로 차트이다. 우선, 상위 컨트롤러(301)은, 주파수 지령 ω*및 출력전압지령 V*를 출력함과 함께, 제1의 설정값 m과 제2의 설정값 n에 초기값 M1과 초기값 N1를 각각 설정하여 출력한다(스텝 1001).
이어서, PWM 펄스 연산기(302)는, 상위 컨트롤러(101)로 부터의 주파수 지령ω*및 출력전압지령 V*에 근거하여 제1의 설정값 m 및 제2의 설정값 n이 1일 때의 PWM 1주기에서의 각 상의 PWM 펄스 폭을 연산하여, 그 PWM 펄스(1)∼(3)을 출력한다(스텝 1002).
이어서, PWM 펄스 연산기(302)로 부터 출력된 각 상의 PWM 펄스(1)∼(3)에, 온 딜레이 보정량 연산기(110)로 부터 출력된 각 상마다 온 딜레이 보정량 △U'', △V'', △W''를 가산기(111)에 의해 가산하여, 각 상의 PWM 펄스(1)∼(3)의 펄스 폭을 조정한다(스텝 1003).
이어서, PWM 분할기(303)은, 스텝(1003)에 있어서 조정된 각 상의 PWM 펄스(1)∼(3)을 입력하고, 그 각 상의 PWM 펄스(1)∼(3)에서의 Op벡터의 출력시간 및 b벡터의 출력시간을 제1의 설정값 m에 의해 m 분할하여 각 벡터의 분할시간 Top, Tb를 연산한다(스텝 1004).
이어서, PWM 분할기(303)은, 분할시간 Top, Tb와 소정의 값 S를 비교했을 때에, 분할시간 Top, Tb가, 소정의 값 S 이상인지, 혹은, 제1의 분할값 m이 1인지 체크한다(스텝 1005).
스텝 1005에 있어서, 분할시간 Top, Tb가, 소정의 값 S 보다 작고, 또한, 제1의 설정값 m이 1이 아닌 경우는, 제1의 설정값 m을 1 감산하여(스텝 1006), 스텝 1004로 돌아간다.
스텝 1005에 있어서, 분할시간 Top, Tb가 소정의 값 S 이상인지, 또는 제1의 설정값 m이 1인 경우에는, PWM 분할기(303)은, 스텝 1003에 있어서 조정된 각 상의 PWM 펄스에서의 a벡터의 출력시간 및 On벡터의 출력시간을 제2의 설정값 n에 의해 n분할하여 각 벡터의 분할시간 Ta, Ton을 연산한다(스텝 1007).
이어서, PWM 분할기(303)은, 분할시간 Ta, Ton과 소정의 값 S를 비교했을 때에, 분할시간 Top, Tb가 소정의 값 S 이상인지, 제2의 분할값 n이 1인지 체크하고(스텝 1008), 분할시간 Top, Tb가, 설정값 S 보다 작고, 또한 제2의 설정값 n이 1인 경우는, 제2의 설정값 n을 1 감산하여(스텝 1009), 스텝 1007로 돌아간다.
스텝 1008에 있어서, 분할시간 Top, Tb가 설정값 S 이상인지, 또는 제2의 설정값 n이 1이었던 경우에는, PWM 분할기(303)은, 스텝 1004, 1007에 있어서 구했던 분할시간 Top, Tb, Ton, Ta와 그 때의 제1, 제2의 설정값 m, n을 PWM 발생기(304)에 설정함과 함께, PWM 펄스를 PWM 발생기(304)로 출력한다(스텝 1010). PWM 발생기(304)는, Top, Tb, Ton, Ta, m, n에 근거하여 PWM 펄스를 분할하고, 분할된 PWM 펄스에 기초하여 인버터 장치를 제어하고, 유도 전동기(105)를 구동한다(스텝 1012).
상술한 바와 같이, 이 제어회로에서는, 각 벡터의 출력시간의 분할에 의해,스위칭의 간격이 너무 짧아져 버린 경우에는, 각 벡터의 분할수 m, n을 적게 한다. 그러나, 본 발명의 PWM 펄스 제어방법은, 이것에 한정되는 것은 아니고, 삼각파 전압(4)의 주기 Tc를 더욱 늘리는 것에 의해 스위칭의 간격이 짧아지지 않게 해도 좋다. 도9는, 캐리어(삼각파 전압(4))의 주기 Tc를 변화시킨 경우의 본 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트이다. 도9에 나타내는 바와 같이, 스위칭 간격이 너무 짧아져 버린 경우는, 삼각파 전압(4)의 주기 Tc를 길게 하는 것에 의해, 반도체 스위칭 소자(103)∼(108)의 스위칭 간격을 길게 하도록 한다.
이상 서술한 바와 같이, 본 실시형태의 PWM 펄스 제어방법을 사용하면, 인버터 장치의 출력 주파수가 낮고 삼각파 전압(4)의 주파수도 낮게 설정되어 있는 경우에, 삼각파 전압(4)의 주기 중에서의 각 상의 출력전압벡터의 출력시간을 제1의 설정값 m 및 제2의 설정값 n을 사용하여 분할하여 PWM 펄스(1)∼(3)을 생성하는 것에 의해, 모터로 흐르는 전류에 포함되는 PWM 펄스(1)∼(3)를 원인으로 하는 리플 성분인 전류 리플의 주파수가 각 상에 의해 달라지게 되고, PWM 펄스(1)∼(3)을 원인으로 하는 전류 리플의 주파수 성분을 확산시킬 수 있기 때문에, 전류 리플에 의해 발생하는 음의 주파수 성분 중 인간의 가청역의 범위내에서의 주파수 성분을 크게 하지 않게 할 수 있다.
(제2의 실시형태)
이어서, 본 발명의 제2의 실시형태의 PWM 펄스 제어방법을 도10 ∼ 도12를 참조하여 상세하게 설명한다. 본 실시형태의 PWM 펄스 제어방법은, 도3에 나타내는 3상 3레벨 PWM 인버터 장치 즉, 중성점 크램프식 인버터 장치에 적용된다. 이 3상3레벨 PWM 인버터 장치에서는 인버터 장치의 출력 주파수가 낮고 변조율이 낮을 경우, 다이폴라 변조방식이 채용되고 있다.
도10은, 본 실시형태의 PWM 펄스 제어방법에서의 기본적인 수법을 나타내는 타이밍 차트이다. 본 실시형태의 PWM 펄스 제어방법에서는, 우선, 종래의 PWM 펄스 제어방법과 같은 PWM 펄스(1)∼(3)이 생성된 경우의 삼각파 전압(4)의 1주기에서의 각 벡터의 출력순과 각 벡터의 출력시간을 구한다. 종래의 PWM 펄스 제어방법에서는, 각 벡터의 출력시간은, 도10(a)와 같이 된다. 도10(a)에 나타내는 바와 같이, 삼각파 전압(4)의 주기내에서의 출력전압벡터는 Op벡터 - bp벡터 - ap벡터 - Oo벡터 - bn벡터 - an벡터 - On벡터의 순서 또는 그 역의 순서로 천이한다.
본 실시형태의 PWM 펄스 제어방법에서는, (Op벡터, bp벡터), (ap벡터, Oo벡터의 일부), (Oo벡터의 일부, bn벡터), (an벡터, On벡터)가 그룹화되고, 같은 그룹에 있는 벡터가 연속하여 출력되는 기간을 기준으로 하여, 그 기간내에 있어서 각 벡터의 출력시간의 분할이 행해진다.
삼각파 전압(4)의 주기 최초에 Op벡터와 bp벡터가 연속하여 출력되는 기간을 기간1로 하고, 이어서 ap벡터와 Oo벡터의 일부가 연속하여 출력되는 기간을 기간2로 하고, 이어서, 남은 부분의 Oo벡터와 bn벡터가 연속하여 출력되는 기간을 기간3으로 하고, 이어서 an벡터와 On벡터가 연속하여 출력되는 기간을 기간4로 한다.
기간1에서는, Op벡터의 출력시간은 T3이고, 그 후 bp벡터의 출력시간은 T4이었다고 한다. 본 실시형태의 PWM 펄스 제어방법에서는, 우선, 기간1에서의 최초의시간 T3/2 에서는 Op벡터가 출력되지만, 그 후의 시간 T4/2 에서는 bp벡터가 출력되도록 한다. 그리고, 그 후의 시간 T3/2 에서는 Op벡터가 출력되고, 최후의 시간 T4/2 에서는 bp벡터가 출력되도록 한다. 요컨대, Op벡터의 출력시간과 bp벡터의 출력시간이 2분할되어 각 벡터가 교호로 2회씩 출력되도록 한다. 그리고, 기간2, 3, 4 및 그 이후에 대해서도 마찬가지로 각 벡터의 출력시간의 2분할이 행해지도록 한다. 본 실시형태의 PWM 펄스 제어방법에서는, 상술한 바와 같이, 각 벡터의 출력시간을 분할하고, 각 벡터를 그 분할시간 만큼 교호로 분할수 만큼 반복하여 출력하도록 PWM 펄스 (1)∼(3)을 생성한다. 그 각 상의 PWM 펄스 (1)∼(3)의 모양을 도10(b)에 나타낸다.
더구나, 본 실시형태의 PWM 펄스 제어방법에서는, 삼각파 전압(4)의 1주기내에서의 PWM 펄스 (1)∼(3)의 폭의 합은 종래의 PWM 펄스 제어방법의 그것과 같고, 인버터 장치의 출력전압도 종래의 PWM 펄스 제어방법의 출력전압과 이상적으로는 같아져야 한다. 그러나 실제로는, 본 실시형태의 PWM 펄스 제어방법에 의한 인버터 장치의 출력전압은, 반도체 스위칭 소자(230)∼(241)의 스위칭 특성의 영향을 받기 때문에, 종래의 PWM 펄스 제어방법과는 약간의 차이가 보인다. 본 실시형태의 PWM 펄스 제어방법에서는, 반도체 스위칭 소자(230)∼(241)의 스위칭 특성을 고려하여 종래의 PWM 펄스 제어방법과 출력전압이 같아지도록 PWM 펄스(1)∼(3)의 보정을 행한다. 이와 같은 PWM 펄스(1)∼(3)의 보정은, 기지인 반도체 스위칭 소자(230) ∼(241)의 스위칭 특성에 의해 그 보정량을 예측하거나, 실제 인버터 장치의 출력전압의 어긋남을 검출하는 것에 의해 행해진다.
이와 같은 본 살시형태의 PWM 펄스 제어방법에서는, 각 벡터의 출력시간은 3분할되어도 좋고, 4분할되어도 좋다. 도11은, 분할수를 변경한 경우의 본 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트이다. 도11에 나타내는 바와 같이, 본 실시형태의 PWM 펄스 제어방법에서는, 삼각파 전압(4)의 주기내에서의 Op벡터의 출력시간 및 bp벡터의 출력기간은 m분할되고, ap벡터의 출력시간 및 Oo벡터 일부의 출력시간은 n분할되고, Oo벡터의 남은 출력시간 및 bn벡터의 출력시간은 i분할되고, an벡터의 출력시간 및 On벡터의 출력시간은 j분할된다. 더구나, 도5에서는 m = n = i = j로 되어 있지만, m ≠n ≠i ≠j 이라도 좋고, 각 분할수에는 양의 정수가 지정되고, 각 분할수는 발생하는 전류 리플의 주파수 성분에 따라 조정될 필요가 있다.
Op벡터, Oo벡터, On벡터, ap벡터, an벡터, bp벡터, bn벡터의 출력시간은, 인버터 장치가 출력해야 하는 출력전압벡터의 변조율과 위상각에 의해 결정되고, 대폭으로 변동한다. 예컨대, 각 상의 전압지령의 값이 가까울 경우, ap벡터, an벡터, bp벡터, bn벡터의 출력시간은 짧아진다. 이러한 출력시간을 분할하면 반도체 스위칭 소자(230)∼(241)의 스위칭의 간격이 너무 좁아져서 스위칭을 잘 행할 수 없게 되는 경우에는, 해당하는 분할값 m, n, i, j를 적게 하여, 반도체 스위칭 소자(230)∼(241)의 스위칭의 간격이 너무 짧아지지 않게 한다.
또, 본 실시형태의 PWM 펄스 제어방법에 있어서, 각 벡터의 출력시간의 분할에 의해 스위칭의 간격이 너무 짧아져 버린 경우에는, 삼각파 전압(4)의 주기 Tc를더욱 늘려도 좋다. 도12는, 캐리어(삼각파 전압(4))의 주기 Tc를 변화시킨 경우의 본 실시형태의 PWM 펄스 제어방법을 나타내는 타이밍 차트이다. 도12에 나타내는 바와 같이 스위칭 간격이 너무 짧아져 버린 경우에는, 삼각파 전압(4)의 주기 Tc를 적당한 길이로 변경하는 것에 의해, 반도체 스위칭 소자(230)∼(241)의 스위칭 간격을 길게 한다.
이상 서술한 바와 같이, 본 실시형태의 PWM 펄스 제어방법을 사용하면, 인버터 장치의 출력 주파수가 낮고 삼각파 전압(4)의 주파수 Tc도 낮게 설정되어 있을 경우에, 삼각파 전압(4)의 주기에서의 각 상의 출력전압벡터의 출력시간을 제1, 제2, 제3, 제4의 설정값을 사용하여 분할하여 PWM 펄스(1)∼(3)을 생성하는 것에 의해, 모터에 흐르는 전류에 포함되는 PWM 펄스(1)∼(3)을 원인으로 하는 리플 성분인 전류 리플의 주파수가 각 상에 의해 달라지게 되고, PWM 펄스(1)∼(3)을 원인으로 하는 전류 리플의 주파수 성분을 확산시킬 수 있기 때문에, 전류 리플에 의해 발생하는 음의 주파수 성분 중 인간의 가청역의 범위내에서의 주파수 성분을 크게 하지 않도록 할 수 있다.
더구나, 제1, 제2의 실시형태의 PWM 펄스 제어방법에서는, 각 벡터의 발생시간을 균등하게 분할하였지만, 이러한 발생시간을 균등하게 분활시키지 않고 분할시간에 흐트러짐을 갖게 하는 것에 의해, 모터에 흐르는 전류 리플의 주파수 성분을 조정할 수도 있다. 이와 같이 하면, 전류 리플의 주파수 성분을 더욱 확산시키고, 전류 리플에 의해 발행하는 음의 주파수 성분 중 인간의 가청역의 범위내에서의 주파수 성분을 더욱 작게 할 수 있다.
또, 본 실시형태의 PWM 펄스 제어방법에서도, 제1의 실시형태의 PWM 펄스 제어방법과 마찬가지로, 온 딜레이 보정량에 의한 보정을 행할 수 있는 것은 당업자에게 용이하게 이해될 것이다. 더구나, 본 실시형태의 PWM 펄스 제어방법에서는, 각 벡터의 분할이 제1 ∼ 제4의 분할값 m ∼ j에 의해 행해지기 때문에, 온 딜레이 보정량은, 제1 ∼ 제4의 분할값 m ∼ j에 근거하여 결정된다.
또, 본 실시형태의 PWM 펄스 제어방법에서는, 도8의 스텝 1004 ∼ 스텝 1005나 스텝 1007 ∼ 스텝 1009에 나타내는 실제의 분할수나 각 벡터의 분할시간의 결정도, 모든 분할값 m ∼ j에 대하여 차례차례 행해지는 것도 당업자에게는 용이하게 이해될 것이다.
(제3의 실시형태)
이어서, 본 발명의 제3의 실시형태의 PWM 펄스 제어방법에 대하여 도13, 도14를 참조하여 설명한다. 도7, 도8에서는, 제1의 실시형태의 PWM 펄스 제어방법을 사용한, 유도 전동기(305)의 제어회로와 그 동작을 나타내었다. 그러나, 이 제어회로에서는, 온 딜레이 보정량 연산기(310)로 부터 출력되는 온 딜레이 보정량 △U'', △V'', △W''는, 제1의 설정값 m 및 제2의 설정값 n이, 각각 초기값 M1, N1일 때의 온 딜레이 보정량이다.
전술한 바와 같이, 온 딜레이 보정량은, 1회의 반도체 스위칭 소자의 스위칭에 필요한 온 딜레이 타임과 그 스위칭 회수의 곱에 의해 결정되고, 스위칭 회수가 각 벡터의 분할수에 따라서 결정되는 것이기 때문에, 초기값 M1, N1에 의해 결정된온 딜레이 보정량을 그대로 PWM 펄스(1)∼(3)에 가하면, 실제의 각 벡터의 분할수인 제1의 설정값 m, 제2의 설정값 n이, 최종적으로 초기값 M1, N1보다도 작아진 경우에, 온 딜레이 보정량이 이상적인 온 딜레이 보정량 보다 커져서, 과보상이 되어 버린다. 이 과보상에 의해, 오히려 인버터 장치의 출력전류에 왜곡이 발행해 버릴 우려가 있다. 따라서, 본 실시형태의 PWM 제어방법에서는, 온 딜레이 보상량의 과보상을 방지한다.
도13은, 본 실시형태의 PWM 펄스 제어방법을 사용한, 유도 전동기의 제어회로의 구성을 나타내는 블록도이다. 도13에 나타내는 바와 같이, 본 실시형태의 PWM 펄스 제어방법을 사용한, 유도 전동기(305)의 제어회로는, 온 딜레이 보정량 연산기(310) 대신에 온 딜레이 보정량 연산기(308)을 갖추고, 온 딜레이 보정량 연산기(309) 및 가산기(312)를 새롭게 갖추고 있는 점이 도7의 제어회로와 다르다.
온 딜레이 보정량 연산기(308)는, A/D 변환기(307)로 부터 출력된 유도 전동기(305)의 각 상의 전류값 Iu, Iv, Iw를 입력하여, 제1의 설정값 m과 제2의 설정값 n를 1로 한 경우의 각 상의 제1의 온 딜레이 보정량 △U, △V, △W을 계산하여 출력한다.
온 딜레이 보정량 연산기(309)는, PWM 분할기(303)로 부터 실제로 각 벡터의 분할에 사용되는, 최종적으로 결정된 제1의 설정값 m과 제2의 설정값 n과, A/D 변환기(307)로 부터 출력된 유도 전동기(305)의 각 상의 전류값 Iu, Iv, Iw와, 온 딜레이 보정량 연산기(308)로 부터 출력된 각 상의 제1의 온 딜레이 보정량 △U, △V, △W을 입력하여, 각 상의 제2의 온 딜레이 보정량 △U', △V', △W'을 계산하여 출력한다. 각 상의 제2의 온 딜레이 보정량 △U', △V', △W'의 값의 " + "" - "가 유도 전동기(305)의 각 상의 전류값 Iu, Iv, Iw의 방향에 의해 결정되고, 그 크기는, 1회의 반도체 스위칭 소자의 스위칭에 필요한 온 딜레이 타임과 설정값 m, n에 의한 각 상의 반도체 스위칭 소자의 스위칭 회수의 곱에서 각 상의 제1의 온 딜레이 보정량 △U, △V, △W를 감산한 값이 된다.
가산기(312)는, PWM 분할기(303)로 부터 출력된 PWM 펄스(1)∼(3)에 각 상의 제2의 온 딜레이 보정량 △U', △V', △W'을 가산하여 PWM의 1주기에서의 유도 전동기(105)의 각 상의 PWM 펄스(1)∼(3)의 폭을 조정하여 출력한다.
도14는, 도13의 유도 전동기(105)의 제어회로를 사용하여 본 실시형태의 PWM 펄스 제어방법을 실행한 경우의 플로 차트이다.
도14에 나타내는 바와 같이, 본 실시형태의 PWM 펄스 제어방법은, 스텝 1003 대신에 스텝 2003을 실행하고, 스텝 1011을 스텝 1010과 스텝 1012의 사이에 실행하는 점이, 도8의 플로 차트로 나타내는 PWM 펄스 제어방법과 다르다.
스텝 2003에서는, PWM 펄스 연산기(302)에 의해 산출된 PWM 1주기 당의 각 상마다 PWM 펄스(1)∼(3)과, 온 딜레이 보정량 연산기(308)로 부터 출력된 각 상마다의 제1의 온 딜레이 보정량 △U, △V, △W를 가산기(111)에 의해 가산하고, PWM 펄스(1)∼(3)의 폭을 조정한다. 전술대로, 온 딜레이 보정량 연산기(108)로 부터 출력되는 것은, 제1의 설정값 m과 제2의 설정값 n을 1로 한 경우의 각 상의 온 딜레이 보정량 △U, △V, △W이다.
또, 스텝 1011에서는, PWM 분할기(303)로 부터 출력된 각 벡터의 출력시간에온 딜레이 보정량 연산기(309)로 부터 출력되는 PWM 펄스(1)∼(3)에 각 상의 온 딜레이 보정량 △U', △V', △W'를 가산기(311)에 의해 가산하여 PWM의 1주기에서의 유도 전동기(305)의 각 상의 PWM 펄스(1)∼(3)의 펄스 폭을 조정하여 출력한다.
이상 상술한 바와 같이, 본 실시형태의 PWM 펄스 제어방법에서는, 제1의 설정값 m 및 제2의 설정값 n을 1로 하여 산출되는 제1의 온 딜레이 보정량 △U, △V, △W을 산출하고,
제1의 온 딜레이 보정량 △U, △V, △W에 의해 보정된 PWM 펄스(1)∼(3)에 대하여 각 벡터의 분할시간을 PWM 분할기(303)에 의해 구하고,
PWM 분할기(303)에 의해 최종적으로 결정된 제1의 설정값 m 및 제2의 설정값 n에 근거하여 산출된 값에서 제1의 온 딜레이 보정량 △U, △V, △W를 감산한 값인 제2의 온 딜레이 보정량 △U', △V', △W'을 산출하고,
제1의 온 딜레이 보정량 △U, △V, △W에 의해 보정된 PWM 펄스를, 거듭 제2의 온 딜레이 보정량 △U', △V', △W'로 보정한다.
본 실시형태의 PWM 펄스 제어방법에서는, 최종적으로 결정된 제1의 설정값 m 및 제2의 설정값 n에 근거하여 산출된 온 딜레이 보정량인 제1의 온 딜레이 보정량 △U, △V, △W와 제2의 온 딜레이 보정량 △U', △V', △W'의 합이 PWM 펄스 전체의 온 딜레이 보정량이 된다. 따라서, 본 실시형태의 PWM 펄스 제어방법으로는, 실제 각 벡터의 분할수 m, n에 따른 과보상이 없는 PWM 펄스(1)∼(3)의 온 딜레이 보정을 행할 수 있다. 그 때문에, 본 실시형태의 PWM 펄스 제어방법에서는, 온 딜레이에 기인하는 인버터의 출력전류의 왜곡을 과부족 없이 보정하는 것이 가능하게된다.
게다가, 본 실시형태의 PWM 펄스 제어방법에서는, 제1의 온 딜레이 보정량 △U, △V, △W을 가미한 PWM 펄스에 근거하여 PWM 펄스의 분할이 행해지기 때문에, 실제로 인버터 장치에 출력되는 PWM 펄스에 가까운 PWM 펄스(1)∼(3)을 사용하여 PWM 펄스(1)∼(3)의 분할을 실행할 수 있다.
또, 본 실시형태의 PWM 펄스 연산방법에서는, 제1의 설정값 m 및 제2의 설정값 n을 1로 하여 산출되는 제1의 온 딜레이 보정량 △U, △V, △W를 PWM 펄스(1)∼(3)에 가하여 가산하고, 최종적으로 결정된 제1의 설정값 m 및 제2의 설정값 n에 근거하여 산출된 값에서 제1의 온 딜레이 보정량 △U, △V, △W'을 감산한 값인 제2의 온 딜레이 보정량 △U', △V', △W'를 PWM 펄스(1)∼(3)에 더욱 가한다고 하였지만, 본 발명의 PWM 펄스 제어방법은 이에 한정되는 것이 아니고, PWM 펄스(1)∼(3)에 가하는 전체의 온 딜레이 보정량을, PWM 분할기(303)에 의해 최종적으로 결정된 제1의 설정값 m 및 제2의 설정값 n에 근거하여 산출된 값만으로 해도 좋다.
더구나, 본 실시형태의 PWM 발생기(304)가, 3상 2레벨 PWM 인버터 장치는 아니고, 제2의 실시형태의 PWM 펄스 제어방법과 마찬가지로, 3상 3레벨 PWM 인버터 장치인 경우라도, 본 실시형태의 PWM 제어방법과 마찬가지로, 온 딜레이 보상량의 과보상을 방지할 수 있는 것은, 당업자에게 용이하게 이해될 것이다. 그 때에는, 각 벡터의 분할은 제1 ∼제4의 분할값 m ∼ j에 의해 행해지기 때문에, 제1의 온 딜레이 보정량 △U, △V, △W 및 제2의 온 딜레이 보정량은 함께 제1 ∼ 제4의 분할값 m ∼ j에 근거하여 결정되고, 제1의 온 딜레이 보정량 △U, △V, △W은, 제1 ∼제4의 분할값 m ∼ j가 전부 1이라고 하여 결정되고, 제2의 온 딜레이 보정량 △U', △V', △W'는, 제1 ∼제4의 분할값 m ∼ j의 실제 값에 근거하여 결정된다.
또, 본 실시형태의 PWM 펄스 제어방법에서는, 도14의 스텝 104 ∼ 스텝 105, 스텝 107 ∼ 스텝 109에 나타내는 바와 같은, 실제 분할수나 각 벡터의 분할시간의 결정도, 모든 분할값 m ∼ j에 대하여 차례차례 행해지는 것도 당업자에게는 용이하게 이해될 것이다.

Claims (16)

  1. 직류전원의 " + "극쪽에서 뻗어 있는 " + "모선에 부하의 상의 출력단자가 접속되어 있을 때의 상기 상의 상태를 제1의 상태로 하는 스텝과,
    상기 직류전원의 " - "극쪽에서 뻗어 있는 " - "모선에 상기 출력단자가 접속되어 있을 때의 상기 상의 상태를 제2의 상태로 하는 스텝과,
    각 상의 출력상태가 전부 상기 제1의 상태일 때의 출력전압벡터를 Op벡터로 하는 스텝과,
    상기 각 상의 출력상태가 모두 상기 제2의 상태일 때의 출력전압벡터를 On벡터로 하는 스텝과,
    각 상 중에 1상의 출력상태가 상기 제1의 상태이고, 다른 2상의 출력상태가 상기 제2의 상태일 때의 출력전압벡터를 a벡터로 하는 스텝과,
    각 상 중에 1상의 출력상태가 상기 제2의 상태이고, 다른 2상의 출력상태가 상기 제1의 상태일 때의 출력전압벡터를 b벡터로 하는 스텝과,
    PWM 캐리어 신호의 주기내에서의 상기 Op벡터 및 상기 b벡터가 연속하여 출력되는 제1의 기간에 대해서는, 그 제1의 기간에서의 각 벡터의 출력시간을 양의 정수값인 제1의 설정값에 의해 분할하여 각 벡터의 분할시간을 구하는 스텝과,
    상기 Op벡터와 상기 b벡터를 상기 각 분할시간만큼 교호로 상기 제1의 설정값으로서 정해진 회수만큼 반복하여 출력하는 스텝과,
    상기 주기내에의 상기 On벡터 및 상기 a벡터가 연속하여 출력되는 제2의 기간에 대해서는, 그 제2의 기간에서의 각 벡터의 출력시간을 양의 정수값인 제2의 설정값에 의해 분할하여 각 벡터의 분할시간을 구하는 스텝과,
    상기 On벡터와 상기 a벡터를 상기 각 분할시간만큼 교호로 상기 제2의 설정값으로서 정해진 회수만큼 반복하여 출력하는 스텝과,
    출력된 각 벡터의 분할시간에 근거하여 PWM 펄스를 생성하는 스텝을 가지는 3상 2레벨의 인버터 장치의 PWM 펄스 제어방법.
  2. 제 1 항에 있어서, 상기 분할시간이 소정의 시간 이상이 아닐 경우에는, 상기 제1의 설정값 및 상기 제2의 설정값을 현재 설정되어 있는 값보다도 보다 작은 값으로 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  3. 제 2 항에 있어서, 상기 제1의 설정값 및 상기 제2의 설정값을 1로 하여 산출되는 제1의 온 딜레이 보정량을 산출하는 스텝과,
    상기 제1의 온 딜레이 보정량에 의해 보정된 PWM 펄스에 대하여 상기 각 벡터의 분할시간을 구하는 스텝과,
    상기 각 분할시간을 구할 때에 결정된 상기 제1의 설정값 및 상기 제2의 설정값에 근거하여 산출된 값에서 상기 제1의 온 딜레이 보정량을 감산한 값인 제2의 온 딜레이 보정량을 산출하는 스텝과,
    상기 제1의 온 딜레이 보정량에 의해 보정된 PWM 펄스의 보정을, 거듭 제2의 온 딜레이 보정량으로 보정하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  4. 제 2 항에 있어서, 상기 각 분할시간을 구할 때에 결정된 상기 제1의 설정값 및 상기 제2의 설정값에 근거하여 산출된 값을 PWM 펄스의 온 딜레이 보정량으로 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  5. 제 1 항에 있어서, 상기 제1, 제2의 설정값의 증가에 따라, 상기 PWM 캐리어 신호의 주기를 현재의 주기보다도 길게 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  6. 제 2 항에 있어서, 상기 제1, 제2의 설정값의 증가에 따라, 상기 PWM 캐리어 신호의 주기를 현재의 주기보다도 길게 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  7. 제 3 항에 있어서, 상기 제1, 제2의 설정값의 증가에 따라, 상기 PWM 캐리어 신호의 주기를 현재의 주기보다도 길게 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  8. 제 4 항에 있어서, 상기 제1, 제2의 설정값의 증가에 따라, 상기 PWM 캐리어 신호의 주기를 현재의 주기보다도 길게 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  9. 직류전원의 " + "극쪽에서 뻗어 있는 " + "모선에 부하의 상의 출력단자가 접속되어 있을 때의 상기 상의 상태를 제1의 상태로 하는 스텝과,
    직류전원의 " - "극쪽에서 뻗어 있는 " - "모선에 상기 출력단자가 접속되어 있을 때의 상기 상의 상태를 제2의 상태로 하는 스텝과,
    중성점에 상기 출력단자가 접속되어 있을 때의 상기 상의 상태를 제3의 상태로 하는 스텝과,
    각 상의 출력상태가 모두 상기 제1의 상태일 때의 출력전압벡터를 Op벡터로 하는 스텝과,
    각 상의 출력상태가 모두 상기 제2의 상태일 때의 출력전압벡터 On벡터로 하는 스텝과,
    각 상의 출력상태가 모두 상기 제3의 상태일 때의 출력전압벡터를 Oo벡터로 하는 스텝과,
    각 상의 출력상태 중에 1상의 출력상태가 상기 제1의 상태이고, 다른 2상의 출력상태가 상기 제3의 상태일 경우의 출력전압벡터를 ap벡터로 하는 스텝과,
    각 상의 출력상태 중에 1상의 출력상태가 상기 제3의 상태이고, 다른 2상의 출력상태가 상기 제2의 상태일 경우의 출력전압벡터를 an벡터로 하는 스텝과,
    각 상의 출력상태 중에 1상의 출력상태가 상기 제3의 상태이고, 다른 2상의 출력상태가 상기 제1의 상태일 경우의 출력전압벡터를 bp벡터로 하는 스텝과,
    각 상의 출력상태 중에 1상의 출력상태가 상기 제2의 상태이고, 다른 2상의출력상태가 상기 제3의 상태일 경우의 출력전압벡터를 bn벡터로 하는 스텝과,
    PWM 캐리어 신호의 주기내에서의 상기 Op벡터 및 상기 bp벡터가 연속하여 출력되는 제1의 기간에 대해서는, 그 제1의 기간에서의 각 벡터의 출력시간을 양의 정수값인 제1의 설정값에 의해 분할하여 각 벡터의 분할시간을 구하는 스텝과,
    상기 Op벡터와 상기 bp벡터를 상기 각 분할시간만큼 교호로 상기 제1의 설정값으로 정해진 회수만큼 반복하여 출력하는 스텝과.
    상기 주기내에서의 상기 ap벡터 및 상기 Oo벡터가 연속하여 출력되는 제2의 기간에 대해서는, 그 제2의 기간에서의 각 벡터의 출력시간을 양의 정수값인 제2의 설정값에 의해 분할하여 각 벡터의 분할시간을 구하는 스텝과,
    상기 ap벡터와 상기 Oo벡터를 상기 각 분할시간만큼 교호로 상기 제2의 설정값으로 정해진 회수만큼 반복하여 출력하는 스텝과,
    상기 주기내에서의 상기 Oo벡터 및 상기 bn벡터가 연속하여 출력되는 제3의 기간에 대해서는, 그 제3의 기간에서의 각 벡터의 출력시간을 양의 정수값인 제3의 설정값에 의해 분할하여 각 벡터의 분할시간을 구하는 스텝과,
    상기 Oo벡터와 상기 bn벡터를 상기 각 분할시간만큼 교호로 상기 제3의 설정값으로 정해진 회수만큼 반복하여 출력하는 스텝과,
    상기 주기내에서의 상기 an벡터 및 상기 On벡터가 연속하여 출력되는 제4의 기간에 대해서는, 그 제4의 기간에서의 각 벡터의 출력시간을 양의 정수값인 제4의 설정값에 의해 분할하여 각 벡터의 분할시간을 구하는 스텝과,
    상기 an벡터와 상기 On벡터를 상기 각 분할시간만큼 교호로 상기 제4의 설정값으로 정해진 회수만큼 반복하여 출력하는 스텝과,
    출력되는 각 벡터의 분할시간에 근거하여 PWM 펄스를 생성하는 스텝을 가지는 3상 중성점 크램프식 인버터 장치의 PWM 펄스 제어방법.
  10. 제 9 항에 있어서, 상기 분할시간이 소정의 시간 이상이 아닐 경우에는, 상기 제1, 제2, 제3, 제4의 설정값에, 현재 설정되어 있는 값보다 작은 값을 설정하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  11. 제 10 항에 있어서, 상기 제1, 제2, 제3, 제4의 설정값을 1로 하여 산출되는 제1의 온 딜레이 보정량을 산출하는 스텝과,
    상기 제1의 온 딜레이 보정량에 의해 보정된 PWM 펄스에 대하여 상기 각 벡터의 분할시간을 구하는 스텝과,
    상기 각 분할시간을 구할 때에 결정된 상기 제1, 제2, 제3, 제4의 설정값에 근거하여 산출된 값에서 상기 제1의 온 딜레이 보정량을 감산한 값이 제2의 온 딜레이 보정량을 산출하는 스텝과,
    상기 제1의 온 딜레이 보정량에 의해 보정된 PWM 펄스의 보정을, 거듭 제2의 온 딜레이 보정량으로 보정하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  12. 제 11 항에 있어서, 상기 각 분할시간을 구할 때에 결정된 상기 제1, 제2, 제3, 제4의 설정값에 근거하여 산출된 값을 PWM 펄스의 온 딜레이 보정량으로 하는스텝을 거듭 가지는 PWM 펄스 제어방법.
  13. 제 9 항에 있어서, 상기 제1, 제2, 제3, 제4의 설정값의 증가에 따라 상기 PWM 캐리어 신호의 주기를 현재의 주기보다 길제 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  14. 제 10 항에 있어서, 상기 제1, 제2, 제3, 제4의 설정값의 증가에 따라 상기 PWM 캐리어 신호의 주기를 현재의 주기보다 길게 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  15. 제 11 항에 있어서, 상기 제1, 제2, 제3, 제4의 설정값의 증가에 따라 상기 PWM 캐리어 신호의 주기를 현재의 주기보다 길게 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
  16. 제 12 항에 있어서, 상기 제1, 제2, 제3, 제4의 설정값의 증가에 따라 상기 PWM 캐리어 신호의 주기를 현재의 주기보다 길게 하는 스텝을 거듭 가지는 PWM 펄스 제어방법.
KR1020027011245A 2000-02-28 2001-02-20 Ｐｗｍ 펄스 제어방법 KR100655917B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00051506 2000-02-28
JP2000051506 2000-02-28

Publications (2)

Publication Number Publication Date
KR20020079966A true KR20020079966A (ko) 2002-10-21
KR100655917B1 KR100655917B1 (ko) 2006-12-08

Family

ID=18573151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011245A KR100655917B1 (ko) 2000-02-28 2001-02-20 Ｐｗｍ 펄스 제어방법

Country Status (8)

Country Link
US (1) US6751105B2 (ko)
EP (1) EP1261123B1 (ko)
JP (1) JP3844060B2 (ko)
KR (1) KR100655917B1 (ko)
CN (1) CN1190886C (ko)
DE (1) DE60130972T2 (ko)
TW (1) TW504891B (ko)
WO (1) WO2001065675A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575547B2 (ja) * 2000-04-18 2010-11-04 トヨタ自動車株式会社 モータの制御装置
DE10126168A1 (de) * 2001-05-30 2002-12-05 Kostal Leopold Gmbh & Co Kg Verfahren zum Bestimmen der Frequenz der im Ankerstromsignal eines kommutierten Gleichstrommotors enthaltenen Stromrippel
US20060071627A1 (en) * 2002-03-28 2006-04-06 Ho Eddy Y Y Motor current reconstruction via DC bus current measurement
JP3864308B2 (ja) * 2002-06-12 2006-12-27 株式会社安川電機 Ｐｗｍインバータ制御方法
JP2004289985A (ja) * 2003-03-25 2004-10-14 Matsushita Electric Ind Co Ltd モータ駆動用インバータ制御装置および空気調和機
JP4312760B2 (ja) * 2003-08-25 2009-08-12 三菱電機株式会社 電力変換装置の制御装置
WO2006001169A1 (ja) * 2004-06-25 2006-01-05 Matsushita Electric Industrial Co., Ltd. インバータ装置およびこれを搭載した車両用空調装置
JP4696703B2 (ja) * 2004-06-25 2011-06-08 パナソニック株式会社 インバータ装置
JP4603340B2 (ja) * 2004-11-30 2010-12-22 株式会社デンソー モータ制御装置、および操舵装置
US7348758B2 (en) * 2005-10-26 2008-03-25 International Rectifier Corporation Audible noise reduction for single current shunt platform
JP3958339B2 (ja) * 2006-01-13 2007-08-15 Ｓｍｋ株式会社 パルス変調方法
US7733674B2 (en) * 2006-11-22 2010-06-08 Nissan Motor Co., Ltd. Power conversion apparatus for converting direct current to polyphase alternating current
JP5018516B2 (ja) 2008-01-31 2012-09-05 アイシン・エィ・ダブリュ株式会社 回転電機制御装置
KR101517101B1 (ko) * 2008-10-02 2015-05-04 삼성전자 주식회사 상전류 추정방법
WO2010119929A1 (ja) * 2009-04-16 2010-10-21 株式会社明電舎 電力変換装置の制御方法
JP4934703B2 (ja) * 2009-07-21 2012-05-16 株式会社日立製作所 電力変換装置
US7952508B2 (en) * 2009-09-02 2011-05-31 Conexant Systems, Inc. Noise-shaped scrambler for reduced out-of-band common-mode interference
DE102010005302A1 (de) * 2010-01-21 2011-07-28 Continental Automotive GmbH, 30165 Steuerung und Verfahren zur Diagnose in einem mehrkanaligen Mikrocontroller
JP5742110B2 (ja) * 2010-04-14 2015-07-01 日産自動車株式会社 電力変換装置
US8233294B2 (en) * 2010-08-23 2012-07-31 Ford Global Technologies, Llc Method and system for controlling a power converter system connected to a DC-bus capacitor
JP5333422B2 (ja) 2010-12-07 2013-11-06 株式会社デンソー 電力変換装置
US8717788B2 (en) 2011-03-10 2014-05-06 Ford Global Technologies, Llc Method and system for controlling a power converter system connected to a DC-bus capacitor
JP5660389B2 (ja) * 2011-07-20 2015-01-28 アイシン・エィ・ダブリュ株式会社 回転電機制御装置
CN102594187B (zh) * 2012-02-20 2014-06-25 阳光电源股份有限公司 四电平拓扑单元及其应用电路
US8786232B2 (en) * 2012-04-20 2014-07-22 Hamilton Sundstrand Corporation Thermal stress reduction in aircraft motor controllers
US8929111B2 (en) * 2012-10-22 2015-01-06 Hamilton Sundstrand Corporation System and method for common-mode elimination in a multi-level converter
US9048764B2 (en) 2013-05-29 2015-06-02 General Electric Company Connection for improved current balancing in a parallel bridge power converter
EP2959570B1 (en) * 2013-06-04 2021-02-03 Huawei Technologies Co., Ltd. Five-level pv inverter based on a multi-state switching cell
JP6062324B2 (ja) * 2013-06-14 2017-01-18 日立オートモティブシステムズ株式会社 エンジン始動装置およびエンジン始動制御方法
US9362859B2 (en) 2013-09-25 2016-06-07 General Electric Company System and method for controlling switching elements within a single-phase bridge circuit
JP6405671B2 (ja) * 2014-04-03 2018-10-17 日本電産株式会社 モータ制御方法およびモータ制御装置
US9555711B2 (en) * 2014-06-03 2017-01-31 Hamilton Sundstrand Corporation Power converters
EP3200336B1 (en) 2014-09-26 2023-10-04 Mitsubishi Electric Corporation Power conversion device
US10284129B2 (en) * 2015-09-16 2019-05-07 Eaton Intelligent Power Limited Three-phase variable reference pulse width modulation
JP6699265B2 (ja) * 2016-03-17 2020-05-27 富士電機株式会社 Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置
TWI621329B (zh) * 2017-07-20 2018-04-11 東元電機股份有限公司 馬達驅動控制系統及其方法
JP7002985B2 (ja) * 2018-04-12 2022-01-20 株式会社東芝 電力変換装置および電力変換装置の制御方法
JP7115378B2 (ja) * 2019-03-20 2022-08-09 トヨタ自動車株式会社 駆動装置
US20200350833A1 (en) * 2019-05-03 2020-11-05 The Regents Of The University Of California Pyramid-type multilevel converter topology
US20230137557A1 (en) * 2020-03-27 2023-05-04 Mitsubishi Electric Corporation Three-level power converter and method of controlling intermediate potential of direct current power supply unit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229897B2 (ja) * 1992-04-13 2001-11-19 三菱電機株式会社 ３レベル３相インバータ装置
US5552977A (en) * 1995-06-20 1996-09-03 Ford Motor Company Three phase inverter circuit with improved transition from SVPWM to six step operation
JP3708292B2 (ja) * 1997-06-17 2005-10-19 三菱電機株式会社 Ｐｗｍインバータ装置の制御方法および制御装置
JP3398859B2 (ja) * 1998-04-24 2003-04-21 シャープ株式会社 電源装置
US6281656B1 (en) * 1998-09-30 2001-08-28 Hitachi, Ltd. Synchronous motor control device electric motor vehicle control device and method of controlling synchronous motor
JP3636098B2 (ja) * 2001-06-06 2005-04-06 東芝三菱電機産業システム株式会社 電力変換装置の制御回路

Also Published As

Publication number Publication date
WO2001065675A1 (fr) 2001-09-07
EP1261123A1 (en) 2002-11-27
US20030137857A1 (en) 2003-07-24
DE60130972T2 (de) 2008-07-31
EP1261123B1 (en) 2007-10-17
DE60130972D1 (de) 2007-11-29
JP3844060B2 (ja) 2006-11-08
CN1406409A (zh) 2003-03-26
US6751105B2 (en) 2004-06-15
TW504891B (en) 2002-10-01
KR100655917B1 (ko) 2006-12-08
CN1190886C (zh) 2005-02-23
EP1261123A4 (en) 2004-12-22

Similar Documents

Publication Publication Date Title
KR20020079966A (ko) Ｐｗｍ 펄스 제어방법
US5450306A (en) Closed loop pulse width modulator inverter with volt-seconds feedback control
EP2408100B1 (en) Power conversion device, and method for controlling thereof
JP3229897B2 (ja) ３レベル３相インバータ装置
US8385085B2 (en) PWM signal generator, and inverter equipped with this PWM signal generator
US7920395B2 (en) Pulse width modulation method for a power converter
JP4942569B2 (ja) 電力変換装置
JP5682644B2 (ja) マトリクスコンバータ
US10826411B2 (en) Device for controlling power conversion circuit
US5436823A (en) Parallel operation controller for power converters
US7426122B2 (en) Power-converter control apparatus employing pulse width modulation and adjusting duration of a zero-voltage vector
KR20160104774A (ko) 3상 펄스폭 변조 인버터의 전류 측정 방법 및 3상 펄스폭 변조 인버터 시스템
US4989128A (en) Pulse width modulation control unit of inverter
KR20190031747A (ko) 불연속 변조 기법을 이용한 고속철도 추진제어 장치용 단상 pwm 컨버터 및 그 제어 방법
JP3297184B2 (ja) 電力変換装置
EP4277109A1 (en) Carrier based model predictive control for converter with filter cells
JP3234961B2 (ja) 単相ｎｐｃインバータ装置
JPH09149658A (ja) 直列多重型インバータ装置
WO2022158521A1 (ja) インバータ、インバータの制御方法、インバータの制御プログラム、コンバータ、駆動装置
EP4304073A1 (en) Model predictive control for converter with filter cells based on offline-computed pulse patterns and online cell balancing
JP6546131B2 (ja) 電流形電力変換装置の制御装置
JP3694763B2 (ja) ３相中性点クランプ式ｐｗｍインバータ装置
CN114070148A (zh) 一种电流采样方法、装置、电机及计算机可读存储介质
JP2003018851A (ja) 直接周波数変換回路の制御方法
JPH08237956A (ja) インバータ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee