JP2003018851A - 直接周波数変換回路の制御方法 - Google Patents
直接周波数変換回路の制御方法Info
- Publication number
- JP2003018851A JP2003018851A JP2001195064A JP2001195064A JP2003018851A JP 2003018851 A JP2003018851 A JP 2003018851A JP 2001195064 A JP2001195064 A JP 2001195064A JP 2001195064 A JP2001195064 A JP 2001195064A JP 2003018851 A JP2003018851 A JP 2003018851A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- input
- input current
- switch section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Ac-Ac Conversion (AREA)
Abstract
よって生じる入力電流の歪みを低減する。入力電流指令
波形の振幅を制御して出力電圧の制御と入力電流の波形
制御を同時に行う。 【解決手段】 直接形周波数変換回路において、一の交
流スイッチ部のスイッチング素子と他の交流スイッチ部
のスイッチング素子を共にオンさせた状態で、前記一の
交流スイッチ部の直列スイッチ部のスイッチング素子を
オン・オフさせることにより当該交流スイッチ部内のコ
ンデンサを当該交流スイッチ部の入力電流により予め充
電し、当該コンデンサの電圧を当該交流スイッチ部と他
の交流スイッチ部との間の入力線間電圧の全波整流電圧
よりも高く保持する。
Description
要であって、入力交流電流を高効率で正弦波化すること
が可能であり、N相(例えば単相または3相)の交流入
力から任意周波数で任意の大きさを持つM相(例えば単
相または3相)交流出力を得る電源装置、いわゆる直接
周波数変換回路(昇降圧形直接AC/AC変換回路)の
制御方法に関するものである。
主回路を示している。なお、この回路は、特開2000
−316285号公報の図23に記載された回路と同一
である。
端子、U,V,Wは3相交流出力端子であり、これらの
入出力端子間にはリアクトルLR,LS,LTを介して
交流スイッチ部10,20,30が接続されている。交
流スイッチ部10は直列スイッチ部11と、スナバコン
デンサを兼ねたフィルタコンデンサC1と、3相ブリッ
ジインバータ回路12とによって構成され、同様にし
て、交流スイッチ部20は直列スイッチ部21とフィル
タコンデンサC2と3相ブリッジインバータ回路22と
によって構成され、交流スイッチ部30は直列スイッチ
部31とフィルタコンデンサC3と3相ブリッジインバ
ータ回路32とによって構成されている。
縁ゲートバイポーラトランジスタ)等の半導体スイッチ
ング素子RP,RNとこれらに各々逆並列接続された環
流用のダイオードとから構成され、同様にして、直列ス
イッチ部21はスイッチング素子SP,SN及びこれら
の逆並列ダイオードにより構成され、直列スイッチ部3
1はスイッチング素子TP,TN及びこれらの逆並列ダ
イオードにより構成されている。また、3相ブリッジイ
ンバータ回路12は、3相ブリッジ接続されたIGBT
等のスイッチング素子U1,X1,V1,Y1,W1,
Z1とこれらに各々逆並列接続された環流用のダイオー
ドとから構成され、同様にして、3相ブリッジインバー
タ回路22は、スイッチング素子U2,X2,V2,Y
2,W2,Z2及びこれらの逆並列ダイオードから構成
され、3相ブリッジインバータ回路32は、スイッチン
グ素子U3,X3,V3,Y3,W3,Z3及びこれら
の逆並列ダイオードから構成されている。
グ素子RP,RN同士の接続点PR4はリアクトルLR
を介して入力端子Rに接続され、直列スイッチ部21の
スイッチング素子SP,SN同士の接続点PS4はリア
クトルLSを介して入力端子Sに接続され、直列スイッ
チ部31のスイッチング素子TP,TN同士の接続点P
T4はリアクトルLTを介して入力端子Tに接続されて
いる。また、3相ブリッジインバータ回路12,22,
32内のU相に属する各上下アームの接続点PR1,P
S1,PT1は一括して出力端子Uに接続され、同様に
して、V相に属する各上下アームの接続点PR2,PS
2,PT2は一括して出力端子Vに接続され、W相に属
する各上下アームの接続点PR3,PS3,PT3は一
括して出力端子Wに接続されている。
すると、例えば、R相入力電圧が正の期間では、スイッ
チング素子U1,V1,W1,X2,Y2,Z2を選択
的にオンさせる。すなわち、U1,Y2のオン時には出
力端子U,V間に正の電圧を、U1,Z2のオン時には
出力端子U,W間に正の電圧を、V1,X2のオン時に
は出力端子U,V間に負の電圧を、V1,Z2のオン時
には出力端子V,W間に正の電圧を、W1,X2のオン
時には出力端子U,W間に負の電圧を、W1,Y2のオ
ン時には出力端子V,W間に負の電圧をそれぞれ発生さ
せる。
端子に正負の電圧を振り分けることで、各出力端子U,
V,W間に任意周波数の3相交流電圧を発生させること
ができる。R相入力電圧が負の期間では、スイッチング
素子U2,V2,W2,X1,Y1,Z1を同様に選択
的にオンさせれば、同様にして各出力端子U,V,W間
に任意周波数の3相交流電圧を発生させることができ
る。
構成するスイッチング素子は、回生動作の際にオンされ
るものであり、上述した3相ブリッジインバータ回路1
2,22,32のみのスイッチング動作時には、交流出
力電圧は常に交流入力電圧を降圧した値となる。
の時の直列スイッチ部11,21,31のスイッチング
素子RP,RN,SP,SN,TP,TNのタイミング
チャートである。昇圧時には、直列スイッチ部11,2
1,31のスイッチング素子RP,RN,SP,SN,
TP,TNをそれぞれスイッチングすることで、リアク
トルLR,LS,LTにエネルギーを蓄える。例えば、
入力線間電圧VRSが正であってスイッチング素子U
1,Y2がオンしている時にスイッチング素子RNをオ
ンする。これにより、入力端子R→LR→PR4→RN
→Y1の逆並列ダイオード→PR2→PS2→Y2→S
Nの逆並列ダイオード→PS4→LS→入力端子Sの経
路で電流が流れ、リアクトルLR,LSにエネルギーが
蓄積される。
と、R→LR→PR4→RPの逆並列ダイオード→U1
→PR1→U→負荷→V→PS2→Y2→SNの逆並列
ダイオード→PS4→LS→入力端子Sの経路で電流が
流れ、負荷に電圧が供給される。よって、出力電圧は入
力線間電圧とリアクトルLR,LS両端間の電圧との和
になり、入力線間電圧よりも高い電圧を負荷に供給する
ことができる。スイッチング素子RP,SP,SN,T
P,TNも同様に制御することにより、リアクトルL
R,LS,LTにエネルギーを蓄え、そのエネルギーを
負荷に供給する昇圧動作が可能になる。
れる電流と負荷に流れる電流との差電流が流れるコンデ
ンサC1,C2,C3は、フィルタコンデンサとスナバ
コンデンサとの両方の機能を果たしている。
エネルギーは、各インバータ回路12,22,32内の
異なる相の上下アームのスイッチング素子を同時にオン
することで、負荷側または交流電源側に回生することが
できる。例えば、インバータ回路12のスイッチング素
子U1,Y1を同時にオンすると、C1→U1→PR1
→U→負荷→V→PR2→Y1→C1の経路で電流が流
れ、コンデンサC1のエネルギーを負荷側に回生するこ
とができる。
素子RP、直列スイッチ部21のスイッチング素子S
N、インバータ回路12のスイッチング素子X1を同時
にオンすることにより、C1→RP→PR4→LR→R
→交流電源→S→LS→PS4→SN→X2の逆並列ダ
イオード→PS1→PR1→X1→C1の経路で電流が
流れ、コンデンサC1のエネルギーを交流電源側に回生
することができる。コンデンサC2,C3に蓄積された
エネルギーも同様な方法によって負荷側または交流電源
側に回生することが可能である。
力電圧と極性が異なる出力電流は、入力側に接続された
異なる直列スイッチ部11,21,31のスイッチング
素子を同時にオンさせれば、入力側を通る経路で環流さ
せることができる。例えば、出力側のV相からU相に流
れる電流はスイッチング素子RP,SNを同時にオンさ
せることで、V→負荷→U→PR1→U1の逆並列ダイ
オード→RP→PR4→LR→交流電源→S→LS→P
S4→SN→Y2の逆並列ダイオード→PS2→Vの経
路、つまり入力側を通る経路で環流する。ここで、コン
デンサC1,C2,C3には負荷側の出力端子V,U間
に流れる電流とリアクトルLR,LSに流れる瞬時電流
との差分が流れ、負荷のエネルギーの一部はコンデンサ
C1,C2,C3に一時的に蓄積されるが、その蓄積エ
ネルギーは前述のように交流電源側や負荷側に回生する
ことができる。
部10,20,30の直流端子間に接続されたコンデン
サC1,C2,C3の電圧が入力線間電圧の全波整流電
圧よりも低くなると、コンデンサに充電電流が流れて入
力電流は増加し、その波形は歪んだ波形となる。例え
ば、スイッチング素子Y2またはY3がオンしている時
に、図7の期間t1や期間t1’のようにコンデンサ電
圧VC1が入力線間電圧VRSまたはVT Rの全波整流
電圧よりも低くなると、R→LR→PR4→RPの逆並
列ダイオード→C1→Y1の逆並列ダイオード→PR2
→PS2またはPT2→Y2またはY3→SNまたはT
Nの逆並列ダイオード→PS4またはPT4→LSまた
はLT→SまたはT→交流電源→Rの経路でコンデンサ
C1の充電電流が流れ、図7に示すようにR相の入力電
流IRはプラス方向に増加する。
オンしている時に、図7の期間t2やt2’のようにコ
ンデンサ電圧VC1が入力線間電圧VRSまたはVTR
の全波整流電圧よりも低くなると、SまたはT→LSま
たはLT→PS4またはPT4→SPまたはTPの逆並
列ダイオード→V2またはV3→PS2またはPT2→
PR2→V1の逆並列ダイオード→C1→RNの逆並列
ダイオード→PR4→LR→R→交流電源→SまたはT
の経路でコンデンサC1の充電電流が流れ、図7に示す
ようにR相の入力電流IRはマイナス方向に増加する。
り、図7から明らかな如くR相の入力電流IRは歪んだ
波形となる。この現象は交流スイッチ部10ばかりでな
く、他の交流スイッチ部20,30に接続されているコ
ンデンサC2,C3の電圧が入力線間電圧よりも低くな
った場合にも、同様にコンデンサC2,C3の充電電流
によってR相の入力電流は歪んだ波形となる。更に、S
相やT相の入力電流に関しても、同様に歪んだ波形とな
る。
力電流波形の改善を図った従来の制御方法を示す波形図
であり、特開2000−316285号公報の図25と
同一のものである。この制御方法は特開2000−31
6285号公報の請求項17に記載された発明に相当す
る。直流平滑コンデンサ等の大容量のエネルギー蓄積要
素を持たない直接周波数変換回路では、交流入力電流が
出力波形の影響を受けやすく、入力電流波形は出力周波
数の整数倍の高調波成分を多く含んだ波形となる。この
ため、特開2000−316285号公報の請求項17
に記載された発明では、昇圧動作時における入力電流の
含有高調波を低減させて入力電流波形を正弦波状に補正
することとした。
電流IRから基本波成分IR'を取り除くと、高調波成
分IRDが得られる。なお、この信号は電圧信号として
用いられる。更に、R相電圧VRが正の区間には出力電
圧指令値VBにIRDの反転波形を加え、VRが負の区
間には出力電圧指令値VBにIRDをそのまま加えるこ
とで入力電流補正制御波形IEを得る。すなわち、R相
電圧VRが正の区間のIEは数式(1)、R相電圧VR
が負の区間のIEは数式(2)によって表される。
とを比較して得られるパルスを、R相電圧が正の区間に
おけるスイッチング素子RNのオン信号とし、R相電圧
が負の区間におけるスイッチング素子RPのオン信号と
する。このようにスイッチング素子RN,RPのオン信
号を決定することにより、R相入力電流IRが基本波成
分IR'よりも正または負側に大きくなるとスイッチン
グ素子に対するパルス幅を減少させ、R相入力電流IR
が基本波成分IR'よりも正または負側に小さくなると
パルス幅を広げるように制御することができる。
ンしている時にスイッチング素子RNがオンすると、R
相の入力電流IRは入力端子R→LR→PR4→RN→
Y1の逆並列ダイオード→PR2→PS2→Y2→SN
の逆並列ダイオード→PS4→LS→S→交流電源→R
の経路で流れる。また、スイッチング素子V2がオンし
ている時にスイッチング素子RPをオンすると、R相の
入力電流IRは入力端子S→LS→PS4→SPの逆並
列ダイオード→V2→PS2→PR2→V1の逆並列ダ
イオード→RP→PR4→LR→R→Sの経路で流れ
る。
グ素子RN,RPの制御パルス幅で制御される。すなわ
ち、入力電流IRが増加したときには、スイッチング素
子RN,RPのパルス幅を狭くすることで入力電流を減
少させ、逆に、入力電流IRが減少したときには、スイ
ッチング素子RN,RPのパルス幅を広くすることで入
力電流IRを増加させることができる。
流波形は正弦波状に補正され、高調波成分を低減させる
ことができる。ここでは、R相の入力電流IRについて
説明したが、S相やT相の入力電流についても同様の制
御によって各相の入力電流の高調波を低減することがで
きる。
大きさを変えればスイッチング素子RP,RNに対する
パルス幅は変化するので、リアクトルLR,LSに流れ
る電流も変化する。よって、リアクトルLR,LS,L
Tに生じる電圧は、出力電圧指令値VBによって変化す
るということができる。
2がオンすると、R→LR→PR4→RPの逆並列ダイ
オード→U1→PR1→U→負荷→V→PS2→Y2→
SNの逆並列ダイオード→PS4→LS→Sの経路で
R,S間の入力線間電圧VRS及びリアクトルLR,L
Sに生じる電圧の和が負荷側の出力端子U,V間に分配
される。よって、3相全体で見ると、出力電圧指令値V
Bを調整してリアクトルLR,LS,LTに生じる電圧
を変化させることで、出力線間電圧も変化させることが
できる。このように図8の制御方法では、出力電圧の大
きさをVBの値で制御すると共に、高調波成分IRDを
出力電圧指令値VBに加算または減算して入力電流の歪
みをVBにフィードバックすることで、入力電流の歪み
を低減させている。
ない直接周波数変換回路における入力電流の高調波低減
方法としては、前述した特開2000−316285号
公報の図25(同公報の請求項17)の他、同公報の図
26(同じく請求項18)に記載された降圧動作時にお
ける高調波低減方法が知られている。
5に示される方法は、要約すれば、出力電圧指令値VB
によって出力電圧を変化させ、入力電流のフィードバッ
ク制御により入力電流の高調波を低減する方法である。
よって、出力電圧指令値と入力電流のフィードバック信
号とを個別に生成しなければならないという制御上また
は回路構成上の煩雑さがある。
流の高調波低減方法の他の従来技術として、本出願人に
よる先願である特願2000−73952の請求項1ま
たは2に記載された発明がある。この先願の請求項1に
記載された制御方法は、図1に示した主回路を対象とし
て、各相の正弦波状の入力電流指令値の瞬時値を中心と
して正負側に一定の幅を持たせて上下限値を設定し、入
力電流検出値が前記上下限値に達した時点でオン・オフ
するように当該相の直列スイッチ部のスイッチング素子
に対する制御パルスパターンを決定するものである。
追従するように直列スイッチ部のスイッチング素子R
P,RN,SP,SN,TP,TNに対する制御パルス
を保持するものであるが、交流スイッチ部10,20,
30の直流端子間に接続されたコンデンサC1,C2,
C3の電圧が入力線間電圧よりも低くなったときに、前
述した如くコンデンサC1,C2,C3の充電電流が流
れる結果、各相の入力電流が歪んでしまうという問題は
解決されていない。
交流スイッチ部の直流端子間に接続されたコンデンサの
電圧を常に入力線間電圧よりも高くすることで、入力電
流の歪みを低減するようにした直接周波数変換回路の制
御方法を提供しようとするものである。
流指令波形の振幅で出力線間電圧を調整可能にすると同
時に、入力電流がその指令値に追従するように動作させ
ることによって入力電流の高調波も低減させることがで
きる直接周波数変換回路の制御方法を提供しようとする
ものである。
め、請求項1記載の発明は、N相の交流入力電圧を任意
周波数のM相(N,Mは2以上の整数)の交流出力電圧
に変換する直接周波数変換回路であって、ダイオードを
逆並列接続したスイッチング素子を2個直列に接続して
なる直列スイッチ部を、前記ダイオードのカソード側が
2M個のスイッチング素子からなるM相ブリッジインバ
ータ回路の正極端子側になるように前記インバータ回路
に並列接続し、かつ、前記直列スイッチ部にコンデンサ
を並列接続して一相分の交流スイッチ部を構成し、この
交流スイッチ部をN個設け、前記直列スイッチ部のダイ
オード同士の各接続点をリアクトルを介してN相の交流
入力端子にそれぞれ接続し、各相のブリッジインバータ
回路の交流出力端子のうち、同一相に属するもの同士を
一括してM相の交流出力端子にそれぞれ接続し、ある相
の直列スイッチ部のスイッチング素子のオン・オフ動作
により、当該相及び異なる相の前記ブリッジインバータ
回路のオン状態にあるスイッチング素子をそれぞれ介し
て電流を流すことにより当該相の入力電流を増減制御可
能とした直接形周波数変換回路において、一の交流スイ
ッチ部のスイッチング素子と他の交流スイッチ部のスイ
ッチング素子を共にオンさせた状態で、前記一の交流ス
イッチ部の直列スイッチ部のスイッチング素子をオン・
オフさせることにより当該交流スイッチ部内のコンデン
サを当該交流スイッチ部の入力電流により予め充電し、
当該コンデンサの電圧を当該交流スイッチ部と他の交流
スイッチ部との間の入力線間電圧の全波整流電圧よりも
高く保持するものである。
圧を任意周波数のM相(N,Mは2以上の整数)の交流
出力電圧に変換する直接周波数変換回路であって、ダイ
オードを逆並列接続したスイッチング素子を2個直列に
接続してなる直列スイッチ部を、前記ダイオードのカソ
ード側が2M個のスイッチング素子からなるM相ブリッ
ジインバータ回路の正極端子側になるように前記インバ
ータ回路に並列接続し、かつ、前記直列スイッチ部にコ
ンデンサを並列接続して一相分の交流スイッチ部を構成
し、この交流スイッチ部をN個設け、前記直列スイッチ
部のダイオード同士の各接続点をリアクトルを介してN
相の交流入力端子にそれぞれ接続し、各相のブリッジイ
ンバータ回路の交流出力端子のうち、同一相に属するも
の同士を一括してM相の交流出力端子にそれぞれ接続
し、ある相の直列スイッチ部のスイッチング素子のオン
・オフ動作により、当該相及び異なる相の前記ブリッジ
インバータ回路のオン状態にあるスイッチング素子をそ
れぞれ介して電流を流すことにより当該相の入力電流を
増減制御可能とした直接形周波数変換回路において、各
相の正弦波状の入力電流指令波形の瞬時値を中心として
正負側に一定の幅を持たせて上下限値を設定し、入力電
流検出値が前記上下限値に達した時点でオン・オフする
ように当該相の直列スイッチ部のスイッチング素子に対
する制御パルスのパターンを決定すると共に、前記入力
電流指令波形の振幅を変化させて前記直列スイッチ部の
スイッチング素子に対する制御パルスの幅を変化させる
ことにより、入力線間電圧と前記各リアクトルに発生す
る電圧との和である出力線間電圧を変化させるものであ
る。
態を説明する。なお、本実施形態が適用される主回路の
構成は図1と同一である。まず、図2は請求項1に記載
した発明の実施形態に相当するものであり、以下では、
図1及び図2を参照しながら説明する。
ッチ部10のコンデンサC1の電圧VC1を常に入力線
間電圧の全波整流電圧よりも高くすることで、コンデン
サC1の充電電流により生じる入力電流波形の歪みを低
減する。例えば、交流入力端子R,S間の入力線間電圧
VRSが正であってスイッチング素子U1,Y2がオン
している時に直列スイッチ部11内のスイッチング素子
RNをオンすると、入力端子R→LR→PR4→RN→
Y1の逆並列ダイオード→PR2→PS2→Y2→SN
の逆並列ダイオード→PS4→LS→S→交流電源→R
の経路で電圧VRSが線間短絡し、入力電流IRは増加
する。
と、リアクトルLR,LSに流れる電流はR→LR→P
R4→RPの逆並列ダイオード→U1→PR1→U→負
荷→V→PS2→Y2→SNの逆並列ダイオード→PS
4→LS→S→交流電源→Rという負荷側に流れる経路
と、R→LR→PR4→RPの逆並列ダイオード→C1
→Y1の逆並列ダイオード→PR2→PS2→Y2→S
Nの逆並列ダイオード→PS4→LS→S→交流電源→
RというコンデンサC1を充電する経路とに分流する。
なお、U相に供給する電流は、スイッチング素子U1の
制御パルス幅によって一定に制御することができる。
幅を図2の点線から実線のように大きくしたとすると、
スイッチング素子RNのオン時には、実際の入力電流I
Rは指令波形IR *に従って上述の電圧VRSを線間短
絡する経路で流れ、スイッチング素子RNのオフ時に
は、前述した負荷側に流れる経路とコンデンサC1を充
電する経路とに分流し、このときコンデンサC1が充電
される。実際の入力電流IRは、スイッチング素子RN
のオン・オフのタイミングに同期して、後述するように
指令波形IR *を中心としたIR *±Irの範囲で増減
を繰り返すことになり、図2の実線のような波形とな
る。また、直列スイッチ部11内の他方のスイッチング
素子RPのオン・オフ時にも、同様にして実際の入力電
流IRはスイッチング素子RPのオン・オフのタイミン
グに同期して指令波形IR *を中心としたIR *±Ir
の範囲で増減を繰り返すことになり、図2の実線で示す
波形となる。
してスイッチング素子RN,RPをオン・オフさせるこ
とにより、実際の入力電流IRは全体として増加し、こ
の入力電流IRの一部がコンデンサC1に流入してその
電圧VC1を上昇させる。よって、コンデンサ電圧V
C1が入力線間電圧VRSよりも低くならないように指
令波形IR *を設定することで、入力電流を正弦波状の
指令波形IR *に追従させながらコンデンサ電圧VC1
を常に入力線間電圧VRSよりも高くすることができ
る。上記のように入力電流IRの一部により予めコンデ
ンサC1を充電しておき、図2に示す如くコンデンサ電
圧VC1を常に入力線間電圧よりも高くなるように制御
することにより、図7に示したような入力電流IRの歪
みを低減することができる。
ブロック図である。図3において、100は図1に示し
た主回路であり、各相入力電流、例えばR相入力電流I
Rは変流器によって検出され、制御回路200内に取り
込まれる。ここで、図3では変流器201a及び入力電
流検出部201bを分けて示してあるが、便宜上、これ
らをまとめて入力電流検出手段201と称する。
力電流指令波形、例えばR相入力電流指令波形IR *が
出力される。入力電流IR及びその指令波形IR *はヒ
ステリシスコンパレータ203に入力され、R相電圧V
Rの正負に応じて各スイッチング素子RN,RPに対す
る制御パルスを決定する信号が出力されるようになって
いる。上記コンパレータ203はヒステリシス幅Irを
有しており、R相電圧VRが正の期間ではIRがIR *
−Irと等しくなったらスイッチング素子RNをオンさ
せ、IRがIR *+I rと等しくなったらスイッチング
素子RNをオフさせると共に、R相電圧VRが負の期間
ではIRがIR *+Irと等しくなったらスイッチング
素子RPをオンさせ、IRがIR *−Irと等しくなっ
たらスイッチング素子RPをオフさせるような出力信号
を生成する。ヒステリシスコンパレータ203の出力信
号はパルス分配手段204に入力されており、この分配
手段204によりスイッチング素子RN,RPに対する
実際の制御パルスが生成され、ゲート駆動ユニット20
5を介して主回路100の直列スイッチ部11のスイッ
チング素子RN,RPにゲート信号として与えられる。
解しやすくするためにリプルを多く含んだ波形として描
いてあるが、前記ヒステリシス幅Irを小さくすること
でリプルは減少し、歪みの少ない正弦波状の波形を得る
ことができる。
イッチ部11のスイッチング素子RN,RPのオン・オ
フによりコンデンサC1を予め充電してその電圧VC1
を常に入力線間電圧VRSよりも高くすることで、従来
のように入力線間電圧VRSがコンデンサ電圧VC1よ
りも高くなったときにコンデンサC1の充電によって増
加する入力電流IRを抑制し、入力電流の歪みを低減す
ることができる。また、多相の交流スイッチ部20,3
0におけるコンデンサC2やC3の電圧も同様な方法で
入力線間電圧よりも常に高く制御することができる。よ
って、S相やT相の入力電流の歪みも同様に低減させる
ことができる。
を説明する。本実施形態が適用される主回路の構成も図
1と同一である。
U1,Y2がオンしている時には入力端子R→LR→P
R4→RPの逆並列ダイオード→U1→PR1→U→負
荷→V→PS2→Y2→SNの逆並列ダイオード→PS
4→LS→Sの経路で、また、スイッチング素子V1,
X2がオンしているときには入力端子R→LR→PR4
→RPの逆並列ダイオード→V1→PR2→V→負荷→
U→PS1→X2→SNの逆並列ダイオード→PS4→
LS→Sの経路で、入力端子R,S間の入力線間電圧V
RSとリアクトルLR,LSに生じている電圧との和が
負荷側の出力端子U,V間に分配される。
は、入力電流指令波形IR *の振幅によって変化させる
ことができる。ここで、図4は、入力電流指令波形IR
*の振幅が小さい場合のIR *,IR等の波形、スイッ
チング素子RN,U1,X2,V1,Y2の制御パル
ス、及び出力線間電圧の波形VUVを示しており、図5
は、入力電流指令波形IR *の振幅が図4よりも大きく
なった場合の各波形を示している。IR *の振幅を大き
くすると、IR *に追従してスイッチング素子RNに対
する制御パルス幅が広がり、実際の入力電流IRが増加
する。
R,LSに流れる電流も増加し、これらのリアクトルL
R,LSに生じる電圧も増加する。前述したように出力
端子U,V間の出力線間電圧VUVは入力線間電圧V
RSとLR,LSに生じる電圧との和になるので、リア
クトルLR,LSに生じる電圧を増加させることで負荷
側に分配する電圧も増加させることができる。また、負
荷側におけるその他の線間電圧も同様な制御によって変
化させることができる。
5号公報の図25に示される方法では、入力電流の歪み
をフィードバックすることで入力電流の歪みを低減して
いたが、図4,図5に示した本発明の実施形態では、入
力電流指令波形IR *の調節によって出力電圧の大きさ
を制御すると共に入力電流IRをその指令波形IR *に
追従するように制御することが可能である。つまり、入
力電流をフィードバックすることなくその高調波成分を
低減しながら、同時に出力電圧の大きさを制御すること
ができるため、制御内容や回路構成の簡略化が可能にな
る。
数変換回路の交流スイッチ部に設けたコンデンサの電圧
を入力線間電圧よりも常に高く制御することにより、コ
ンデンサの充電電流によって生じる入力電流の歪みを低
減することができる。また、入力電流指令波形の振幅を
変化させることで出力電圧を調整することができ、同時
に入力電流波形を正弦波状に制御することができる。
回路の主回路を示す図である。
ある。
ための制御ブロック図である。
ある。
ある。
2〜Z2,X3〜Z3,RP,SP,TP,RN,S
N,TN……スイッチング素子 LR,LS,LT……リアクトル C1〜C3……コンデンサ PR1〜PR4,PS1〜PS4,PT1〜PT4……
接続点 R,S,T……交流入力端子 U,V,W……交流出力端子 IR……R相入力電流 IR'……R相入力電流の基本波成分 IR *……入力電流指令波形 VC1……コンデンサC1の電圧 VR……R相入力電圧 VRS,VST,VTR……入力線間電圧 VUV……出力線間電圧 IRD……入力電流の高調波成分 VB……出力電圧指令値 IE……入力電流補正制御波形 CR……キャリア波形 200……制御回路 201……入力電流検出手段 201a……変流器 201b……入力電流検出部 202……入力電流指令部 203……ヒステリシスコンパレータ 204……パルス分配手段 205……ゲート駆動ユニット
Claims (2)
- 【請求項1】 N相の交流入力電圧を任意周波数のM相
(N,Mは2以上の整数)の交流出力電圧に変換する直
接周波数変換回路であって、 ダイオードを逆並列接続したスイッチング素子を2個直
列に接続してなる直列スイッチ部を、前記ダイオードの
カソード側が2M個のスイッチング素子からなるM相ブ
リッジインバータ回路の正極端子側になるように前記イ
ンバータ回路に並列接続し、かつ、前記直列スイッチ部
にコンデンサを並列接続して一相分の交流スイッチ部を
構成し、この交流スイッチ部をN個設け、 前記直列スイッチ部のダイオード同士の各接続点をリア
クトルを介してN相の交流入力端子にそれぞれ接続し、
各相のブリッジインバータ回路の交流出力端子のうち、
同一相に属するもの同士を一括してM相の交流出力端子
にそれぞれ接続し、 ある相の直列スイッチ部のスイッチング素子のオン・オ
フ動作により、当該相及び異なる相の前記ブリッジイン
バータ回路のオン状態にあるスイッチング素子をそれぞ
れ介して電流を流すことにより当該相の入力電流を増減
制御可能とした直接形周波数変換回路において、 一の交流スイッチ部のスイッチング素子と他の交流スイ
ッチ部のスイッチング素子を共にオンさせた状態で、前
記一の交流スイッチ部の直列スイッチ部のスイッチング
素子をオン・オフさせることにより当該交流スイッチ部
内のコンデンサを当該交流スイッチ部の入力電流により
予め充電し、当該コンデンサの電圧を当該交流スイッチ
部と他の交流スイッチ部との間の入力線間電圧の全波整
流電圧よりも高く保持することを特徴とする直接周波数
変換回路の制御方法。 - 【請求項2】 N相の交流入力電圧を任意周波数のM相
(N,Mは2以上の整数)の交流出力電圧に変換する直
接周波数変換回路であって、 ダイオードを逆並列接続したスイッチング素子を2個直
列に接続してなる直列スイッチ部を、前記ダイオードの
カソード側が2M個のスイッチング素子からなるM相ブ
リッジインバータ回路の正極端子側になるように前記イ
ンバータ回路に並列接続し、かつ、前記直列スイッチ部
にコンデンサを並列接続して一相分の交流スイッチ部を
構成し、この交流スイッチ部をN個設け、 前記直列スイッチ部のダイオード同士の各接続点をリア
クトルを介してN相の交流入力端子にそれぞれ接続し、
各相のブリッジインバータ回路の交流出力端子のうち、
同一相に属するもの同士を一括してM相の交流出力端子
にそれぞれ接続し、 ある相の直列スイッチ部のスイッチング素子のオン・オ
フ動作により、当該相及び異なる相の前記ブリッジイン
バータ回路のオン状態にあるスイッチング素子をそれぞ
れ介して電流を流すことにより当該相の入力電流を増減
制御可能とした直接形周波数変換回路において、 各相の正弦波状の入力電流指令波形の瞬時値を中心とし
て正負側に一定の幅を持たせて上下限値を設定し、入力
電流検出値が前記上下限値に達した時点でオン・オフす
るように当該相の直列スイッチ部のスイッチング素子に
対する制御パルスのパターンを決定すると共に、前記入
力電流指令波形の振幅を変化させて前記直列スイッチ部
のスイッチング素子に対する制御パルスの幅を変化させ
ることにより、入力線間電圧と前記各リアクトルに発生
する電圧との和である出力線間電圧を変化させることを
特徴とする直接周波数変換回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001195064A JP4389415B2 (ja) | 2001-06-27 | 2001-06-27 | 直接周波数変換回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001195064A JP4389415B2 (ja) | 2001-06-27 | 2001-06-27 | 直接周波数変換回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003018851A true JP2003018851A (ja) | 2003-01-17 |
JP4389415B2 JP4389415B2 (ja) | 2009-12-24 |
Family
ID=19033101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001195064A Expired - Fee Related JP4389415B2 (ja) | 2001-06-27 | 2001-06-27 | 直接周波数変換回路の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4389415B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333783A (ja) * | 2004-05-21 | 2005-12-02 | Toyota Motor Corp | 電力出力装置およびそれを備えた車両 |
JP2011147198A (ja) * | 2010-01-12 | 2011-07-28 | Mitsubishi Electric Corp | 電力変換装置 |
JP2012085397A (ja) * | 2010-10-07 | 2012-04-26 | Nippon Soken Inc | 電力変換装置 |
-
2001
- 2001-06-27 JP JP2001195064A patent/JP4389415B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005333783A (ja) * | 2004-05-21 | 2005-12-02 | Toyota Motor Corp | 電力出力装置およびそれを備えた車両 |
JP2011147198A (ja) * | 2010-01-12 | 2011-07-28 | Mitsubishi Electric Corp | 電力変換装置 |
JP2012085397A (ja) * | 2010-10-07 | 2012-04-26 | Nippon Soken Inc | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4389415B2 (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2857094B2 (ja) | 三相整流装置 | |
Kolb et al. | Dimensioning and design of a modular multilevel converter for drive applications | |
JP4534007B2 (ja) | ソフトスイッチング電力変換装置 | |
US9013906B2 (en) | Power system-interconnected inverter device | |
Itoh et al. | A novel five-level three-phase PWM rectifier with reduced switch count | |
US11205952B2 (en) | Methods and systems for controlling current source rectifiers | |
WO2007129456A1 (ja) | 電力変換装置 | |
JP5939411B2 (ja) | 電力変換装置 | |
JP5400961B2 (ja) | 電力変換装置 | |
CN104578810A (zh) | 矩阵变换器 | |
JP4389446B2 (ja) | 電力変換装置 | |
JP2003018851A (ja) | 直接周波数変換回路の制御方法 | |
JPWO2018179234A1 (ja) | H型ブリッジ変換器およびパワーコンディショナ | |
JP3909685B2 (ja) | マルチレベルpwmインバータ制御装置 | |
JP5400956B2 (ja) | 電力変換装置 | |
JP2001314086A (ja) | Ac−dcコンバータ | |
JP3801834B2 (ja) | 直接周波数変換回路の制御方法 | |
JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
JP3246584B2 (ja) | Ac/dcコンバータ | |
JP2016046931A (ja) | 電力変換装置 | |
JP6291882B2 (ja) | 交流−交流変換装置 | |
JP2001145357A (ja) | Ac−dcコンバータ | |
JPH0746847A (ja) | 三相整流装置 | |
EP4344036A1 (en) | Active filter pre-charging for a converter with active filter cells | |
JP3240032B2 (ja) | 昇圧形3相全波整流装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |