JPWO2018179234A1 - Ｈ型ブリッジ変換器およびパワーコンディショナ - Google Patents

Abstract

実施形態によるＨ型ブリッジ変換器は、直流正電圧母線Ｐと直流負電圧母線Ｎとの間において直列に接続した一対のスイッチングデバイスを含むサブレグを並列に複数接続したＨＦレグ１３と、直流正電圧母線Ｐと直流負電圧母線Ｎとの間において一対のスイッチングデバイスを直列に接続されており、ＨＦレグ１３と並列に接続したＬＦレグ１５と、一対のスイッチングデバイス間のそれぞれと電気的に接続した複数の交流出力端子Ｈ１〜Ｈ３、Ｌ０と、複数のサブレグのスイッチングデバイスの導通位相をずらした多相インターリーブ方式に基づいてＨＦレグ１３を制御し、出力基本波周波数ｆ０の半サイクルごとに出力を切替えるようにＬＦレグ１５を制御する制御回路ＣＴＲと、を備える。

Description

本発明の実施形態は、Ｈ型ブリッジ変換器およびそのＨ型ブリッジ変換器を使用したパワーコンディショナに関する。

従来、例えばＨ型ブリッジ変換器を使用して、電池などの直流電源と単相交流系統を接続するパワーコンディショナにおいて、低電流リップルの交流電流波形を得るためには、ＰＷＭ制御を用いることが一般的である。Ｈ型ブリッジ変換器には、直流正電圧母線と交流出力端子の間の正アームと、交流出力端子と直流負電圧母線の間の負アームとを直列接続したレグが２つあり、一般のＰＷＭ制御では、この２つのレグをそれぞれスイッチング周波数ｆ_ＰＷＭでＰＷＭ制御することにより、等価的なスイッチング周波数が２倍のＰＷＭ周波数（＝２×ｆ_ＰＷＭ）の低電流リップルの交流電流波形を得ている。

しかしながら、正アームあるいは負アームを構成するスイッチングデバイスがスイッチング周波数で全負荷電流を遮断することから、スイッチング損失が大きくなり、装置が大型化する可能性があった。

これに対して、Ｈ型ブリッジ変換器の２つのレグの内、一方をスイッチング周波数ｆ_ＰＷＭのＰＷＭ制御を行う高周波スイッチングレグ（以降、ＨＦレグと呼ぶ）とし、他方を出力基本波周波数ｆ_０の半サイクルごとに切り替える低周波スイッチングレグ（以降、ＬＦレグと呼ぶ）として、交流電圧を出力する方法が提案されている。

上記の提案に加えて、ＨＦレグにはスイッチング損失が少ない種類のスイッチングデバイス（具体的にはＭＯＳＦＥＴ）を適用し、ＬＦレグには導通損の少ないスイッチングデバイス（具体的にはパワートランジスタ）を適用することによって、損失を低減する方法が知られていて、これを応用した単相インバータも提案されている。

さらに、電流リップルを低減する方法として、ＤＣ／ＤＣコンバータを例としたコンバータにおいて、複数Ｋ個のサブコンバータを並列接続して一つのコンバータとするＫ相インターリーブ方式があり、それぞれのサブコンバータの駆動パルスを（２π／Ｋ）［rad］だけずらして運転することで電流リップルを低減する方法が提案されている。

また、多相インターリーブ方式をＤＣ／ＤＣコンバータのみならず、入力と出力は直流であっても交流であっても構わないとする変換器に適用できて、その電流バランスを調整するとしている提案も成されている。

特開昭６０−２００７７０号公報 特開平５−３８１５５号公報 特開昭６１−１４２９６１号公報 特開２０１５−２２０９７６号公報

Ｈ型ブリッジ変換器において、より小さな電流リップルの交流電流波形を得ようとすると、ＰＷＭ制御のスイッチング周波数ｆ_ＰＷＭをより上昇させる必要があり、スイッチング損失が大きくなって、電力変換効率が低下したり、スイッチングデバイスの発熱、温度を抑制するために装置を大型化したりしなければならない課題があった。

また、Ｈ型ブリッジ変換器全体を、すなわちＨＦレグとＬＦレグとの両方ともインターリーブ方式で実現すると、部品数が多くなってやはり装置が大型になったり、また、制御が複雑になったりするなどの課題があった。

また、Ｈ型ブリッジ変換器のインターリーブ方式における電流バランス制御、例えば、パワーコンディショナを出力電圧制御で動作させる際の電流バランス制御については必ずしも明確な制御方法が提案されてない。

本発明の実施形態は、上記事情を鑑みて成されたものであって、同じ電流リップルの交流電流波形を得る場合には電力変換効率を向上し、小型であって、主回路および制御回路をハードウエアとして実現することが容易である、Ｈ型ブリッジ変換器およびそのＨ型ブリッジ変換器を使用したパワーコンディショナを提供することを目的とする。

実施形態によるＨ型ブリッジ変換器は、直流正電圧母線と直流負電圧母線との間において直列に接続した一対のスイッチングデバイスを含むサブレグが並列に複数接続されているＨＦレグと、前記直流正電圧母線と前記直流負電圧母線との間において一対のスイッチングデバイスが直列に接続されており、前記ＨＦレグと並列に接続されているＬＦレグと、前記一対のスイッチングデバイス間のそれぞれと電気的に接続した複数の交流出力端子と、前記複数のサブレグのスイッチングデバイスの導通位相をずらした多相インターリーブ方式に基づいて前記ＨＦレグを制御し、出力基本波周波数の半サイクルごとに出力を切替えるように前記ＬＦレグを制御する制御回路と、を備える。

図１は、第１実施形態のＨ型ブリッジ変換器およびパワーコンディショナの一構成例を示すブロック図である。 図２は、図１に示すＨ型ブリッジ変換器が発生すべき電圧基準の一例を示す図である。 図３は、図２に示す電圧基準に従ってＨ型ブリッジ変換器の電圧制御を行う制御回路の一構成例を示す図である。 図４は、図３の制御回路において、Ｈ型ブリッジ変換器のＨＦレグがＰＷＭ制御を行ってゲート信号を発生する動作の一例を概略的に説明するための波形図である。 図５は、第２実施形態のＨ型ブリッジ変換器およびパワーコンディショナの一構成例を示すブロック図である。 図６は、第２実施形態のパワーコンディショナの制御回路の一構成例を示すブロック図である。 図７は、図６に示すパワーコンディショナの制御回路において、電流制御を行うＰＣＳ電流制御回路の一構成例を示す図である。

実施形態

以下、実施形態のＨ型ブリッジ変換器およびそのＨ型ブリッジ変換器を使用したパワーコンディショナについて、図面を参照して詳細に説明する。

図１は、第１実施形態のＨ型ブリッジ変換器およびパワーコンディショナの一構成例を示すブロック図である。
本実施形態のパワーコンディショナは、直流電源１１と単相交流系統１２との間に接続したパワーコンディショナであって、ＬＦレグ１５と、ＨＦレグ１３と、リアクトルＬ１、Ｌ２、Ｌ３と、制御回路ＣＴＲと、を備えている。本実施形態のＨ型ブリッジ変換器は、ＬＦレグ１５と、ＨＦレグ１３と、制御回路ＣＴＲと、を備えている。
本実施形態のパワーコンディショナは、単相交流系統１２へ供給する線間電圧ｖ_０発生する構成であって、線間電圧ｖ_０は、ＨＦレグ１３の相電圧ｖ_ｈからＬＦレグ１５の相電圧ｖ_Ｌを引いた値である。相電圧ｖ_ｈと相電圧ｖ_Ｌとは、直流電源１１の中間電圧点Ｏを基準とした電位である。

ＨＦレグ１３は並列に接続した複数のサブレグと交流出力端子Ｈ１〜Ｈ３と、を備え、複数のサブレグの夫々が直列に接続した一対のスイッチングデバイスを含む。ＨＦレグ１３の複数のサブレグのそれぞれにおいて、一対のスイッチングデバイス間と交流出力端子Ｈ１〜Ｈ３とは電気的に接続している。ＬＦレグ１５は、直列に接続した一対のスイッチングデバイスを１組と、交流出力端子Ｌ０と、を備え、ＨＦレグ１３と並列に接続している。ＬＦレグ１５の一対のスイッチングデバイス間と交流出力端子Ｌ０とは電気的に接続している。

ＨＦレグ１３は、例えばスイッチング周波数ｆ_ＰＷＭにてＰＷＭ制御を行うＫ相インターリーブ回路であって、本実施形態ではＫ＝３のときの例を示している。本実施形態において、スイッチング周波数ｆ_ＰＷＭは、例えば１３３３３Ｈｚ（４０ｋＨｚの１／３）である。ＨＦレグ１３は、第１サブレグと、第２サブレグと、第３サブレグと、を備えている。第１サブレグと第２サブレグと第３サブレグとは、互いに並列に接続している。

第１サブレグは、互いに直列に接続した上アームと下アームとを備えている。上アームは、直流正電圧母線Ｐと交流出力端子Ｈ１との間に接続したスイッチングデバイス１３１と、逆並列ダイオード１３１ａと、を備えている。下アームは、交流出力端子Ｈ１と直流負電圧母線Ｎとの間に接続したスイッチングデバイス１３２と、逆並列ダイオード１３２ａと、を備えている。

第２サブレグは、互いに直列に接続した上アームと下アームとを備えている。上アームは、直流正電圧母線Ｐと交流出力端子Ｈ２との間に接続したスイッチングデバイス１３３と、逆並列ダイオード１３３ａと、を備えている。下アームは、交流出力端子Ｈ２と直流負電圧母線Ｎとの間に接続したスイッチングデバイス１３４と、逆並列ダイオード１３４ａと、を備えている。

第３サブレグは、互いに直列に接続した上アームと下アームとを備えている。上アームは、直流正電圧母線Ｐと交流出力端子Ｈ３との間に接続したスイッチングデバイス１３５と、逆並列ダイオード１３５ａと、を備えている。下アームは、交流出力端子Ｈ３と直流負電圧母線Ｎとの間に接続したスイッチングデバイス１３６と、逆並列ダイオード１３６ａと、を備えている。

第１サブレグが接続した交流出力端子Ｈ１は、リアクトルＬ１を介して交流端子Ｈ０と電気的に接続している。第２サブレグが接続した交流出力端子Ｈ２は、リアクトルＬ２を介して交流端子Ｈ０と電気的に接続している。第３サブレグが接続した交流出力端子Ｈ３は、リアクトルＬ３を介して交流端子Ｈ０と電気的に接続している。交流端子Ｈ０は、単相交流系統１２の一端子と電気的に接続される。

なお、本実施形態では、交流出力端子Ｈ１から出力される交流電流をｉ_１とし、交流出力端子Ｈ２から出力される交流電流をｉ_２とし、交流出力端子Ｈ３から出力される交流電流をｉ_３とし、交流端子Ｈ０から単相交流系統１２へ出力される交流電流をｉ_０としている。交流電流ｉ_０は、交流電流ｉ_１、ｉ_２、ｉ_３の和である。

ＬＦレグ１５は、出力基本波周波数ｆ_０の半サイクルごとに出力を切替えるように動作するものであって、互いに直列に接続した上アームと下アームとを備えている。なお、本実施形態において、基本波周波数ｆ_０は、例えば５０Ｈｚである。上アームは、直流正電圧母線Ｐと交流出力端子Ｌ０との間に接続し、逆並列ダイオードを内蔵するスイッチングデバイス１５１を備えている。下アームは、交流出力端子Ｌ０と直流負電圧母線Ｎの間に接続し、逆並列ダイオードを内蔵するスイッチングデバイス１５２を備えている。交流出力端子Ｌ０は、単相交流系統１２の一端子と電気的に接続される。

なお、図１の例ではリアクトルＬ１、リアクトルＬ２、リアクトルＬ３が別々の回路要素として記載されているが、３つのリアクトルを磁気結合して、３つの巻線を持つ１つのリアクトルとして動作周波数を上げるように構成してもよい。すなわち、交流出力端子Ｈ１〜Ｈ３と交流端子Ｈ０との間に少なくとも１つのリアクトルが設けられ、交流出力端子Ｈ１が１つのリアクトルの巻線を介して交流端子Ｈ０と電気的に接続し、交流出力端子Ｈ２が１つのリアクトルの他の巻線を介して交流端子Ｈ０と電気的に接続し、交流出力端子Ｈ３が１つのリアクトルのさらに他の巻線を介して交流端子Ｈ０と電気的に接続する構成としてもよい。構成要素を減らすことにより、パワーコンディショナを小型化することができる。

上記パワーコンディショナのＨ型ブリッジ変換器の制御方法としては、出力電圧である単相交流電圧を正弦波に制御する方法（電圧制御方法）と、出力電流である単相交流系統に流す交流電流を正弦波に制御する方法（電流制御方法）とを採用することができる。

以下に、Ｈ型ブリッジ変換器の電圧制御方法について、図面を参照して説明する。なお、本実施形態にて電圧制御方法についてのみ説明をするが、これに限定されるものではなく、電流制御方法により本実施形態のＨ型ブリッジ変換器を制御することは排除されるものではない。

図２は、図１に示すＨ型ブリッジ変換器が発生すべき電圧基準の一例を示す図である。
ここでは、単相交流電圧基準ｖ_０ ^＊と、ＨＦレグ１３の電圧基準ｖ_Ｈ ^＊と、ＬＦレグ１５の電圧基準ｖ_Ｌ ^＊と、を示している。

ＨＦレグ１３で発生すべき電圧基準ｖ_Ｈ ^＊は、直流電源１１の中間電圧点Ｏを基準として、ＨＦレグ１３の交流出力端子Ｈ１、Ｈ２、Ｈ３を見た電圧を示し、ＨＦレグ相電圧と呼ばれる電圧である。

ＬＦレグ１５で発生すべき電圧基準ｖ_Ｌ ^＊は、直流電源１１の中間電圧点Ｏを基準として、ＬＦレグ１５の交流出力端子Ｌ０を見た電圧を示し、ＬＦレグ相電圧と呼ばれる電圧である。

単相交流電圧基準ｖ_０ ^＊は、ＨＦレグ１３で発生すべき電圧基準ｖ_Ｈ ^＊とＬＦレグ１５で発生すべき電圧基準ｖ_Ｌ ^＊との差（ｖ_０ ^＊＝ｖ_Ｈ ^＊−ｖ_Ｌ ^＊）であって、ＨＦレグ１３とＬＦレグ１５とにより生成される線間電圧基準と呼ばれる電圧である。

したがって、電圧制御法において、ＨＦレグ１３ではＰＷＭ制御によって電圧基準ｖ_Ｈ ^＊に対応した実電圧ｖ_Ｈを発生し、ＬＦレグ１５では矩形波の電圧基準ｖ_Ｌ ^＊に対応した１パルスの実電圧ｖ_Ｌを発生させればよいこととなる。

図３は、図２に示す電圧基準に従ってＨ型ブリッジ変換器の電圧制御を行う制御回路の一構成例を示す図である。
制御回路ＣＴＲは、線間電圧基準発生回路２１と、ＨＦレグ相電圧基準発生回路２２と、ＬＦレグ相電圧基準発生回路２３と、１２０°位相差三角波搬送波発生回路２４と、ＰＷＭ波形発生回路２５１、２５２、２５３と、否定回路２６１、２６２、２６３と、相平均電流差分検出回路２７１、２７２と、電流検出器２８１、２８２、２８３（図１に示す）と、減算器２９１、２９２と、電流制御回路３０１、３０２と、加算器３１１、３１２と、否定回路３２と、を備えている。

線間電圧基準発生回路２１は、交流電圧の大きさを指令する出力電圧指令値Ｖ_０ ^＊を外部から受信し、単相交流の周波数（出力基本波周波数）ｆ_０（＝ω_０／２π）を持つ正弦波の線間電圧基準ｖ_０ ^＊を発生する。

ＨＦレグ相電圧基準発生回路２２は、線間電圧基準発生回路２１から線間電圧基準ｖ_０ ^＊を受信して、ＨＦレグ相電圧基準ｖ_Ｈ ^＊を生成する。
ＬＦレグ相電圧基準発生回路２３は、線間電圧基準発生回路２１から線間電圧基準ｖ_０ ^＊を受信して、ＬＦレグ相電圧基準ｖ_Ｌ ^＊を生成する。

ＬＦレグ相電圧基準ｖ_Ｌ ^＊は直流電圧Ｅの正電圧母線の電位（＋Ｅ／２）あるいは負電圧母線の電位（−Ｅ／２）がそのまま出力されるので、直流電圧Ｅが決まれば実電圧ｖ_Ｌが決まるということである。したがって、ＬＦレグ相電圧基準発生回路２３では、ＬＦレグ相電圧基準ｖ_Ｌ ^＊の振幅は直流電圧Ｅにより元々決まっている波形とする。一方、ＨＦレグ相電圧基準発生回路２２は、線間電圧基準ｖ_０ ^＊の振幅の変化に応じてＨＦレグ相電圧基準ｖ_Ｈ ^＊の振幅を変化させる波形を演算する。

ここで、３相インターリーブ回路を構成する第１サブレグ、第２サブレグ、および、第３サブレグの所定期間の平均交流電流ｉ_１ＡＶＥ、ｉ_２ＡＶＥ、ｉ_３ＡＶＥにアンバランスがなければ、電流バランスをとるための電圧基準補正分がないため、ＨＦレグ１３の第１サブレグにおける相電圧基準ｖ_Ｈ１ ^＊はＨＦレグ相電圧基準ｖ_Ｈ ^＊と等しくなる。

この場合には、ＰＷＭ波形発生回路２５１は、第１サブレグにおける相電圧基準ｖ_Ｈ１ ^＊を変調波として受信し、１２０°位相差三角波搬送波発生回路２４から第１サブレグにおける搬送波電圧ｖ_Ｔ１を受信し、上アームのスイッチングデバイス１３１と下アームのスイッチングデバイス１３２とに与えるゲート信号Ｇ_Ｑ１１、Ｇ_Ｑ１２を発生させる。

具体的には、ＰＷＭ波形発生回路２５１の出力信号は、スイッチングデバイス１３１に与えるゲート信号Ｇ_Ｑ１１となる。ＰＷＭ波形発生回路２５１の出力信号は、否定回路２６１を介して、スイッチングデバイス１３２に与えるゲート信号Ｇ_Ｑ１２となる。したがって、ゲート信号Ｇ_Ｑ１１とゲート信号Ｇ_Ｑ１２とは互いに反転した波形となる。

図４は、図３の制御回路において、Ｈ型ブリッジ変換器のＨＦレグがＰＷＭ制御を行ってゲート信号を発生する動作の一例を概略的に説明するための波形図である。
１２０°位相差三角波搬送波発生回路２４は、第１サブレグにおける搬送波電圧ｖ_Ｔ１と、第２サブレグにおける搬送波電圧ｖ_Ｔ２と、第３サブレグにおける搬送波電圧ｖ_Ｔ３とを発生する。図４に示すように、搬送波はＰＷＭ制御周波数ｆ_ＰＷＭの連続した三角波である。３つの三角波（搬送波電圧）ｖ_Ｔ１、ｖ_Ｔ２、ｖ_Ｔ３は、ＰＷＭ制御周波数ｆ_ＰＷＭのレベルで、それぞれ１２０°（＝２π／Ｋ［rad］）（本実施形態においてＫ＝３）だけ位相がずれている。図４上段では、太線が第１のサブレグにおける搬送波電圧ｖ_Ｔ１を、細線が第２サブレグにおける搬送波電圧ｖ_Ｔ２を、破線が第３サブレグにおける搬送波電圧ｖ_Ｔ３を示す。

なお、本実施形態では、ＨＦレグが３つのサブレグを備えているため、三角波（搬送波電圧）ｖ_Ｔ１、ｖ_Ｔ２、ｖ_Ｔ３は、互いに位相が１２０°異なるものであるが、三角波（搬送波電圧）の数とその位相差はサブレグの数に応じて適宜変更されるものである。

さらに、図４は、相電圧基準ｖ_Ｈ１ ^＊および搬送波電圧ｖ_Ｔ１と、ＨＦレグの第１サブレグの上アームのスイッチングデバイス１３１に与えるゲート信号Ｇ_Ｑ１１と、下アームのスイッチングデバイス１３２に与えるゲート信号Ｇ_Ｑ１２との一例を示す。

ＰＷＭ波形発生回路２５１は、第１サブレグにおける相電圧基準ｖ_Ｈ１ ^＊と搬送波電圧ｖ_Ｔ１の大きさを比較し、比較結果に基づいてゲート信号Ｇ_Ｑ１１を生成して出力する。すなわち、スイッチングデバイス１３１に与えるゲート信号Ｇ_Ｑ１１は、相電圧基準ｖ_Ｈ１ ^＊＞搬送波電圧ｖ_Ｔ１の期間でオンとなり、相電圧基準ｖ_Ｈ１ ^＊＜搬送波電圧ｖ_Ｔ１の期間でオフとなる。また、スイッチングデバイス１３２に与えるゲート信号Ｇ_Ｑ２１は、ゲート信号Ｇ_Ｑ１１を反転した信号であって、相電圧基準ｖ_Ｈ１ ^＊＜搬送波電圧ｖ_Ｔ１の期間でオンとなり、相電圧基準ｖ_Ｈ１ ^＊＞搬送波電圧ｖ_Ｔ１の期間でオフとなる。

ＰＷＭ波形発生回路２５２は、第２サブレグの相電圧基準ｖ_Ｈ２ ^＊を変調波として受信し、１２０°位相差三角波搬送波発生回路２４から、第１サブレグにおける搬送波電圧ｖ_Ｔ１に対して１２０°だけ位相の遅れた第２サブレグの搬送波電圧ｖ_Ｔ２を受信する。

ＰＷＭ波形発生回路２５２と否定回路２６２とは、第２サブレグの上アームのスイッチングデバイス１３３に与えるゲート信号Ｇ_Ｑ１２と下アームのスイッチングデバイス１３４に与えるとゲート信号Ｇ_Ｑ２２とを生成して出力する。

ＰＷＭ波形発生回路２５３は、第３サブレグの相電圧基準ｖ_Ｈ３ ^＊を変調波として受信し、１２０°位相差三角波搬送波発生回路２４から、第２サブレグにおける搬送波電圧ｖ_Ｔ２に対して１２０°だけ位相の遅れた第３サブレグの搬送波電圧ｖ_Ｔ３を受信する。

ＰＷＭ波形発生回路２５３と否定回路２６３とは、第３サブレグの上アームのスイッチングデバイス１３５に与えるゲート信号Ｇ_Ｑ１３と、下アームのスイッチングデバイス１３６に与えるゲート信号Ｇ_Ｑ２３とを生成して出力する。

上記のようにＰＷＭ制御を行うことにより、第１サブレグ、第２サブレグ、および、第３サブレグの瞬時交流電流ｉ_１、ｉ_２、ｉ_３は、周波数ｆ_ＰＷＭで増減するリップルを持つ電流波形となる。ただし、第１サブレグ、第２サブレグ、および、第３サブレグのスイッチングデバイスに与えられるゲート信号のパルスは、搬送波電圧ｖ_Ｔ１、ｖ_Ｔ２、ｖ_Ｔ３が１２０°ずれているために導通位相も１２０°ずれている。このため、瞬時交流電流ｉ_１、ｉ_２、ｉ_３を合計した瞬時交流電流ｉ_０は、周波数が３倍のＰＷＭ周波数（３×ｆ_ＰＷＭ）で増減するリップルを持つ電流波形となり、等価的にスイッチング周波数を３倍とすることができる。

ここまで、第１サブレグ、第２サブレグ、および、第３サブレグから出力される所定期間の平均交流電流ｉ_１ＡＶＥ、ｉ_２ＡＶＥ、ｉ_３ＡＶＥにアンバランスがない場合について、第１サブレグ、第２サブレグ、および、第３サブレグのゲート信号を生成する動作の一例について説明した。

しかしながら、たとえば実際に製作した各サブレグ回路のハードウエアに不均一などがあれば、それによって平均交流電流ｉ_１ＡＶＥ、ｉ_２ＡＶＥ、ｉ_３ＡＶＥにアンバランスが生じる。そこで、本実施形態では、制御により平均交流電流ｉ_１ＡＶＥ、ｉ_２ＡＶＥ、ｉ_３ＡＶＥをバランスさせることにより、パワーコンディショナの小型化を実現している。

相平均電流差分検出回路２７１、２７２は、瞬時交流電流ｉ_１、ｉ_２、ｉ_３を受信し、各相の出力交流電流と３相電流平均値との差を演算して出力する。
すなわち、相平均電流差分検出回路２７１は、電流検出器２８１、２８２、２８３にて検出された瞬時交流電流ｉ_１、ｉ_２、ｉ_３を受信し、第１サブレグの平均交流電流ｉ_１ＡＶＥと、第２サブレグの平均交流電流ｉ_２ＡＶＥと、第３サブレグの平均交流電流ｉ_３ＡＶＥと、平均交流電流の合計ｉ_０ＡＶＥ（＝ｉ_１ＡＶＥ＋ｉ_２ＡＶＥ＋ｉ_３ＡＶＥ）とを用いて、第１サブレグの平均交流電流ｉ_１ＡＶＥと３相電流平均値（平均交流電流の合計ｉ_０ＡＶＥの平均値）との差Δｉ_１ＡＶＥ＝ｉ_１ＡＶＥ−（１／３）ｉ_０ＡＶＥを演算して出力する。

平均電流差分検出回路２７２は、電流検出器２８１、２８２、２８３にて検出された瞬時交流電流ｉ_１、ｉ_２、ｉ_３を受信し、第１サブレグの平均交流電流ｉ_１ＡＶＥと、第２サブレグの平均交流電流ｉ_２ＡＶＥと、第３サブレグの平均交流電流ｉ_３ＡＶＥと、平均交流電流の合計ｉ_０ＡＶＥ（＝ｉ_１ＡＶＥ＋ｉ_２ＡＶＥ＋ｉ_３ＡＶＥ）とを用いて、第２サブレグの平均交流電流ｉ_２ＡＶＥと３相電流平均値（平均交流電流の合計ｉ_０ＡＶＥの平均値）との差Δｉ_２ＡＶＥ＝ｉ_２ＡＶＥ−（１／３）ｉ_０ＡＶＥを演算して出力する。

減算器２９１は、平均電流差分検出回路２７１から出力された電流差Δｉ_１ＡＶＥから基準値を減算して出力する。本実施形態では、基準値をゼロとしている。
減算器２９２は、平均電流差分検出回路２７２から出力された電流差Δｉ_２ＡＶＥから基準値を減算して出力する。本実施形態では、基準値をゼロとしている。

電流制御回路３０１は、少なくとも積分要素を含む制御回路であって、減算器２９１から出力された値を増幅して、第１サブレグにおける相電圧基準補正信号ｖ_Ｈａｄ１ ^＊を生成して出力する。

電流制御回路３０２は、少なくとも積分要素を含む制御回路であって、減算器２９２から出力された値を増幅して、第２サブレグにおける相電圧基準補正信号ｖ_Ｈａｄ２ ^＊を生成して出力する。
なお、本実施形態では、電流制御回路３０１、３０２は、比例積分（ＰＩ）制御を行うものである。

加算器３１１は、相電圧基準補正信号ｖ_Ｈａｄ１ ^＊と、ＨＦレグ相電圧基準ｖ_Ｈ ^＊とを加算して、第１サブレグの相電圧基準ｖ_Ｈ１ ^＊として出力する。
加算器３１２は、相電圧基準補正信号ｖ_Ｈａｄ２ ^＊と、ＨＦレグ相電圧基準ｖ_Ｈ ^＊とを加算して、第２サブレグの相電圧基準ｖ_Ｈ２ ^＊として出力する。

なお、本実施形態のＨＦレグ１３は３相インターリーブ方式であるので、３相の内２相の電流バランスをとる制御をすることにより３相目の電流バランスもとれることとなる。したがって、第３サブレグに対しては、第１レグおよび第２レグと同じように補正信号によりＨＦレグ相電圧基準ｖ_Ｈ ^＊を補正する必要はなく、第３サブレグにおける相電圧基準としてはＨＦレグ相電圧基準ｖ_Ｈ ^＊を使用する。

次に、ＬＦレグ１５の制御動作の一例について説明する。
ＬＦレグ相電圧基準発生回路２３は、線間電圧基準発生回路２１にて発生した線間電圧基準ｖ_０ ^＊を受信して、ＬＦレグ相電圧基準ｖ_Ｌ ^＊を生成する。ＬＦレグ電圧基準ｖ_Ｌ ^＊は、例えば図２に示すように、単相交流系統の周波数ｆ_０に合わせて直流正電圧母線と直流負電圧母線の電位を切り換えて出力する。すなわち、ＬＦレグ相電圧基準発生回路２３は、１パルスの実電圧ｖ_Ｌを生成すればよく、ＬＦレグ電圧基準ｖ_Ｌ ^＊は、矩形波の信号となる。ＬＦレグ相電圧基準発生回路２３から出力されるＬＦレグ電圧基準ｖ_Ｌ ^＊は、スイッチングデバイス１５３に与えられるゲート信号Ｇ_Ｑ３である。

否定回路３２は、ＬＦレグ電圧基準ｖ_Ｌ ^＊を反転して、スイッチングデバイス１５２に与えるゲート信号Ｇ_Ｑ４を出力する。すなわち、ＬＦレグ電圧基準ｖ_Ｌ ^＊が−Ｅ／２のときには、スイッチングデバイス１５２がオンされる。

通常のＨ型ブリッジ変換器において、２つのレグを同じＰＷＭ周波数でスイッチングする通常のＰＷＭ制御では、交流電流波形の等価的なスイッチング周波数は２倍になる。これに対し、上述した本実施形態のＨ型ブリッジ変換器およびその制御方法を採用すると、等価的なスイッチング周波数は、ＨＦレグのスイッチング周波数が支配的であるので、ほぼ３倍になる。したがって、同じ等価スイッチング周波数とするために、通常のＰＷＭ制御に用いるＰＷＭ周波数の２／３の周波数で動作させることが可能であり、スイッチング損失を低減することができる。

また、上述した本実施形態のＨ型ブリッジ変換器およびその制御方法を採用して、もしＬＦレグ１５を通常のＰＷＭ制御のスイッチング周波数と同じＰＷＭ周波数でスイッチングすると、交流電流波形における等価的なスイッチング周波数が１．５倍となり、リップル分をさらに小さくすることができ、特に交流波形のゼロクロス付近の波形改善につながり、全高調波歪（ＴＨＤ：total harmonic distortion）あるいは電磁障害（ＥＭＩ：electromagnetic interference）の低減が可能となる。

次に、上述のＨ型ブリッジ変換器に用いることができるスイッチングデバイスの種類について説明する。

ＨＦレグ１３は３相のサブレグを備え、サブレグのそれぞれを構成するスイッチングデバイス１３１、１３２、１３３、１３４、１３５、１３６として、１／３の電流容量のＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用することができる。

ＨＦレグ１３のスイッチングデバイスとしては、スイッチング損失が少ないデバイスとしてＭＯＳＦＥＴを使用することが知られている。しかし、本実施形態ではＨＦレグ１３にインターリーブ方式が適用されることにより、スイッチング周波数を必要な周波数の１／３に低減することで相対的にスイッチング損失の割合が低減し、少ない導通損失の特性もあわせて持つＩＧＢＴの使用が可能になったものである。なお、ＨＦレグ１３に用いられる６つのＩＧＢＴは、１つのパッケージとして構成されていてもよい。

また、ＬＦレグ１５は、直列に接続したスイッチングデバイス１５１、１５２を備えた１つのレグを有し、スイッチングデバイス１５１、１５２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、あるいは、Super-Junction ＭＯＳＦＥＴを使用することができる。

ＬＦレグ１５のスイッチングデバイスとしては、スイッチング損失が低いだけでなく、デバイスの容量の選定によっては、ＭＯＳＦＥＴ、特に、Super-Junction ＭＯＳＦＥＴを使用することで、大きな導通損失の低減が期待できる。

以上より、ＨＦレグ１３にはＩＧＢＴを、ＬＦレグ１５にはＭＯＳＦＥＴあるいはSuper-Junction ＭＯＳＦＥＴを使用することにより、スイッチング損失を低減するとともに、導通損失を低減するＨ型ブリッジ変換器を提供することが可能となる。

上記のように、本実施形態によれば、同じ電流リップルの交流電流波形を得る場合には電力変換効率を向上し、小型であって、主回路および制御回路をハードウエアとして実現することが容易である、Ｈ型ブリッジ変換器およびそのＨ型ブリッジ変換器を使用したパワーコンディショナを提供することができる。

図５は、第２実施形態のＨ型ブリッジ変換器およびそのＨ型ブリッジ変換器を使用したパワーコンディショナの一構成例を示すブロック図である。
本実施形態では、上記第１実施形態のＨ型ブリッジ変換器を含むパワーコンディショナについて、図面を参照して以下に説明する。なお、以下の説明において、上述の第１実施形態と同様の構成については同一の符号を付して説明を省略する。

本実施形態のパワーコンディショナは、上述の第１実施形態のパワーコンディショナが、単相交流系統１２と接続されて単相交流系統連系運転が可能に構成されたものである。また、本実施形態のパワーコンディショナは、単相交流系統１２で停電などが発生したときに、単相交流系統１２から交流負荷４１に接続を切り替えて、交流負荷４１へ電力を供給する交流負荷電力供給運転（一般には自立運転と呼ばれる）が可能に構成されたものである。

第１サブレグはリアクトルＬ１を介して交流端子Ｈ０と電気的に接続し、第２サブレグはリアクトルＬ２を介して交流端子Ｈ０と電気的に接続し、第３サブレグはリアクトルＬ３を介して交流端子Ｈ０と電気的に接続している。換言すると、第１サブレグと第２サブレグと第３サブレグとは、交流端子Ｈ０に並列に接続している。

単相交流系統連系運転を行うときには、交流端子Ｈ０は、切替回路４２１のａ側で単相交流系統１２の一端子と接続される。このときに、単相交流系統１２で停電などが発生すると、切替回路４２１はａ側からｂ側に切り替わり、交流端子Ｈ０は交流負荷４１の一端子と接続される。

図６は、第２実施形態のパワーコンディショナの制御回路の一構成例を示すブロック図である。
本実施形態では、制御回路ＣＴＲは、例えば、単相交流系統連系運転時には出力電流制御を、交流負荷電力供給運転時には出力電圧制御をするように切り替えて、Ｈ型ブリッジ変換器を制御する。

制御回路ＣＴＲは、単相交流系統連系運転指令回路４３と、ＰＣＳ電流制御回路４４と、切替回路ａ側投入指令回路４５と、交流負荷電力供給運転指令回路４６と、ＰＣＳ電圧制御回路４７と、切替回路ｂ側投入指令回路４８と、スイッチ４３１、４３２と、切替回路４２１（図５に示す）、４２２と、を備えている。

単相交流系統連系運転指令回路４３は、例えば、単相交流系統１２が正常か否かを判断し（或いは単相交流系統１２が正常である旨の信号を外部から受信し）、単相交流系統１２が正常であるときに単相交流系統連系運転信号Ｓ_ＧＣを出力する。

また、交流負荷電力供給運転指令回路４６は、例えば、単相交流系統１２が正常か否かを判断し（或いは単相交流系統１２が正常である旨の信号を外部から受信し）、単相交流系統１２が正常であるときには、交流負荷電力供給運転指令回路４６は、交流負荷電力供給運転信号Ｓ_ＬＣを出力しない。

スイッチ４３１は、単相交流系統連系運転信号Ｓ_ＧＣによって投入される。
ＰＣＳ電流制御回路４４は、単相交流系統連系運転指令回路４３から、単相交流系統連系運転信号Ｓ_ＧＣを受信して出力電流制御を行う。

すなわち、ＰＣＳ電流制御回路４４は、上記の単相交流系統連系運転信号Ｓ_ＧＣによって投入されるスイッチ４３１を介して、交流電流の大きさを指令する出力電流指令値Ｉ_０ ^＊が外部より与えられる。さらに、ＰＣＳ電流制御回路４４は、電圧検出器５３で検出した単相交流系統１２の電圧ｖ_０、電流検出器２８１、２８２、２８３で検出した第１サブレグ、第２サブレグ、および、第３サブレグの瞬時交流電流ｉ_１、ｉ_２、ｉ_３が入力され、電流制御をした結果のゲート信号Ｇ_Ｑ１１、Ｇ_Ｑ１２、Ｇ_Ｑ１３、Ｇ_Ｑ２１、Ｇ_Ｑ２２、Ｇ_Ｑ２３、Ｇ_Ｑ１３、Ｇ_Ｑ３、Ｇ_Ｑ４を生成して出力する。これらのゲート信号Ｇ_Ｑ１１、Ｇ_Ｑ１２、Ｇ_Ｑ１３、Ｇ_Ｑ２１、Ｇ_Ｑ２２、Ｇ_Ｑ２３、Ｇ_Ｑ１３、Ｇ_Ｑ３、Ｇ_Ｑ４は、切替回路４２２のａ側を介して、スイッチングデバイス１３１、１３３、１３５、１３２、１３４、１３６、１５１、１５２に与えられる。
なお、ＰＣＳ電流制御回路４４が出力電流制御を行う動作については、図７を用いて後に詳細に説明する。

切替回路ａ側投入指令回路４５は、単相交流系統連系運転指令回路４３から、単相交流系統連系運転信号Ｓ_ＧＣを受信して、主回路の切替回路４２１および制御回路の切替回路４２２に対して、ａ側に切り替えるように指令を出力する。切替回路４２２が切り替わることにより、ＰＣＳ電流制御回路４４から出力されたゲート信号Ｇ_Ｑ１１、Ｇ_Ｑ１２、Ｇ_Ｑ１３、Ｇ_Ｑ２１、Ｇ_Ｑ２２、Ｇ_Ｑ２３、Ｇ_Ｑ１３、Ｇ_Ｑ３、Ｇ_Ｑ４が、制御回路ＣＴＲの出力信号としてスイッチングデバイス３１、１３３、１３５、１３２、１３４、１３６、１５１、１５２に供給される。

一方、単相交流系統連系運転指令回路４３は、例えば、単相交流系統１２が正常か否かを判断し（或いは単相交流系統１２が正常である旨の信号を外部から受信し）、単相交流系統１２で停電などの異常が発生したとき（正常でないとき）には、単相交流系統連系運転指令回路４３は単相交流系統連系運転信号Ｓ_ＧＣを出力しない。

また、交流負荷電力供給運転指令回路４６は、例えば、単相交流系統１２が正常か否かを判断し（或いは単相交流系統１２が正常である旨の信号を外部から受信し）、単相交流系統１２で停電などの異常が発生したとき（正常でないとき）には、交流負荷電力供給運転指令回路４６は、交流負荷電力供給運転信号Ｓ_ＬＣを出力する。

スイッチ４３２は、交流負荷電力供給運転信号Ｓ_ＬＣによって投入される。
ＰＣＳ電圧制御回路４７は、交流負荷電力供給運転指令回路４６から交流負荷電力供給運転信号Ｓ_ＬＣを受信し、出力電圧制御を行う。

すなわち、ＰＣＳ電圧制御回路４７は、交流負荷電力供給運転信号Ｓ_ＬＣによって投入されるスイッチ４３２を介して、交流電圧の大きさを指令する出力電圧指令値Ｖ_０ ^＊が外部より与えられる。さらに、ＰＣＳ電圧制御回路４７は、電流検出器２８１、２８２、２８３で検出した第１サブレグ、第２サブレグ、および、第３サブレグの交流電流ｉ_１、ｉ_２、ｉ_３を受信し、電圧制御をした結果のゲート信号Ｇ_Ｑ１１、Ｇ_Ｑ１２、Ｇ_Ｑ１３、Ｇ_Ｑ２１、Ｇ_Ｑ２２、Ｇ_Ｑ２３、Ｇ_Ｑ１３、Ｇ_Ｑ３、Ｇ_Ｑ４を生成して出力する。これらのゲート信号Ｇ_Ｑ１１、Ｇ_Ｑ１２、Ｇ_Ｑ１３、Ｇ_Ｑ２１、Ｇ_Ｑ２２、Ｇ_Ｑ２３、Ｇ_Ｑ１３、Ｇ_Ｑ３、Ｇ_Ｑ４は、切替回路４２２のｂ側を介して、スイッチングデバイス１３１、１３３、１３５、１３２、１３４、１３６、１５１、１５２に与えられる。なお、ＰＣＳ電圧制御回路４７の動作は、上述の第１実施形態の制御回路ＣＴＲと同様であるため、本実施形態では説明を省略する。

切替回路ｂ側投入指令回路４８は、交流負荷電力供給運転指令回路４６から交流負荷電力供給運転信号Ｓ_ＬＣを受信し、主回路の切替回路４２１および制御回路の切替回路４２２に対して、ｂ側に切り替えるように指令を発生する。切替回路４２２が切り替わることにより、ＰＣＳ電圧制御回路４７から出力されたゲート信号Ｇ_Ｑ１１、Ｇ_Ｑ１２、Ｇ_Ｑ１３、Ｇ_Ｑ２１、Ｇ_Ｑ２２、Ｇ_Ｑ２３、Ｇ_Ｑ１３、Ｇ_Ｑ３、Ｇ_Ｑ４が、制御回路ＣＴＲの出力信号としてスイッチングデバイス３１、１３３、１３５、１３２、１３４、１３６、１５１、１５２に供給される。

図７は、図６に示すパワーコンディショナの制御回路において、電流制御を行うＰＣＳ電流制御回路の一構成例を示す図である。
ＰＣＳ電流制御回路４４は、１／３乗算器５１と、乗算器５２と、線間電圧波高値検出回路５４と、除算器５５と、減算器５６１、５６２、５６３と、電流制御回路５７１、５７２、５７３と、正負極性判別回路５８と、１２０°位相差三角波搬送波発生回路２４と、ＰＷＭ波形発生回路２５１、２５２、２５３と、否定回路２６１、２６２、２６３と、を備えている。

１／３乗算器５１は、交流電流の大きさを指令する出力電流指令値Ｉ_０ ^＊を外部から受信し、交流電流の大きさ指令値Ｉ_０ ^＊／３を出力する。
乗算器５２は、交流電流の大きさ指令値Ｉ_０ ^＊／３と、除算器５５の出力信号ｖ_０／Ｖ_０（力率１、大きさ１の正弦波）とを受信し、乗算することにより、３相インターリーブの各サブレグの電流基準ｉ_１ ^＊、ｉ_２ ^＊、ｉ_３ ^＊を得て、出力する。

線間電圧波高値検出回路５４は、図５に示す電圧検出器５３で検出した単相交流系統１２の電圧ｖ_０を受信し、電圧ｖ_０から交流電圧波高値Ｖ_０を求めて出力する。

除算器５５は、電圧ｖ_０と交流電圧波高値Ｖ_０とを受信し、信号ｖ_０／Ｖ_０を演算して乗算器５２および正負極性判別回路５８へ出力する。すなわち、信号ｖ_０／Ｖ_０は、乗算器５２に入力される力率１、大きさ１の正弦波である。

減算器５６１は、電流基準ｉ_１ ^＊から電流検出器２８１で検出された実際の電流ｉ_１を減算して、電流制御回路５７１へ出力する。
減算器５６２は、電流基準ｉ_２ ^＊から電流検出器２８２で検出された実際の電流ｉ_２を減算して、電流制御回路５７２へ出力する。
減算器５６３は、電流基準ｉ_３ ^＊から電流検出器２８３で検出された実際の電流ｉ_３を減算して、電流制御回路５７３へ出力する。

電流制御回路５７１は、少なくとも積分要素を含み、減算器５６１から入力された値がゼロとなるように増幅演算を行い、第１サブレグにおける相電圧基準ｖ_Ｈ１ ^＊を生成して出力する。なお、本実施形態では、電流制御回路５７１は、比例積分制御を行うものである。

電流制御回路５７２は、少なくとも積分要素を含み、減算器５６２から入力された値がゼロとなるように増幅演算を行い、第２サブレグにおける相電圧基準ｖ_Ｈ２ ^＊を生成して出力する。なお、本実施形態では、電流制御回路５７２は、比例積分制御を行うものである。

電流制御回路５７３は、少なくとも積分要素を含み、減算器５６３から入力された値がゼロとなるように増幅演算を行い、第３サブレグにおける相電圧基準ｖ_Ｈ３ ^＊を生成して出力する。なお、本実施形態では、電流制御回路５７３は、比例積分制御を行うものである。

１２０°位相差三角波搬送波発生回路２４と、ＰＷＭ波形発生回路２５１、２５２、２５３と、否定回路２６１、２６２、２６３とは、上述の第１実施形態にて説明をした回路と同様である。

すなわち、１２０°位相差三角波搬送波発生回路２４は、第１サブレグにおける搬送波電圧ｖ_Ｔ１と、第２サブレグにおける搬送波電圧ｖ_Ｔ２と、第３サブレグにおける搬送波電圧ｖ_Ｔ３とを発生する。例えば、図４に示すように、搬送波はＰＷＭ制御周波数ｆ_ＰＷＭの連続した三角波である。３つの三角波（搬送波電圧）ｖ_Ｔ１、ｖ_Ｔ２、ｖ_Ｔ３は、ＰＷＭ制御周波数ｆ_ＰＷＭのレベルで、それぞれ１２０°（＝２π／Ｋ［rad］）（本実施形態においてＫ＝３）だけ位相がずれている。

ＰＷＭ波形発生回路２５１は、相電圧基準ｖ_Ｈ１ ^＊を変調波として受信し、スイッチングデバイス１３１に与えるゲート信号Ｇ_Ｑ１１をスイッチングデバイス１３１および否定回路２６１へ出力する。否定回路２６１は、ゲート信号Ｇ_Ｑ１１を反転して、スイッチングデバイス１３２に与えるゲート信号Ｇ_Ｑ２１を生成して出力する。

ＰＷＭ波形発生回路２５２は、相電圧基準ｖ_Ｈ２ ^＊を変調波として受信し、スイッチングデバイス１３３に与えるゲート信号Ｇ_Ｑ１２をスイッチングデバイス１３３および否定回路２６２へ出力する。否定回路２６２は、ゲート信号Ｇ_Ｑ１２を反転して、スイッチングデバイス１３４に与えるゲート信号Ｇ_Ｑ２２を生成して出力する。

ＰＷＭ波形発生回路２５３は、相電圧基準ｖ_Ｈ３ ^＊を変調波として受信し、スイッチングデバイス１３５に与えるゲート信号Ｇ_Ｑ１３をスイッチングデバイス１３５および否定回路２６３へ出力する。否定回路２６３は、ゲート信号Ｇ_Ｑ１３を反転して、スイッチングデバイス１３６に与えるゲート信号Ｇ_Ｑ２３を生成して出力する。

一方、上述の除算器５５の出力信号ｖ_０／Ｖ_０の位相は交流電圧の位相であるので、出力電圧制御の場合と同様に、ＬＦレグ１５の制御に利用できる。すなわち、単相交流系統の周波数ｆ_０に合わせて直流正電圧母線と直流負電圧母線との電位を切り換えて出力すればよい。

例えば、図３に示す制御回路ＣＴＲのＬＦレグ相電圧基準発生回路２３は、線間電圧基準ｖ_０ ^＊を受信してＬＦレグ相電圧基準ｖ_Ｌ ^＊を生成して出力するものである。これと同様に、正負極性判別回路５８は、信号ｖ_０／Ｖ_０を受信して、１パルスの矩形波の信号（ゲート信号Ｇ_Ｑ４）を生成して、スイッチングデバイス１５２および否定回路３２へ出力する。

否定回路３２は、正負極性判別回路５８から出力されたゲート信号Ｇ_Ｑ４を受信し、値を反転したゲート信号Ｇ_Ｑ３を出力する。（ｖ_０／Ｖ_０）＞０のときには、ゲート信号Ｇ_Ｑ４によりスイッチングデバイス１５２をオンとなり、ゲート信号Ｇ_Ｑ３によりスイッチングデバイス１５１はオフとなる。（ｖ_０／Ｖ_０）＜０のときには、ゲート信号Ｇ_Ｑ４によりスイッチングデバイス１５２はオフとなり、ゲート信号Ｇ_Ｑ３によりスイッチングデバイス１５１はオンとなる。
なお、本実施形態において、Ｈ型ブリッジ変換器に用いることができるスイッチングデバイスの種類は上述の第１実施形態と同様である。

上記のように、本実施形態によれば、同じ電流リップルの交流電流波形を得る場合には電力変換効率を向上し、小型であって、主回路および制御回路をハードウエアとして実現することが容易である、Ｈ型ブリッジ変換器およびパワーコンディショナを提供することができる。

さらに、本実施形態によれば、単相交流系統連系運転と交流負荷電力供給運転とを切り替え可能とし、汎用性の高いＨ型ブリッジ変換器およびパワーコンディショナを提供することができる。

本発明の一つの実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

実施形態によるＨ型ブリッジ変換器は、直流正電圧母線と直流負電圧母線との間において直列に接続した一対のスイッチングデバイスを含むＫ個（Ｋは２以上の整数）のサブレグが並列に接続されているＨＦレグと、前記直流正電圧母線と前記直流負電圧母線との間において一対のスイッチングデバイスが直列に接続されており、前記ＨＦレグと並列に接続されているＬＦレグと、前記一対のスイッチングデバイス間のそれぞれと電気的に接続した複数の交流出力端子と、前記Ｋ個のサブレグのスイッチングデバイスの導通位相を２π／Ｋ［ｒａｄ］ずらした多相インターリーブ方式に基づいて前記ＨＦレグを制御し、出力基本波周波数の半サイクルごとに出力を切替えるように前記ＬＦレグを制御する制御回路と、を備える。

Claims (3)

1. 直流正電圧母線と直流負電圧母線との間において直列に接続した一対のスイッチングデバイスを含むサブレグが並列に複数接続されているＨＦレグと、
   前記直流正電圧母線と前記直流負電圧母線との間において一対のスイッチングデバイスが直列に接続されており、前記ＨＦレグと並列に接続されているＬＦレグと、
   前記一対のスイッチングデバイス間のそれぞれと電気的に接続した複数の交流出力端子と、
   前記複数のサブレグのスイッチングデバイスの導通位相をずらした多相インターリーブ方式に基づいて前記ＨＦレグを制御し、出力基本波周波数の半サイクルごとに出力を切替えるように前記ＬＦレグを制御する制御回路と、を備えるＨ型ブリッジ変換器。
2. 前記ＨＦレグの前記スイッチングデバイスはＩＧＢＴであり、前記ＬＦレグの前記スイッチングデバイスはＭＯＳＦＥＴあるいはSuper-Junction ＭＯＳＦＥＴである請求項１記載のＨ型ブリッジ変換器。
3. 請求項１又は請求項２記載のＨ型ブリッジ変換器と、
   前記ＨＦレグの複数の交流出力端子と電気的に接続した１つの交流端子と、
   前記ＨＦレグの複数の交流出力端子と前記交流端子との間に設けられた少なくとも１つのリアクトルと、
   前記交流端子の電気的接続を、負荷に接続した端子と単相交流系統に接続した端子とのいずれかに切替える切替回路と、を備え、
   前記制御回路は、前記切替回路により前記交流端子と前記単相交流系統とが電気的に接続されているときに、前記Ｈ型ブリッジ変換器の出力電流が正弦波となるように前記ＨＦレグおよび前記ＬＦレグを制御し、前記切替回路により前記交流端子と前記負荷とが電気的に接続されているときに、前記Ｈ型ブリッジ変換器の出力電圧を正弦波とするように前記ＨＦレグおよび前記ＬＦレグを制御するパワーコンディショナ。

Images