KR20020056357A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20020056357A
KR20020056357A KR1020000085687A KR20000085687A KR20020056357A KR 20020056357 A KR20020056357 A KR 20020056357A KR 1020000085687 A KR1020000085687 A KR 1020000085687A KR 20000085687 A KR20000085687 A KR 20000085687A KR 20020056357 A KR20020056357 A KR 20020056357A
Authority
KR
South Korea
Prior art keywords
thickness
insulating layer
semiconductor device
forming
gate electrode
Prior art date
Application number
KR1020000085687A
Other languages
English (en)
Other versions
KR100383757B1 (ko
Inventor
이찬호
이재중
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0085687A priority Critical patent/KR100383757B1/ko
Publication of KR20020056357A publication Critical patent/KR20020056357A/ko
Application granted granted Critical
Publication of KR100383757B1 publication Critical patent/KR100383757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 식각방지막이 형성된 전체 구조 상부에 형성되는 절연층의 두께를 최소화하여 형성함으로써, 절연층을 형성하기 위한 증착공정시 절연층의 소정 부위에 오버행이 형성되는 것을 방지할 수 있는 반도체 소자의 제조 방법을 제시함에 있다.

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 식각방지막이 형성된 전체 구조 상부에 형성되는 절연층의 두께를 최소화하여 형성함으로써, 절연층을 형성하기 위한 증착공정시 절연층의 소정 부위에 오버행이 형성되는 것을 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
최근, 반도체의 집적도가 증가함에 따라 셀(cell)내의 게이트전극과 게이트전극 사이의 접합영역의 폭이 감소하고 있는 추세이다.
이에 따라, 접합영역(예를 들면, 소오스 및 드레인영역)과 상부 금속라인을 전기적으로 접속하기 위한 콘택플러그가 형성될 콘택홀 형성시, IPO의 오버행(overhang)으로 인해 식각방지막(Self-Aligned-Contact : SAC)이 식각되지 않은 문제가 발생한다.
이를 도 1을 결부하여 상세히 설명하면 다음과 같다.
도 1을 참조하면, 우선 소정의 구조가 형성된 반도체 기판(1) 상부에 적층구조의 게이트전극(2)이 형성된다. 게이트전극의 양측면에는 후속 식각공정시, 자신을 보호하기 위한 스페이서(3)가 증착된 후, 패터닝되어 형성된다. 스페이서(3)는 90∼110Å의 두께로 형성된 옥사이드와 540∼660Å의 두께로 형성된 질화물질의 적층구조로 형성된다.
이후, 전체 구조 상부에는 질화물질이 270∼330Å의 두께로 식각방지막(5) 및 절연층(9)이 형성된다.
통상, 절연층(9)은 IPO가 1350∼1650Å의 두께로 증착되어 형성되는 제 1 절연막(6)과, PSG가 1350∼1650Å의 두께로 증착되어 형성되는 제 2 절연막(7)과, BPSG가 7200∼8800Å의 두께로 증착되어 형성되는 제 3 절연막(8)의 적층구조로 형성된다.
그러나, 식각방지막(5) 형성 후, 제 1 절연막(6)으로 IPO를 증착하기 위한 증착공정시, 후속공정에 의해 형성되는 콘택홀 부위에서 제 1 절연막(6)이 "A"와 같이 오버행(overhang)되게 형성된다. 이로 인해, 식각방지막(5)과 제 1 절연막(6) 사이에 "B"와 같이 빈 공간이 형성되게 되어, 콘택홀을 형성하기 위한 후속 식각공정시 식각방지막(5)이 식각되지 않게 된다.
이런 현상은 도 2에서 도시된 바와 같이 플래쉬 메모리의 단면도를 촬영한 SEM 사진에서도 나타난다.
즉, 제 1 절연막중 콘택홀에 대응되게 형성된 부위에 "A"와 같이 오버행이 형성됨으로 인해, 제 1 절연막과 식각방지막 간에 "B"와 같이 빈 공간이 형성된다. 이러한 빈 공간은 콘택홀을 형성하기 위한 소정의 식각공정시, 소오스로 사용되는카본(carbon)물질들이 덩어리로 뭉치면서 마스크와 같은 역할을 하여 식각공정을 방해하게 된다. 이로 인해, 접합영역에 대응되게 형성된 식각방지막이 식각되지 않게 된다.
전술한 바와 같이, 제 1 절연막의 오버행에 의해 콘택홀을 형성하기 위한 소정의 식각공정이 방해받게 된다. 따라서, 접합영역과 상부 금속라인간에 식각방지막이 식각되지 않고 잔재하게 됨으로 인해, 접합영역과 상부 금속라인간의 콘택저항이 증가하는 문제가 도출된다.
따라서, 본 발명의 목적은 게이트전극이 형성된 반도체 기판 상부에 적층구조의 절연층을 형성하기 위한 증착공정시, 절연층의 소정 부위에 형성되는 오버행을 제거하여 절연층과 식각방지막간에 빈 공간이 형성되는 것을 방지하기 위한 플래쉬 메모리 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은 상부 금속라인과 접합영역간의 콘택저항을 감소시키기 위한 플래쉬 메모리 제조 방법을 제공함에 있다.
도 1은 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 반도체 소자의 단면도.
도 2는 종래 기술에 의해 형성된 반도체 소자의 단면을 촬영한 SEM 사진도.
도 3은 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 반도체 소자의 단면도.
도 4는 본 발명의 제 1 실시예에 의해 형성된 반도체 소자의 단면을 촬영한 SEM 사진도.
도 5는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 반도체 소자의 단면도.
도 6은 본 발명의 제 2 실시예에 의해 형성된 반도체 소자의 단면을 촬영한 SEM 사진도.
<도면의 주요 부분에 대한 부호의 설명>
1,11,12 : 반도체 기판 2,12,22 : 게이트전극
3,13,23 : 스페이서 4,14,24 : 식각방지막
5,15 : 제 1 절연막 6,16 : 제 2 절연막
7 : 제 3 절연막 8,17,25 : 절연층
본 발명은 소정의 구조가 형성된 반도체 기판 상부에 게이트전극을 형성하는 단계와; 상기 게이트전극의 측면에 스페이서를 형성하는 단계와; 상기 스페이서를 포함한 전체 구조 상부에 식각방지막을 형성하는 단계와; 상기 식각방지막 상부에9000 내지 11000Å의 두께로 BPSG의 절연층을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 반도체 소자의 단면도이다.
도 3을 참조하면, 우선 소정의 구조가 형성된 반도체 기판(11) 상부에 적층구조의 게이트전극(12)이 형성된다. 게이트전극(12)은 산화막, 도전층 및 절연막으로 형성된다.
게이트전극(12)의 양측면에는 후속 식각공정시, 자신을 보호하기 위한 스페이서(13)가 증착된 후, 패터닝되어 형성된다. 스페이서(13)는 700∼850℃의 온도범위와 SiH2Cl가스분위기에서 80∼120Å의 두께로 옥사이드가 증착된 후, 540∼660Å의 두께로 질화물질이 증착된 적층구조로 형성된다.
이후, 전체 구조 상부에는 600∼750℃에서 180∼220Å의 두께로 식각방지막(14)이 형성된다.
이후, 식각방지막(14)을 포함한 전체 구조 상부에 절연층(15)이 형성된다. 절연층(17)은 IPO가 270∼330Å의 두께로 증착되어 형성되는 제 1 절연막(15)과, BPSG가 9000∼11000Å의 두께로 증착되어 형성되는 제 2 절연막(16)의 2층구조로 형성된다.
이후, 절연층(17)을 포함한 전체 구조 상부는 800∼850℃에서 열처리된다.
전술한 바와 같이 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법은 SAC층이 형성된 전체 구조 상부에 2층구조의 단일 절연층을 형성한다.
이렇게 함으로써, 도 4에서 도시된 바와 같이 식각방지막 상부에 형성되는 절연층에 오버행이 형성되지 않아 그 만큼 빈 공간도 줄어들게 된다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 반도체 소자의 단면도이다.
도 5를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(21) 상부에 적층구조의 게이트전극(22)이 형성된다. 게이트전극(22)은 산화막, 도전층 및 절연막으로 형성된다.
게이트전극(22)의 양측면에는 후속 식각공정시, 자신을 보호하기 위한 스페이서(23)가 증착된 후, 패터닝되어 형성된다. 스페이서(23)는 700∼850℃의 온도범위와 SiH2Cl가스분위기에서 80∼120Å의 두께로 옥사이드가 증착된 후, 540∼660Å의 두께로 질화물질이 증착된 적층구조로 형성된다.
이후, 전체 구조 상부에는 600∼750℃에서 180∼220Å의 두께로 식각방지막(24)이 형성된다.
식각방지막(24)을 포함한 전체 구조 상부에는 9000∼11000Å의 두께로 BPSG의 단일 절연층(25)이 형성된다.
이후, 절연층(25)을 포함한 전체 구조 상부는 800∼850℃에서 열처리된다.
전술한 바와 같이 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법은 식각방지막이 형성된 전체 구조 상부에 단일층으로 절연층을 형성한다.
이렇게 함으로써, 도 6에서 도시된 바와 같이 식각방지막 상부에 형성되는 절연층에 오버행이 형성되지 않아 그 만큼 빈 공간도 줄어들게 된다.
상술한 바와 같이, 본 발명은 식각방지막이 형성된 전체 구조 상부에 형성되는 절연층의 두께를 최소화하여 형성함으로써, 절연층을 형성하기 위한 증착공정시 절연층의 소정 부위에 오버행이 형성되는 것을 방지할 수 있다.
따라서, 절연층과 식각방지막 간에 공간이 제거되어 콘택홀을 형성하기 위한 후속 식각공정시 식각방지막을 충분히 식각하여 콘택홀 내에 형성되는 콘택플러그와 접합영역간의 계면특성이 개선되어 콘택저항이 감소된다.

Claims (5)

  1. 소정의 구조가 형성된 반도체 기판 상부에 게이트전극을 형성하는 단계와;
    상기 게이트전극의 측면에 스페이서를 형성하는 단계와;
    상기 스페이서를 포함한 전체 구조 상부에 식각방지막을 형성하는 단계와;
    상기 식각방지막 상부에 9000 내지 11000Å의 두께로 BPSG의 절연층을 형성하는 단계를 포함하는 것을 특징으로 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 스페이서는 700∼850℃의 온도범위와 SiH2Cl가스분위기에서 80∼120Å의 두께로 옥사이드가 증착된 후, 540∼660Å의 두께로 질화물질이 증착된 적층구조로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 식각방지막은 600∼750℃에서 180∼220Å의 두께로 질화물이 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 절연층은 IPO가 270∼330Å의 두께로 증착되어 형성되는 제 1 절연막과, BPSG가 9000∼11000Å의 두께로 증착되어 형성되는 제 2 절연막의 적층구조로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 절연층을 포함한 전체 구조 상부를 800∼850℃에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR10-2000-0085687A 2000-12-29 2000-12-29 반도체 소자의 제조 방법 KR100383757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085687A KR100383757B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085687A KR100383757B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020056357A true KR20020056357A (ko) 2002-07-10
KR100383757B1 KR100383757B1 (ko) 2003-05-14

Family

ID=27688850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085687A KR100383757B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100383757B1 (ko)

Also Published As

Publication number Publication date
KR100383757B1 (ko) 2003-05-14

Similar Documents

Publication Publication Date Title
JP2002016016A (ja) 半導体装置およびその製造方法
CN112185890B (zh) 一种半导体器件制备方法以及半导体器件
US6093627A (en) Self-aligned contact process using silicon spacers
KR100243280B1 (ko) 반도체장치의 게이트패턴 및 그 제조방법
KR100383757B1 (ko) 반도체 소자의 제조 방법
KR100612549B1 (ko) 반도체 소자의 제조 방법
KR20010061785A (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법
KR20020017796A (ko) 반도체 소자 제조방법
KR100713927B1 (ko) 반도체 소자의 제조방법
KR20010048350A (ko) 반도체 장치 제조 방법
KR100365762B1 (ko) 반도체소자의콘택스페이서형성방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100268806B1 (ko) 반도체소자및그제조방법
KR100306908B1 (ko) 반도체장치의제조방법
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR100200307B1 (ko) 반도체 소자의 콘택 형성방법
KR100762879B1 (ko) 반도체 소자의 제조방법
KR100222671B1 (ko) 반도체 장치의 전하저장 전극 형성방법
KR100772679B1 (ko) 반도체 소자 제조방법
JP2003152104A (ja) 半導体装置及びその製造方法
KR20030002744A (ko) 반도체 소자의 커패시터 제조 방법
KR100341883B1 (ko) 반도체소자의도전배선제조방법
KR100543459B1 (ko) 자기 정렬 콘택 형성 방법
KR20000041426A (ko) 반도체 소자의 게이트 전극 형성 방법
KR20070027811A (ko) 반도체 소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee