KR20020050481A

KR20020050481A - Method for fabricating capacitor in semiconductor device

Info

Publication number: KR20020050481A
Application number: KR1020000079637A
Authority: KR
Inventors: 송창록
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-12-21
Filing date: 2000-12-21
Publication date: 2002-06-27

Abstract

PURPOSE: A fabrication method of a capacitor is provided to simplify manufacturing processes, to improve a dielectric constant and to reduce a leakage current by directly forming a storage node in a contact hole. CONSTITUTION: An interlayer dielectric(2) and a barrier layer(3a) are sequentially formed on a semiconductor substrate(1). A contact hole is formed by sequentially patterning the barrier layer and the interlayer dielectric. A conductive layer is formed on the entire surface of the resultant structure. A storage node(4a) is formed in the contact hole by selectively etching the conductive layer to expose the barrier layer(3a). A plate node(5) is formed on the resultant structure. A dielectric film(6) is then formed between the storage node(4a) and the plate node(5) by annealing at atmosphere of O2 gases.

Description

METHODS FOR FABRICATING CAPACITOR IN SEMICONDUCTOR DEVICE

본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 커패시터 제조방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a method of manufacturing a capacitor of the semiconductor device.

첨부 도면을 참조하여 일반적인 반도체소자의 커패시터 제조방법에 대하여설명하면 다음과 같다.Referring to the accompanying drawings, a method of manufacturing a capacitor of a general semiconductor device is as follows.

현재 1기가 비트 이상의 집적도를 갖는 디램의 통상적인 제조방법은 먼저 트랜지스터가 형성된 반도체기판에 비트라인을 형성하고 층간절연막을 형성한 후 기판내의 전도성 물질이 드러나도록 스토리지 노드 콘택홀을 형성한다.Currently, a method of manufacturing a DRAM having an integrated density of 1 gigabit or more has first formed a bit line on a semiconductor substrate on which a transistor is formed, an interlayer insulating film, and then forms a storage node contact hole to expose a conductive material in the substrate.

이후에 도핑된 다결정 실리콘층으로 콘택홀을 매립한 후 에치백 공정으로 층간절연막상부의 다결정 실리콘층을 제거함과 동시에 콘택홀 내의 다결정 실리콘층도 일부 제거한다. 이에 의해 콘택플러그를 형성한다.Thereafter, the contact hole is filled with the doped polycrystalline silicon layer, followed by an etch back process to remove the polycrystalline silicon layer on the interlayer insulating layer and at the same time remove some of the polycrystalline silicon layer in the contact hole. As a result, a contact plug is formed.

그리고 콘택홀 내부의 다결정 실리콘 상에 오믹접촉층을 형성하고 콘택홀을 매립하면서 질화막으로 확산방지막을 형성한다.The ohmic contact layer is formed on the polycrystalline silicon inside the contact hole, and the diffusion barrier layer is formed of the nitride film while the contact hole is filled.

이후에 기판 상부의 질화막을 모두 제거하고 콘택플러그상에 커패시터를 형성한다.Thereafter, all of the nitride film on the substrate is removed and a capacitor is formed on the contact plug.

이와 같은 방법은 미세한 디자인룰이 적용되는 4기가 비트 이상의 디램에서는 스토리지 노드 콘택 플러그와 스토리지 노드의 미스얼라인과 커패시터의 정전용량의 확보를 위해 스토리지 노드 높이의 증가가 요구된다.This method requires more than four gigabytes of DRAM with fine design rules to increase the storage node height to ensure storage node contact plugs, storage node misalignments, and capacitor capacitance.

그리고 스토리지 노드의 높이의 증가는 미세 디자인룰에서 금속배선을 위한 플러그의 높이를 증가시키게 되므로 금속 배선 형성에 다시 이차적인 어려움이 있다.In addition, since the height of the storage node increases the height of the plug for metal wiring in the fine design rule, there is a secondary difficulty in forming the metal wiring again.

더구나 각각의 스토리지 노드 사이의 간격리 매우 좁아짐으로 인해 스토리지 노드, 유전체막, 플레이트 노드를 모두 형성하기 위해서 현재의 통상적인 화학기상 증착법으로는 한계에 달해 원자층 증착법이 개발되고 있다.In addition, the gap between each storage node is so narrow that the atomic layer deposition method has been developed to reach the limit of the conventional chemical vapor deposition method to form all the storage node, dielectric film, plate plate.

또한 현재 유전체막의 재료는 SiO2/Si3N4/SiO2의 적층구조에서 Ta2O5로 바뀌고 있는 추세인데 차후 4기가 비트 이상에서 적용되는 디자인룰에서는 BST가 가장 유력한 유전박막 재료로 알려져 있다.In addition, the material of the dielectric film is changing to Ta2O5 in the stack structure of SiO2 / Si3N4 / SiO2, and BST is known as the most influential dielectric thin film material in the design rule that is applied later than 4 gigabytes.

4기가 비트 이상의 디램에서는 스토리지 노드 산화물을 식각하여 형성된 오목형(Concave) 또는 실린더형(Cylinder type) 스토리지 노드가 사용된다.In DRAMs of 4 gigabytes or more, concave or cylinder type storage nodes formed by etching storage node oxides are used.

이와 같은 커패시터를 제조할 때 스토리지 노드, 유전체막, 플레이트 노드는 모두 별도의 화학기상 증착 장치를 이용해서 순차적으로 형성되고 단차피복성(Step Coverage)을 높이기 위해서 저온에서 증착하기 때문에 박막의 품질을 개선하기 위해서 매 단계마다 별도의 열처리나 플라즈마 처리를 해야 한다.When manufacturing such a capacitor, the storage node, the dielectric film, and the plate node are all formed sequentially using a separate chemical vapor deposition apparatus, and are deposited at a low temperature to increase step coverage, thereby improving the quality of the thin film. In order to do this, a separate heat treatment or plasma treatment must be performed for each step.

상기와 같은 종래 반도체소자의 커패시터 제조방법은 다음과 같은 문제가 있다.The capacitor manufacturing method of the conventional semiconductor device as described above has the following problems.

스토리지 노드, 유전체막, 플레이트 노드는 모두 별도의 화학기상 증착 장치를 이용해서 순차적으로 형성되고 단차피복성(Step Coverage)을 높이기 위해서 저온에서 증착하기 때문에 박막의 품질을 개선하기 위해서 매 단계마다 별도의 열처리나 플라즈마 처리를 해야 한다.The storage node, dielectric film, and plate node are all formed sequentially using a separate chemical vapor deposition apparatus, and are deposited at low temperature to increase step coverage. Heat treatment or plasma treatment is required.

따라서 신규장비 투자와 공정의 복잡성으로 인해서 제조원가가 상승하게 되는 단점이 있다.Therefore, manufacturing cost increases due to new equipment investment and complexity of the process.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 공정을 단순화시키면서 고유전율과 저누설전류 특성을 갖는 반도체소자의 커패시터 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and in particular, an object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device having a high dielectric constant and low leakage current characteristics while simplifying the process.

도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도1A to 1E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

도 2는 TiO2 유전막과 SiO2 유전막에서의 평형 산소분압을 비교한 그래프2 is a graph comparing equilibrium oxygen partial pressures in TiO2 and SiO2 dielectric films.

도 3은 본 발명 일실시예에 따라 제조된 커패시터를 나타낸 사진Figure 3 is a photograph showing a capacitor manufactured according to an embodiment of the present invention

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1 : 반도체기판 2 : 층간절연막1: semiconductor substrate 2: interlayer insulating film

3 : 베리어막 4 : 티타늄 실리사이드막3: barrier film 4: titanium silicide film

4a : 스토리지 노드 5 : 플레이트 노드4a: storage node 5: plate node

6 : 유전체막6: dielectric film

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터 제조방법은 기판에 층간절연막과 베리어막을 차례로 형성하는 공정, 상기 기판의 일영역이 드러나도록 상기 층간절연막과 상기 베리어막에 콘택홀을 형성하는 공정, 상기 콘택홀을 포함한 상기 베리어막 상에 도전성막을 형성하는 공정, 상기 베리어막이 드러나도록 상기 도전성막을 식각해서 상기 콘택홀내에 스토리지 노드를 형성하는 공정, 상기 스토리지 노드를 포함한 상기 기판 전면에 플레이트 노드를 형성하는 공정, 산소를 포함한 기체 분위기에서 열처리하여 상기 스토리지 노드와 상기 플레이트 노드의 사이에 유전체막을 형성하는 공정을 포함함을 특징으로 한다.In the method of manufacturing a capacitor of a semiconductor device of the present invention for achieving the above object, a step of sequentially forming an interlayer insulating film and a barrier film on a substrate, and forming contact holes in the interlayer insulating film and the barrier film so that one region of the substrate is exposed. Forming a storage node in the contact hole by etching the conductive film to expose the barrier film; forming a storage node in the contact hole; and a plate node on the front surface of the substrate including the storage node. And forming a dielectric film between the storage node and the plate node by heat treatment in a gas atmosphere including oxygen.

첨부 도면을 참조하여 본 발명 반도체소자의 커패시터 제조방법에 대하여 설명하면 다음과 같다.Referring to the accompanying drawings, a method for manufacturing a capacitor of a semiconductor device according to the present invention will be described.

도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이다.1A through 1E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

본 발명은 1기가(Giga) 비트 이상의 집적도를 갖는 디램 소자의 커패시터 제조 공정에서 스토리지 노드 콘택 플러그와 스토리지 노드를 제작하는 공정을 단순화하여 커패시터를 스토리지 콘택 플러그 내에 형성하므로써 적층의 높이를 낮추고 Ta2O5 만큼 유전율이 높고 누설전류특성이 우수한 TiO2를 별도의 화학기상증착법을 이용하지 않고 열처리를 통한 고체반응법을 통해 제조하기 위한 것이다.The present invention simplifies the process of fabricating storage node contact plugs and storage nodes in a capacitor manufacturing process of a DRAM device having an integrated density of 1 gigabit or more, thereby forming a capacitor in the storage contact plug, thereby lowering the height of the stack and increasing the dielectric constant by Ta2O5. This high and excellent leakage current characteristics of TiO2 is to produce a solid reaction method through heat treatment without using a separate chemical vapor deposition method.

본 발명에 따른 반도체소자의 커패시터 제조방법은 도 1a에 도시한 바와 같이 반도체기판(1) 전면에 층간절연막(2)과 상기 층간절연막(2)과 식각 선택비가 높은 실리콘질화막(SiN 또는 SiON)으로 구성된 베리어막(3)을 차례로 형성한다.The capacitor manufacturing method of the semiconductor device according to the present invention is a silicon nitride film (SiN or SiON) having a high etching selectivity with the interlayer insulating film (2) and the interlayer insulating film (2) in front of the semiconductor substrate 1, as shown in Figure 1a The constructed barrier film 3 is formed one by one.

이때 층간절연막(2)은 5000~20000Å의 두께를 갖도록 증착한다.At this time, the interlayer insulating film 2 is deposited to have a thickness of 5000 ~ 20000Å.

그리고 도면에는 도시되지 않았지만 베리어막(3)상에 감광막을 도포한 후에 차후에 콘택홀을 형성할 부분의 베리어막(3)상부가 드러나도록 노광 및 현상공정으로 감광막을 선택적으로 패터닝한다.Although not shown in the drawing, after the photoresist film is applied on the barrier film 3, the photoresist film is selectively patterned by an exposure and development process so that the upper portion of the barrier film 3 is formed to be exposed later.

그리고 선택적으로 패터닝된 감광막을 마스크로 베리어막(3)과 층간절연막(2)을 차례로 식각해서 콘택홀을 형성한다.The barrier layer 3 and the interlayer dielectric layer 2 are sequentially etched using the patterned photoresist as a mask to form contact holes.

이때 콘택홀은 원형이나 막대형이나 직사각형과 같이 원하는 모양으로 만들 수 있다.In this case, the contact hole may be made into a desired shape such as a circle, a bar, or a rectangle.

이후에 도 1b에 도시한 바와 같이 콘택홀을 포함한 베리어막(3) 상부를 따라서 티타늄 실리사이드막(TiSi2)(4)을 증착한다.Thereafter, as illustrated in FIG. 1B, a titanium silicide layer (TiSi 2) 4 is deposited along the barrier layer 3 including the contact hole.

이때 티타늄 실리사이드막(TiSi2)(4)은 스퍼터링법이나 화학기상증착법이나 원자층 증착법을 이용하여 콘택홀 측면을 기준으로 100~500Å의 두께를 갖도록 형성한다.At this time, the titanium silicide layer (TiSi2) 4 is formed to have a thickness of 100 to 500 Å based on the contact hole side by sputtering, chemical vapor deposition, or atomic layer deposition.

이후에 티타늄 실리사이드막(TiSi2)(4)을 안정화 시키기 위해서 질소와 아르곤 가스를 사용하여 700~900℃의 온도에서 10~180초 동안 급속 열처리 공정으로 열처리한다.Thereafter, in order to stabilize the titanium silicide layer (TiSi 2) 4, nitrogen and argon gas are used to perform heat treatment in a rapid heat treatment process at a temperature of 700 to 900 ° C. for 10 to 180 seconds.

이후에 도 1c에 도시한 바와 같이 에치백 공정이나 화학적 기계적 연마공정을 진행해서 베리어막(3) 상부가 드러나고 콘택홀내에만 티타늄실리사이드막(TiSi2)(4)이 남도록 티타늄 실리사이드막(TiSi2)(4)을 식각해서 스토리지 노드(4a)를 형성한다.Subsequently, as shown in FIG. 1C, an upper portion of the barrier layer 3 is exposed by an etch back process or a chemical mechanical polishing process, and the titanium silicide layer (TiSi 2) (TiSi 2) 4 is left only in the contact hole. 4) is etched to form the storage node 4a.

다음에 도 1d에 도시한 바와 같이 스토리지 노드(4a)를 포함한 전면에 100~500Å의 두께를 갖도록 내산화성이 높은 전도성 금속 박막인 Pt나 Ir이나 Ru를 형성하여 플레이트 노드(5)를 형성한다.Next, as illustrated in FIG. 1D, the plate node 5 is formed by forming Pt, Ir, or Ru, which is a conductive metal thin film having high oxidation resistance, on the front surface including the storage node 4a to have a thickness of 100 to 500 Å.

이때 플레이트 노드(5)는 스퍼터링법이나 화학 기상 증착법이나 원자층 증착법으로 형성한다.At this time, the plate node 5 is formed by sputtering, chemical vapor deposition, or atomic layer deposition.

이후에 도 1e에 도시한 바와 같이 산소를 포함한 기체 분위기에서 열처리하여 티타늄 실리사이드막(TiSi2)(4)과 플레이트 노드(5)사이에 TiO2로 구성된 유전체막(6)을 형성한다.Thereafter, as shown in FIG. 1E, a heat treatment is performed in a gas atmosphere containing oxygen to form a dielectric film 6 composed of TiO 2 between the titanium silicide film (TiSi 2) 4 and the plate node 5.

이때 유전체막(6)을 형성하는 공정은 산소와 질소 또는 산소와 아르곤의 혼합기체를 사용하여 500~800℃의 온도에서 10초~10분동안 진행해서 50~300Å의 두께를 갖도록 한다.At this time, the process of forming the dielectric film 6 is carried out for 10 seconds to 10 minutes at a temperature of 500 ~ 800 ℃ using a mixed gas of oxygen and nitrogen or oxygen and argon to have a thickness of 50 ~ 300Å.

일반적으로 산소를 포함한 기체분위기에 노출된 TiSi2막이 산화될 때는 산소분지(O2)에 의해 표면반응을 시작하기 때문에 표면이 거칠어지며 또한 표면에 어떠한 외부적인 압축 스트레스(Compressive Stress)가 존재하지 않기 때문에 산화되면서 부피가 팽창하여 미세 크랙(microcrack)을 발생시켜 유전체 박막으로 사용할 수 있는 고품질의 산화막이 얻어지지 않는다.Generally, when TiSi2 film exposed to gas atmosphere containing oxygen is oxidized, surface reaction is started by oxygen branch (O2), so the surface becomes rough and oxidized because there is no external compressive stress on the surface. As the volume expands to generate microcrack, a high quality oxide film that can be used as a dielectric thin film is not obtained.

마찬가지로 화학기상 증착법 또는 원자층 증착법으로 TiO2 박막을 형성하는 경우에도 단차 피복성을 확보하기 위해 낮은 온도에서 산소를 포함함 반응을 일으키기 때문에 동일 결과를 나타낸다.Similarly, even when the TiO2 thin film is formed by chemical vapor deposition or atomic layer deposition, the same result is obtained because oxygen-containing reaction occurs at low temperature in order to secure step coverage.

따라서 박막의 품질을 개선하기 위해서 플라즈마 및 급속열처리(Rapid Thermal Annealing)공정이 새로 도입되었다.Therefore, plasma and rapid thermal annealing processes have been newly introduced to improve the quality of thin films.

상기와 같은 공정과 비교할 때 본 발명의 티타늄 실리사이드막(4) 상부에 형성된 내산화성이 높은 전도성막으로 형성된 플레이트 노드를 확산해온 산소원자를 하부에 있는 티타늄 실리사이드막(4)으로 구성된 스토리지 노드(4a)와 반응시켜서 상대적으로 반응 속도가 매우 빠르다.Compared to the above process, the storage node 4a composed of a titanium silicide layer 4 having oxygen atoms diffused through the plate node formed of a highly oxidation resistant conductive layer formed above the titanium silicide layer 4 of the present invention. ), The reaction rate is relatively fast.

그리고 TiO2로 구성된 유전체막(6)이 형성될 때 부피가 팽창하더라도 그 상부에 형성된 플레이트 노드(5)으로부터 압축 스트레스를 받기 때문에 도 3에 도시한 사진에서와 같이 TiO2와 플레이트 노드(5) 사이의 계면이 매우 매끈하다.When the dielectric film 6 made of TiO2 is formed, even if the volume expands, the compressive stress is received from the plate node 5 formed thereon. Thus, as shown in the photograph shown in FIG. The interface is very smooth.

더구나 열처리를 통하여 TiO2의 유전체막(6)을 형성하기 때문에 격자 부정합을 최대한 완하하여 누설전류에 악영향을 미치는 표면전하를 최소화시킬 수 있다.In addition, since the dielectric film 6 of TiO2 is formed through heat treatment, lattice mismatch can be minimized to minimize surface charges adversely affecting leakage current.

또한 스토리지 노드로 TiSi2를 사용하는 이유에 대하여 설명한다.It also explains why TiSi2 is used as the storage node.

스토리지 노드로 TiN을 사용하여 산화할 경우에도 TiO2의 유전체막을 형성할 수 있지만 이 경우 반응과 함께 발생하는 질소가 계면에 기체분자(N2) 상태로 존재하려 하기 때문에 TiN과 플레이트 노드 사이에 공간결함(Void)가 생성될 수 있다.Even when TiN is used as the storage node for oxidation, TiO2 dielectric film can be formed, but in this case, since nitrogen generated along with the reaction tries to exist as a gas molecule (N2) at the interface, there is a space defect between TiN and the plate node ( Voids can be generated.

그러나 본 발명에서와 같이 TiSi2를 사용하면 TiSi2는 산소와 반응하여 기체를 발생시키지 않으므로 공간결함없는 안정된 계면을 형성할 수 있다.However, when TiSi2 is used as in the present invention, TiSi2 does not generate gas by reacting with oxygen, thereby forming a stable interface without space defects.

다음에 상기와 같은 커패시터 제조방법에서 유전체막으로 TiO2가 형성되는 이유에 대하여 설명한다.Next, the reason why TiO 2 is formed as the dielectric film in the above capacitor manufacturing method will be described.

도 2는 TiO2 유전막과 SiO2 유전막에서의 평형 산소분압을 비교한 그래프이고, 도 3은 본 발명 일실시예에 따라 형성된 커패시터를 나타낸 사진이다.FIG. 2 is a graph comparing equilibrium oxygen partial pressures in a TiO 2 dielectric film and an SiO 2 dielectric film, and FIG. 3 is a photograph showing a capacitor formed according to an exemplary embodiment of the present invention.

도 2에서와 같이 Ti/TiO2가 공존하는 평형 산소분압이 Si/SiO2가 공존하는 평형 산소분압보다 낮기 때문에 열역학적으로 TiO2가 SiO2보다 더 안정하다.As shown in FIG. 2, TiO 2 is more thermodynamically stable than SiO 2 because the equilibrium oxygen partial pressure in which Ti / TiO 2 coexists is lower than the equilibrium oxygen partial pressure in which Si / SiO 2 coexists.

따라서 Ti와 Si를 섞어 놓고 산소분위기에서 열처리하면 Si보다 Ti의 산화 포텐셜이 더 크기 때문에 Si보다 Ti가 먼저 산화되는 것이 열역학적으로 안정하다.Therefore, when Ti and Si are mixed and heat treated in an oxygen atmosphere, it is thermodynamically stable that Ti is oxidized before Si because the oxidation potential of Ti is larger than that of Si.

상기와 같은 원리에 의해서 TiSi2가 산화될 경우에도 표면에 SiO2가 만들어지는 것보다 TiO2가 만들어지는 것이 열역학적으로 안정하다.According to the above principle, even when TiSi2 is oxidized, it is thermodynamically stable that TiO2 is made rather than SiO2 is formed on the surface.

예를 들어서 도 3에 도시한 바와 같이 도핑된 폴리실리콘상에 TiSi2를 형성하고 그 위에 Ir을 덮고서 산소분위기에서 열처리를 하면 TiSi2와 Ir의 계면 사이에 TiO2가 생성됨을 알 수 있다.For example, as shown in FIG. 3, when TiSi 2 is formed on the doped polysilicon, the Ti is covered with Ir and heat-treated in an oxygen atmosphere, TiO 2 is formed between the TiSi 2 and Ir interface.

상기와 같은 본 발명 반도체소자의 커패시터 제조방법은 다음과 같은 효과가 있다.The capacitor manufacturing method of the semiconductor device of the present invention as described above has the following effects.

첫째, 스토리지 노드를 콘택홀내에 직접 증착하여 형성하고, 스토리지 노드의 높이를 높이기 위해 별도의 산화물층을 형성할 필요가 없으므로 공정을 단순화 시킬 수 있다.First, since the storage node is formed by directly depositing it in the contact hole and there is no need to form a separate oxide layer to increase the height of the storage node, the process can be simplified.

둘째, 스토리지 노드와 플레이트 노드를 연이어 형성한 후에 열처리만으로 그 사이에 TiO2의 유전체막을 형성할 수 있고, 스토리지 노드와 유전체막을 형성하기 위한 추가 장비도 필요하지 않고, 스토리지 노드를 형성한 후와 플레이트 노드를 형성한 후에 후처리 공정이 필요없으므로 공정을 단순화 시킬 수 있다.Secondly, after forming the storage node and the plate node successively, a dielectric film of TiO2 can be formed between the heat treatment only and there is no need for additional equipment for forming the storage node and the dielectric film, and after forming the storage node and the plate node. After forming, since the post-treatment process is not necessary, the process can be simplified.

셋째, 스토리지 노드와 플레이트 노드를 연이어 형성한 후에 한버의 열처리만으로 그 사이에 고유전율과 낮은 누설전류를 갖는 고품질의 TiO2의 유전체막을 형성할 수 있으므로 공정을 단순화 시키면서 커패시터의 신뢰성을 높일 수 있다.Third, since the storage node and the plate node are successively formed, a high quality TiO 2 dielectric film having a high dielectric constant and a low leakage current can be formed therebetween by only heat treatment of the lever, thereby increasing the reliability of the capacitor while simplifying the process.

Claims

A step of sequentially forming an interlayer insulating film and a barrier film on the substrate,

Forming a contact hole in the interlayer insulating film and the barrier film so that one region of the substrate is exposed;

Forming a conductive film on the barrier film including the contact hole;

Forming a storage node in the contact hole by etching the conductive layer so that the barrier layer is exposed;

Forming a plate node on the front surface of the substrate including the storage node,

Forming a dielectric film between the storage node and the plate node by heat treatment in a gas atmosphere containing oxygen.

The method of claim 1, wherein the conductive film uses a titanium silicide film (TiSi 2).

The method of claim 1, wherein the plate node uses Pt, Ir, or Ru having strong oxidation resistance.

The method of claim 1, wherein the heat treatment is performed using oxygen and nitrogen or a mixed gas of oxygen and argon.

The method of claim 1, wherein the dielectric layer is formed of TiO 2 so as to have a thickness of 50 μm to 300 μm.