KR100360150B1 - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR100360150B1
KR100360150B1 KR1019950018912A KR19950018912A KR100360150B1 KR 100360150 B1 KR100360150 B1 KR 100360150B1 KR 1019950018912 A KR1019950018912 A KR 1019950018912A KR 19950018912 A KR19950018912 A KR 19950018912A KR 100360150 B1 KR100360150 B1 KR 100360150B1
Authority
KR
South Korea
Prior art keywords
film
ruthenium
semiconductor device
forming
capacitor
Prior art date
Application number
KR1019950018912A
Other languages
Korean (ko)
Other versions
KR970003997A (en
Inventor
최경근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950018912A priority Critical patent/KR100360150B1/en
Priority to TW085107601A priority patent/TW315506B/zh
Priority to JP8166338A priority patent/JP2802262B2/en
Priority to CN96107006A priority patent/CN1054702C/en
Priority to US08/670,592 priority patent/US5702970A/en
Publication of KR970003997A publication Critical patent/KR970003997A/en
Priority to US08/925,060 priority patent/US5953576A/en
Priority to US09/336,698 priority patent/US6080594A/en
Priority to CN99123981.4A priority patent/CN1122306C/en
Application granted granted Critical
Publication of KR100360150B1 publication Critical patent/KR100360150B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

PURPOSE: A method for forming a capacitor of a semiconductor device is provided to be capable of improving the characteristics and reliability of the semiconductor device by stably forming a ruthenium oxide layer on the surface of a ruthenium layer. CONSTITUTION: A lower insulating layer(13) having a storage node contact plug(19), is formed on the upper portion of a semiconductor substrate(11). After sequentially depositing a titanium/titanium nitride layer(21) and a ruthenium layer(23) on the entire surface of the resultant structure, the resultant structure is selectively etched by using a storage node mask as an etching mask. An insulating layer(27) containing oxygen is formed on the resultant structure. A ruthenium oxide layer(29) used as a storage node, is formed on the ruthenium layer by reacting the ruthenium layer with the insulating layer using a heat treatment. After removing the insulating layer, a dielectric layer and an upper electrode are formed on the resultant structure.

Description

반도체소자의 캐패시터 형성방법Capacitor Formation Method of Semiconductor Device

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 초고집적화 된 반도체소자에 충분한 정전용량을 확보할 수 있도록 하부전극, 유전체막 및 상부전극의 캐패시터를 형성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a technique of forming a capacitor of a lower electrode, a dielectric film, and an upper electrode to ensure sufficient capacitance in an ultra-highly integrated semiconductor device.

반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As semiconductor devices are highly integrated and cell size is reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode.

특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, it is important to reduce the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, which is an important factor for high integration of the DRAM device.

그래서, ( εo X εr XA ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 )로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수 εr 이 높은, 즉 고유전율을 갖는 물질로 상기 T 를 얇게 형성함으로써 반도체소자의 고집적화를 가능하게 하였다.Therefore, the capacitance C of the capacitor represented by (εo X εr XA) / T (wherein εo is the dielectric constant of the dielectric film, εr is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film) is increased. In order to achieve this, high integration of the semiconductor device is made possible by forming the thin film of T with a material having a high dielectric constant ε r, that is, a high dielectric constant.

그러나, 종래기술에서 캐패시터를 형성하는 하부전극 표면에 발생되는 힐록( hillock ) 및 핀홀( pin hole )로 인해 전기적 소자인 경우에 있어서, 전기적 특성의 불안정성 및 재현성의 부족한 단점을 갖고 있다. 그리고, 상기 단점을 해결하기 위하여, 상기 하부전극와 상부전극을 루데늄산화막 ( RuO2)으로 형성하고 이를 열공정으로 안정화시켜 사용하였다.However, in the case of an electrical device due to hillocks and pin holes generated on the lower electrode surface forming the capacitor in the prior art, there are disadvantages of instability and reproducibility of electrical characteristics. In order to solve the above disadvantage, the lower electrode and the upper electrode were formed of a ruthenium oxide film (RuO 2 ) and stabilized by a thermal process.

여기서, 상기 루테늄산화막은 루테늄 타겟과 산소기체를 이용하여 형성하거나, 루테늄을 CVD 방법으로 증착하고, 튜브에서 어닐링공정으로 산화시켜 형성하였다. 이때, 전자는 루테늄의 낮은 산화속도 때문에 안정된 루테늄산화막을 형성하기가 어려우며 상기 산소기체의 분압이 높은 경우는 휘발성이 강한 RuO3가스나 RuO4가스가 발생되어 박막이 휘발되는 현상이 있다. 그리고, 후자는 튜브에서 산화시킬때 루테늄산화막보다 휘발성이 강한 RuO3가스나 RuO4가스가 발생되어 박막이 휘발하는 현상이 있다.Here, the ruthenium oxide film was formed using a ruthenium target and an oxygen gas, or ruthenium was deposited by a CVD method, and then oxidized by annealing in a tube. In this case, it is difficult to form a stable ruthenium oxide film due to the low oxidation rate of ruthenium, and when the partial pressure of the oxygen gas is high, a volatile RuO 3 gas or RuO 4 gas is generated and the thin film is volatilized. In the latter case, when the tube is oxidized, RuO 3 gas or RuO 4 gas, which is more volatile than ruthenium oxide film, is generated and the thin film volatilizes.

상기 현상으로 인하여 예정된 캐패시터를 형성하지 못함으로써 반도체소자의 신뢰성 및 특성을 저하시켜 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.Due to the above phenomenon, it is difficult to form a predetermined capacitor, thereby degrading the reliability and characteristics of the semiconductor device, thereby making it difficult to integrate the semiconductor device.

따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 전극으로 사용되는 루테늄산화막을 안정되게 형성함으로써 반도체소자의 신뢰성 및 특성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a method for forming a capacitor of a semiconductor device that can stably form a ruthenium oxide film used as an electrode to improve the reliability and characteristics of the semiconductor device and enable high integration of the semiconductor device in order to solve the problems of the prior art. Its purpose is to.

이상의 목적을 달성하기 위한 본 발명인 반도체소자의 캐패시터 형성방법의 특징은,The characteristics of the capacitor forming method of a semiconductor device of the present invention for achieving the above object,

반도체기판 상부에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug on the semiconductor substrate;

전체표면 상부에 티타늄막/티타늄질화막 적층구조와 루테늄막을 일정 두께 형성하는 공정과,Forming a titanium film / titanium nitride film stack structure and a ruthenium film on the entire surface, and

저장전극마스크를 식각마스크로 이용하여 상기 루테늄막과 티타늄막/티타늄질화막 적층구조를 식각하는 공정과,Etching the ruthenium layer and the titanium / titanium nitride layer stack structure using a storage electrode mask as an etch mask;

전체표면 상부에 산소가 함유된 절연막을 형성하는 공정과,Forming an insulating film containing oxygen on the entire surface;

어닐링공정으로 상기 루테늄막과 절연막을 반응시켜 상기 루테늄막 표면에 저장전극으로 사용되는 루테늄산화막을 일정 두께 형성하는 공정과,Forming a ruthenium oxide film used as a storage electrode on a surface of the ruthenium film by reacting the ruthenium film and the insulating film by an annealing process;

상기 절연막을 제거하는 공정과,Removing the insulating film;

전체표면 상부에 유전체막과 상부전극을 형성하는 공정을 포함하는데 있다.And forming a dielectric film and an upper electrode over the entire surface.

또한, 상기 저장전극 콘택플러그는 다결정실리콘으로 형성된 것과,In addition, the storage electrode contact plug is formed of polycrystalline silicon,

상기 티타늄막은 100 내지 300 Å 두께로 형성되는 것과,The titanium film is formed to a thickness of 100 to 300 Å,

상기 티타늄질화막은 200 내지 500 Å 두께로 형성되는 것과,The titanium nitride film is formed to a thickness of 200 to 500 Å,

상기 루테늄막은 3000 내지 5000 Å 두께로 형성되는 것과,The ruthenium film is formed to a thickness of 3000 to 5000 5000,

상기 루테늄막은 루테늄 타겟을 이용한 스퍼터링방법으로 형성되는 것과,The ruthenium film is formed by a sputtering method using a ruthenium target,

상기 루테늄막은 화학기상증착 ( CVD : Chemical Vapor Deposition, 이하에서 CVD 라 함 ) 방법으로 형성되는 것과,The ruthenium film is formed by a chemical vapor deposition (CVD: Chemical Vapor Deposition, CVD hereinafter) method,

상기 CVD 방법은 Ru(C5H5)2, Ru(NO)NO3)3, RuO4, RuF5또는 H3Ru(SO3)2OH등을 사용하여 200 내지 500 ℃ 온도에서 실시되는 것과,The CVD method is performed at a temperature of 200 to 500 ° C. using Ru (C 5 H 5 ) 2 , Ru (NO) NO 3 ) 3 , RuO 4 , RuF 5, or H 3 Ru (SO 3 ) 2 OH. ,

상기 절연막은 SOG 산화막으로 형성되는 것과,The insulating film is formed of an SOG oxide film,

상기 절연막은 1000 내지 5000 Å 두께로 형성되는 것과,The insulating film is formed to a thickness of 1000 to 5000 Å,

상기 절연막은 10 내지 500 Å 두께로 형성되는 것과,The insulating film is formed to a thickness of 10 to 500 Å,

상기 어닐링공정은 400 내지 900 ℃ 의 온도에서 30 분 내지 2 시간 동안 실시되는 것과,The annealing process is carried out for 30 minutes to 2 hours at a temperature of 400 to 900 ℃,

상기 루테늄산화막은 300 내지 500 Å 두께로 형성되는 것과,The ruthenium oxide film is formed to a thickness of 300 to 500 Å,

상기 절연막 제거공정은 비.오.이. ( BOE : Buffered Oxide Etchant, 이하에서 BOE 라 함 ) 용액이 사용되는 것과,The insulating film removing process is B. O. E. (BOE: Buffered Oxide Etchant, hereinafter referred to as BOE)

상기 BOE 용액은 순수에 대하여 100 : 1 의 비율로 혼합되어 형성되는 것이다.The BOE solution is formed by mixing in a ratio of 100: 1 to pure water.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 실명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1A도 내지 제1G도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성공정을 도시한 단면도이다.1A to 1G are cross-sectional views showing a capacitor forming process of a semiconductor device according to an embodiment of the present invention.

제1A도를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 이때, 상기 하부절연층(13)은 소자분리절연막(도시안됨), 게이트전극(도시안됨) 또는 비트라인(도시안됨) 등의 구조물이 형성하고 절연물질로 평탄화시켜 형성된 것이다.Referring to FIG. 1A, a lower insulating layer 13 is formed on the semiconductor substrate 11. In this case, the lower insulating layer 13 is formed by forming a structure such as a device isolation insulating film (not shown), a gate electrode (not shown), or a bit line (not shown) and planarizing it with an insulating material.

그 다음, 캐패시터 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반도체 기판(11)의 예정된 부분을 노출시키는 콘택홀(15)을 형성한다. 상기 콘택홀(15)의 측벽에 질화막 스페이서(17)를 형성한다.Next, a contact hole 15 exposing a predetermined portion of the semiconductor substrate 11 is formed by an etching process using a capacitor contact mask (not shown). A nitride film spacer 17 is formed on sidewalls of the contact hole 15.

그리고, 상기 콘택홀(15)을 통하여 상기 반도체기판(11)에 접속되는 다결정실리콘막(도시안됨)을 일정 두께 전면증착한다.Then, the polysilicon film (not shown) connected to the semiconductor substrate 11 through the contact hole 15 is deposited on a predetermined thickness.

다음, 상기 다결정실리콘막을 전면식각하여 상기 콘택홀(15)의 내부에 저장전극 콘택플러그(19)를 형성한다.Next, the polysilicon layer is etched to form a storage electrode contact plug 19 in the contact hole 15.

제1B도를 참조하면, 전체표면 상부에 티타늄막/티타늄질화막(21)과 RuO2막(23)을 순차적으로 형성한다. 이때, 상기 티타늄막은 100 내지 300 Å 두께로 형성되고, 상기 티타늄질화막은 200 내지 500 Å 두께로 형성된 것이다.Referring to FIG. 1B, a titanium film / titanium nitride film 21 and a RuO 2 film 23 are sequentially formed on the entire surface. In this case, the titanium film is formed to a thickness of 100 to 300 kPa, the titanium nitride film is formed to a thickness of 200 to 500 kPa.

그 다음에, 상기 티타늄막/티타늄질화막(21) 상부에 루테늄막(23)을 일정 두께 형성한다. 이때, 상기 루테늄막(23)은 3000 내지 5000 Å 두께로 형성된 것이다. 그리고, 상기 루테늄막(23)은 루테늄 타겟을 사용하는 스피터링방법으로 증착되거나, Ru(C5H5)2, Ru(NO)NO3)3, RuO4, RuF5또는 H3Ru(SO3)2OH 등을 사용하여 200 내지 500 ℃ 온도에서 CVD 방법으로 증착된 것이다.Next, a ruthenium film 23 is formed on the titanium film / titanium nitride film 21 at a predetermined thickness. At this time, the ruthenium film 23 is formed to a thickness of 3000 to 5000 Å. The ruthenium film 23 may be deposited by sputtering using a ruthenium target, or may be Ru (C 5 H 5 ) 2 , Ru (NO) NO 3 ) 3 , RuO 4 , RuF 5 or H 3 Ru (SO 3 ) It is deposited by the CVD method at a temperature of 200 to 500 ℃ using 2 OH or the like.

그 다음에, 상기 루테늄막(23) 상부에 감광막패턴(25)을 형성한다. 이때, 상기 감광막패턴(25)은 저장전극마스크(도시안됨)를 이용한 사진공정으로 형성된 것이다.Next, a photosensitive film pattern 25 is formed on the ruthenium film 23. In this case, the photoresist pattern 25 is formed by a photo process using a storage electrode mask (not shown).

제1C도를 참조하면, 상기 감광막패턴(25)을 식각마스크로하여 상기 루테늄막(23)과 티타늄막/티타늄질화막(21)을 식각한다. 이때, 상기 루테늄막(23)과 티타늄막/티타늄질화막(21) 식각공정은 상기 하부절연층(13)을 식각장벽으로 하여 실시된 것이다.Referring to FIG. 1C, the ruthenium film 23 and the titanium film / titanium nitride film 21 are etched using the photoresist pattern 25 as an etching mask. In this case, the etching process of the ruthenium film 23 and the titanium film / titanium nitride film 21 is performed by using the lower insulating layer 13 as an etching barrier.

다음, 상기 감광막패턴(25)을 제거한다.Next, the photoresist pattern 25 is removed.

제1D도를 참조하면, 전체표면상부에 SOG 산화막(27)을 형성한다. 이때, 상기 SOG 산화막(27)은 1000 내지 5000 Å 두께로 형성된 것이다.Referring to FIG. 1D, an SOG oxide film 27 is formed over the entire surface. At this time, the SOG oxide film 27 is formed to a thickness of 1000 to 5000 Å.

제1E도를 참조하면, 400 내지 900 ℃ 온도의 튜브(도시안됨)에서 30 분 내지 2 시간 동안 어닐링공정을 실시함으로써 루테늄산화막(29)을 형성한다. 이때, 상기 루테늄산화막(29)은 상기 SOG 산화막(27)의 산소가 상기 루테늄막(23)으로 확산되어 발생되는 산화공정으로 인하여 상기 루테늄막(23) 표면에 300 내지 500 Å 두께로 형성된 것이다.Referring to FIG. 1E, the ruthenium oxide film 29 is formed by annealing for 30 minutes to 2 hours in a tube (not shown) at a temperature of 400 to 900 ° C. In this case, the ruthenium oxide film 29 is formed to have a thickness of 300 to 500 Å on the surface of the ruthenium film 23 due to an oxidation process generated by oxygen of the SOG oxide film 27 diffused into the ruthenium film 23.

그리고, 상기 제1D도와 제1E도의 공정에서 형성된 상기 루테늄산화막(29)이 충분하지 못할 때는 상기 SOG 산화막(27)의 두께를 500 Å 이하로 형성하고 불순물인 산소를 주입하고 어닐링공정을 실시하여 충분한 루테늄산호막을 형성할 수 있다.When the ruthenium oxide film 29 formed in the processes of FIGS. 1D and 1E is not sufficient, the SOG oxide film 27 is formed to a thickness of 500 kPa or less, oxygen as an impurity is injected, and an annealing process is performed. A ruthenium coral film can be formed.

제1F도를 참조하면, 상기 SOC 산화막(27)을 제거한다. 이때, 상기 제거공정은 BOE 용액에 대하여 순수를 1:100 의 비율로 혼합한 용액에 1 내지 10 분 동안 담구어 실시된 것이다.Referring to FIG. 1F, the SOC oxide film 27 is removed. At this time, the removal step is carried out by dipping for 1 to 10 minutes in a solution of pure water in a ratio of 1: 100 to the BOE solution.

제1G도를 참조하면, 전체표면 상부에 유전체막(31)과 상부전극(33)을 형성한다. 이때, 상기 유전체막(31)은 BST 나 PZT 의 고유전율을 갖는 박막으로 형성된 것이다.Referring to FIG. 1G, the dielectric film 31 and the upper electrode 33 are formed over the entire surface. In this case, the dielectric film 31 is formed of a thin film having a high dielectric constant of BST or PZT.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 안정된 루테늄산화막을 형성함으로써 누설전류밀도를 감소시키고 반도체소자의 특성을 향상시켜 반도체소자의 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 이점이 있다.As described above, the method for forming a capacitor of a semiconductor device according to the present invention, by forming a stable ruthenium oxide film to reduce the leakage current density, improve the characteristics of the semiconductor device to improve the reliability of the semiconductor device and enable high integration of the semiconductor device This has the advantage.

제 1A 도 내지 제 1G 도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도1A to 1G are cross-sectional views showing a capacitor forming method of a semiconductor device according to an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 명칭 ><Name of code for main part of drawing>

11 : 반도체기판 13 : 하부절연층11: semiconductor substrate 13: lower insulating layer

15 : 콘택홀 17 : 질화막 스페이서15 contact hole 17 nitride film spacer

19 : 저장전극 콘택플러그 21 : 티타늄막/티타늄질화막19: storage electrode contact plug 21: titanium film / titanium nitride film

23 : 루테늄막 25 : 감광막패턴23: ruthenium film 25: photosensitive film pattern

27 : SOG 산화막 29 : 루테늄산화막27 SOG oxide film 29 Ruthenium oxide film

31 : 유전체막 33 : 상부전극31 dielectric film 33 upper electrode

Claims (15)

반도체기판 상부에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug on the semiconductor substrate; 전체표면 상부에 티타늄막/티타늄질화막 적층구조와 루테늄막을 일정 두께 형성하는 공정과,Forming a titanium film / titanium nitride film stack structure and a ruthenium film on the entire surface, and 저장전극마스크를 식각마스크로 이용하여 상기 루테늄막과 티타늄막/티타늄질화막 적층구조를 식각하는 공정과,Etching the ruthenium layer and the titanium / titanium nitride layer stack structure using a storage electrode mask as an etch mask; 전체표면 상부에 산소가 함유된 절연막을 형성하는 공정과,Forming an insulating film containing oxygen on the entire surface; 어닐링공정으로 상기 루테늄막과 절연막을 반응시켜 상기 루테늄막 표면에 저장전극으로 사용되는 루테늄산화막을 일정 두께 형성하는 공정과,Forming a ruthenium oxide film used as a storage electrode on a surface of the ruthenium film by reacting the ruthenium film and the insulating film by an annealing process; 상기 절연막을 제거하는 공정과,Removing the insulating film; 전체표면 상부에 유전체막과 상부전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.A method for forming a capacitor of a semiconductor device comprising the step of forming a dielectric film and an upper electrode over the entire surface. 제 1 항에 있어서,The method of claim 1, 상기 저장전극 콘택플러그는 다결정실리콘으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the storage electrode contact plug is formed of polycrystalline silicon. 제 1 항에 있어서,The method of claim 1, 상기 티타늄막은 100 내지 300 Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 개패시터 형성방법.The titanium film is a capacitor formation method of a semiconductor device, characterized in that formed in a thickness of 100 to 300 300. 제 1 항에 있어서,The method of claim 1, 상기 티타늄질화막은 200 내지 500 Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The titanium nitride film is a capacitor forming method of the semiconductor device, characterized in that formed in a thickness of 200 to 500 kHz. 제 1 항에 있어서,The method of claim 1, 상기 루테늄막은 3000 내지 5000 Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The ruthenium film is a capacitor forming method of a semiconductor device, characterized in that formed in the thickness of 3000 to 5000 Å. 제 1 항에 있어서,The method of claim 1, 상기 루테늄막은 루테늄 타겟을 이용한 스퍼터링방법으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The ruthenium film is a capacitor forming method of a semiconductor device, characterized in that formed by the sputtering method using a ruthenium target. 제 1 항에 있어서,The method of claim 1, 상기 루테늄막은 CVD 방법으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the ruthenium film is formed by a CVD method. 제 7 항에 있어서,The method of claim 7, wherein 상기 루테늄막은 200 내지 500 ℃ 온도에서 Ru(C5H5)2, Ru(NO)NO3)3, RuO4, RuF5또는 H3Ru(SO3)2OH을 소오스로 사용하는 CVD방법으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The ruthenium film is a CVD method using Ru (C 5 H 5 ) 2 , Ru (NO) NO 3 ) 3 , RuO 4 , RuF 5, or H 3 Ru (SO 3 ) 2 OH as a source at a temperature of 200 to 500 ° C. Capacitor forming method of a semiconductor device, characterized in that formed. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 SOG 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the insulating film is formed of an SOG oxide film. 제 1 항에 있어서,The method of claim 1, 상기 절연막을 1000 내지 5000 Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the insulating film is formed to a thickness of 1000 to 5000 kHz. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 10 내지 500 Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the insulating film is formed to a thickness of 10 to 500 kHz. 제 1 항에 있어서,The method of claim 1, 상기 어닐링공정은400 내지 900 ℃ 의 온도에서 30 분 내지 2 시간 동안 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The annealing process is a capacitor forming method of a semiconductor device, characterized in that carried out for 30 minutes to 2 hours at a temperature of 400 to 900 ℃. 제 1 항에 있어서,The method of claim 1, 상기 루테늄산화막은 300 내지 500 Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The ruthenium oxide film is a capacitor forming method of a semiconductor device, characterized in that formed in a thickness of 300 to 500 Å. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 BOE 용액을 식각용액으로 사용하여 제거되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And the insulating film is removed using a BOE solution as an etching solution. 제 14 항에 있어서,The method of claim 14, 상기 BOE 용액은 순수에 대하여 100 : 1 의 비율로 혼합되어 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The BOE solution is a capacitor formation method of a semiconductor device, characterized in that formed by mixing in a ratio of 100: 1 with respect to pure water.
KR1019950018912A 1995-06-26 1995-06-30 Method for forming capacitor of semiconductor device KR100360150B1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019950018912A KR100360150B1 (en) 1995-06-30 1995-06-30 Method for forming capacitor of semiconductor device
TW085107601A TW315506B (en) 1995-06-26 1996-06-25
JP8166338A JP2802262B2 (en) 1995-06-26 1996-06-26 Method for manufacturing capacitor of semiconductor device
CN96107006A CN1054702C (en) 1995-06-26 1996-06-26 Method for producing semiconductor device capacitor
US08/670,592 US5702970A (en) 1995-06-26 1996-06-26 Method for fabricating a capacitor of a semiconductor device
US08/925,060 US5953576A (en) 1995-06-26 1997-09-09 Method for fabricating a capacitor of a semiconductor device
US09/336,698 US6080594A (en) 1995-06-26 1999-06-21 Method for fabricating a capacitor of a semiconductor device
CN99123981.4A CN1122306C (en) 1995-06-26 1999-11-22 Method for manufacture of semiconductor capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018912A KR100360150B1 (en) 1995-06-30 1995-06-30 Method for forming capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR970003997A KR970003997A (en) 1997-01-29
KR100360150B1 true KR100360150B1 (en) 2003-03-06

Family

ID=37490492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018912A KR100360150B1 (en) 1995-06-26 1995-06-30 Method for forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100360150B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859383B2 (en) 2009-02-06 2014-10-14 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having dielectric layer with improved electrical characteristics
CN105575988A (en) * 2015-12-28 2016-05-11 上海集成电路研发中心有限公司 Method for preventing high-K material oxygen diffusion

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702116B1 (en) * 2001-01-04 2007-03-30 주식회사 하이닉스반도체 Fabrication method for semiconductor device having high insulator capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920702554A (en) * 1990-09-28 1992-09-04 아이자와 스스무 Semiconductor devices
KR940001377A (en) * 1992-06-03 1994-01-11 김광호 Manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920702554A (en) * 1990-09-28 1992-09-04 아이자와 스스무 Semiconductor devices
KR940001377A (en) * 1992-06-03 1994-01-11 김광호 Manufacturing method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859383B2 (en) 2009-02-06 2014-10-14 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having dielectric layer with improved electrical characteristics
CN105575988A (en) * 2015-12-28 2016-05-11 上海集成电路研发中心有限公司 Method for preventing high-K material oxygen diffusion

Also Published As

Publication number Publication date
KR970003997A (en) 1997-01-29

Similar Documents

Publication Publication Date Title
KR0155918B1 (en) Capacitor forming method of apparatus semiconductor use of a selective tungsten nitride thin film
US5843818A (en) Methods of fabricating ferroelectric capacitors
KR100401503B1 (en) Method for fabricating capacitor of semiconductor device
US5364813A (en) Stacked DRAM poly plate capacitor
US4322881A (en) Method for manufacturing semiconductor memory devices
KR0144932B1 (en) Capacitor of semiconductor device and manufacturing method thereof
KR20030058317A (en) Method for fabricating capacitor
KR100360150B1 (en) Method for forming capacitor of semiconductor device
KR19980026333A (en) Capacitor Structure and Manufacturing Method
KR100312384B1 (en) Method of forming a capacitor in a semiconductor
KR20000023170A (en) Capacitor arranged on a supporting frame in a semiconductor arrangement and method for producing the same
KR100300046B1 (en) Fabricating method of semiconductor device
KR20000027444A (en) Method for forming contact hole of semiconductor device
KR0159013B1 (en) Capacitor fabrication method of semiconductor device
US6303491B1 (en) Method for fabricating self-aligned contact hole
KR100275116B1 (en) Method for forming capacitor of semiconductor device
KR100370169B1 (en) Method for manufacturing capacitor of semiconductor
KR20000003511A (en) METHOD OF FORMING CAPACITOR OF SEMICONDUCTOR USING TiN FILM
KR0159019B1 (en) Capacitor fabrication method of semiconductor device
KR100400285B1 (en) Method for manufacturing semiconductor device
KR100448855B1 (en) Manufacturing method for semiconductor device
KR100268911B1 (en) Capacitor of semiconductor device and manufacturing method thereof
KR20010003252A (en) Fabricating method for capacitor of semiconductor device
KR100359155B1 (en) Method for manufacturing electric charge storage node of semiconductor device
KR100256798B1 (en) Forming method of self-align contact of semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 13