JPH06112157A - Semiconductor device and manufacture therefor - Google Patents

Semiconductor device and manufacture therefor

Info

Publication number
JPH06112157A
JPH06112157A JP25614492A JP25614492A JPH06112157A JP H06112157 A JPH06112157 A JP H06112157A JP 25614492 A JP25614492 A JP 25614492A JP 25614492 A JP25614492 A JP 25614492A JP H06112157 A JPH06112157 A JP H06112157A
Authority
JP
Japan
Prior art keywords
film
metal
contact hole
thin film
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25614492A
Other languages
Japanese (ja)
Inventor
Akira Sato
佐藤  明
Yoshifumi Kawamoto
佳史 川本
Shizunori Oyu
静憲 大湯
Natsuki Yokoyama
夏樹 横山
Masakazu Kono
正和 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP25614492A priority Critical patent/JPH06112157A/en
Publication of JPH06112157A publication Critical patent/JPH06112157A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form a metal silicide film not depending on a size of a contact hole by forming a thin metal film after the contact hole is opened on an insulation film, having it subjected to thermal treatment in a gas atmosphere containing nitrogen while forming a metal silicide film mainly containing the thin metal film at the bottom of the contact hole. CONSTITUTION:Photo resist is removed and a thin metal film 30 is formed by means of sputtering. In forming the thin metal film 30 by sputtering, thickness at the bottom of a contact hole 28 having a smaller aspect ratio due to a shadowing effect is smaller than that at the bottom of a contact hole 29. Thermal treatment at 800 deg.C is performed in a N2 atmosphere to form the thin metal film 3 into metal silicide film 31, 32. Thus thickness of metal silicide films 25, 31 at the bottom of the contact hole 28 and thickness of metal silicide films 25, 32 at the bottom of the contact hole 29 are almost constant.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体素子の製造に用い
る金属シリサイド膜の形成方法とコンタクトホールへの
金属プラグの形成方法を用いた半導体装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using a method of forming a metal silicide film used for manufacturing a semiconductor element and a method of forming a metal plug in a contact hole.

【0002】[0002]

【従来の技術】従来、半導体装置の製造等に際し、コン
タクト抵抗の低減を目的とした金属膜のシリサイド化が
検討されてきた。
2. Description of the Related Art Heretofore, when manufacturing a semiconductor device or the like, silicidation of a metal film has been studied for the purpose of reducing contact resistance.

【0003】例えば、特開昭63−143841号公報に記載の
方法は、スパッタ法でタングステン・シリサイド膜を形
成し、電極や配線として用いている。この方法は、スパ
ッタ法で金属シリサイド膜を形成するため、コンタクト
ホール底部に形成される金属シリサイド膜厚が、コンタ
クトホールのアスペクト比に依存するといった問題があ
った。このコンタクトホールの底部の金属シリサイド膜
厚は、コンタクト抵抗に大きな影響を及ぼす。例えば、
「西山 他2,シリサイド構造におけるTiSi2/Siコ
ンタクト抵抗のシリサイド膜厚依存性,第39回応用物
理学関係連合講演会予稿集,30a−ZM−9(199
2)p721」によれば、金属シリサイドの膜厚が厚く
なると、コンタクト抵抗が上昇することを述べている。
For example, in the method disclosed in Japanese Patent Laid-Open No. 63-143841, a tungsten silicide film is formed by a sputtering method and used as an electrode or a wiring. This method has a problem that the metal silicide film formed at the bottom of the contact hole depends on the aspect ratio of the contact hole because the metal silicide film is formed by the sputtering method. The metal silicide film thickness at the bottom of the contact hole has a great influence on the contact resistance. For example,
"Nishiyama other 2, silicide film thickness dependence of the TiSi 2 / Si contact resistance in the silicide structure, 39th Applied Physics Association Lectures Proceedings, 30a-ZM-9 (199
2) p721 ”, it is stated that the contact resistance increases as the film thickness of the metal silicide increases.

【0004】また、選択CVD法を用いてコンタクトホ
ール内に金属プラグ6を形成する場合、絶縁膜2の表面
状態によって、その選択性が著しく左右される。例え
ば、絶縁膜2の表面が荒れている場合に選択CVD法で
金属プラグ6を形成しようとすると、図3(a)に示す
ように、絶縁膜2上に金属粒9が発生してしまう。
Further, when the metal plug 6 is formed in the contact hole by using the selective CVD method, the surface condition of the insulating film 2 significantly affects its selectivity. For example, if the metal plug 6 is formed by the selective CVD method when the surface of the insulating film 2 is rough, metal particles 9 are generated on the insulating film 2 as shown in FIG.

【0005】この金属粒9は配線層間のショートの原因
となるばかりでなく、図3(b)に示すような金属配線
11,12間のショートの原因となる。特に、金属粒9
の径が大きい場合、あるいは金属配線11,12の間隔
が狭い場合には配線間ショートが多発する可能性が高
い。
The metal particles 9 cause not only a short circuit between wiring layers but also a short circuit between the metal wirings 11 and 12 as shown in FIG. 3B. In particular, metal particles 9
If the diameter is large, or if the distance between the metal wires 11 and 12 is narrow, there is a high possibility that short circuits between wires will occur frequently.

【0006】例えば、特開昭63−128712号公報に記載の
方法は、シリコン基板上に二酸化シリコン膜を形成し、
次いで二酸化シリコン膜の表面に不純物を導入して表面
状態を変化させ、二酸化シリコン膜にコンタクトホール
を開孔した後、選択CVD法を用いてコンタクトホール
内部のみにW膜を形成する。この方法は、二酸化シリコ
ン膜の表面に不純物を導入する際、二酸化シリコン膜表
面にダメージ層が形成され、選択CVD法によるW膜形
成時に、ダメージ層による選択性の劣化が懸念されると
いった問題があった。
[0006] For example, the method described in Japanese Patent Laid-Open No. 63-128712 discloses forming a silicon dioxide film on a silicon substrate,
Next, impurities are introduced into the surface of the silicon dioxide film to change the surface state, a contact hole is opened in the silicon dioxide film, and then a W film is formed only inside the contact hole by using the selective CVD method. This method has a problem that, when impurities are introduced into the surface of the silicon dioxide film, a damaged layer is formed on the surface of the silicon dioxide film, and there is a concern that the damage layer may deteriorate the selectivity when the W film is formed by the selective CVD method. there were.

【0007】また、特開昭62−199034号,特開昭62−19
9035号、及び特開昭63−44730 号公報に記載の方法は、
絶縁膜上に絶縁膜とは被エッチング特性の異なる皮膜を
形成し、コンタクトホール開孔後、選択CVD法によっ
てコンタクトホール内部のみにタングステン(W)膜を
形成するものである。このとき、選択性の劣化によって
皮膜上に堆積したW粒は皮膜のエッチングによって同時
に除去するものである。これらの方法は、工程が複雑に
なるといった問題があった。
Further, JP-A-62-199034 and JP-A-62-19
9035, and the method described in JP-A-63-44730,
A film having etching characteristics different from those of the insulating film is formed on the insulating film, and after forming the contact hole, a tungsten (W) film is formed only inside the contact hole by the selective CVD method. At this time, W particles deposited on the film due to deterioration of selectivity are simultaneously removed by etching the film. These methods have a problem that the process becomes complicated.

【0008】[0008]

【発明が解決しようとする課題】特開昭63−143841号公
報に記載の従来技術は、直径の異なるコンタクトホール
が複数存在する試料では、コンタクトホールの寸法が大
きいほどコンタクト底部に形成される金属シリサイド膜
厚が厚くなり、コンタクト抵抗が増大するという問題が
発生する。
The prior art disclosed in Japanese Patent Laid-Open No. 63-143841 discloses that in a sample having a plurality of contact holes with different diameters, the larger the contact hole size, the more metal is formed at the bottom of the contact. There is a problem that the silicide film becomes thick and the contact resistance increases.

【0009】また、特開昭62−199034号,特開昭62−19
9035号、及び特開昭63−44730 号公報に記載の従来技術
は、工程数が増加するだけでなく、選択性が著しく劣化
した場合には、絶縁膜上にW粒ではなく、Wが薄膜とし
て堆積する可能性が高くなる。この場合、皮膜のエッチ
ングが困難となり、Wを除去することが非常に困難とな
る。また、皮膜をエッチングできたとしても、除去する
Wがエッチング溶液中に多量に存在するため、試料表面
にWが再付着し、配線間あるいは配線層間のショートの
原因となることが考えられる。
Further, JP-A-62-199034 and JP-A-62-19
The conventional techniques described in No. 9035 and Japanese Patent Laid-Open No. 63-44730 not only increase the number of processes but also significantly deteriorate the selectivity, the W film is not a thin film but W particles on the insulating film. As a result, it is more likely to be deposited. In this case, it becomes difficult to etch the film and it becomes very difficult to remove W. Even if the film can be etched, since a large amount of W to be removed is present in the etching solution, it is considered that W is redeposited on the sample surface and causes a short circuit between wirings or between wiring layers.

【0010】本発明の目的は、コンタクトホールの寸法
に依存しない金属シリサイド膜を形成することにある。
また、本発明の他の目的は、CVD法を用いた金属プラ
グの形成方法において、その形成条件に依存せず、選択
性に優れた金属プラグを形成することにある。
An object of the present invention is to form a metal silicide film which does not depend on the size of the contact hole.
Another object of the present invention is to form a metal plug excellent in selectivity in a method for forming a metal plug using a CVD method, without depending on its forming condition.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明の方法または装置の特徴は、以下の点にあ
る。
In order to achieve the above object, the features of the method or apparatus of the present invention are as follows.

【0012】(1)絶縁膜にコンタクトホールを開孔
後、金属薄膜を形成し、N2 ガスあるいはNH3 等の窒
素を含むガス雰囲気で熱処理を行ない、絶縁膜上では前
記金属薄膜の少なくとも表面を窒化し、且つ、コンタク
トホール底部では前記金属薄膜を主成分とした金属シリ
サイド膜とすることを特徴とする。
(1) After forming a contact hole in the insulating film, a metal thin film is formed, and heat treatment is performed in a gas atmosphere containing nitrogen such as N 2 gas or NH 3 and at least the surface of the metal thin film on the insulating film. Is nitrided and a metal silicide film containing the metal thin film as a main component is formed at the bottom of the contact hole.

【0013】(2)(1)に記載の金属シリサイド膜と
絶縁膜上の金属窒化膜を形成した後、CVD(化学気相
成長)法を用いて金属膜を形成し、金属シリサイド膜上
にのみ前記金属膜を形成する。
(2) After the metal silicide film described in (1) and the metal nitride film on the insulating film are formed, the metal film is formed by the CVD (chemical vapor deposition) method, and the metal silicide film is formed on the metal silicide film. Only the metal film is formed.

【0014】(3)(1)に記載の熱処理は、炉体ある
いはRTA(Rapid Thermal Anneal)のいずれかを
用い、600〜900℃の温度範囲内で行なう。
(3) The heat treatment described in (1) is performed within a temperature range of 600 to 900 ° C. using either a furnace body or an RTA (rapid thermal anneal).

【0015】(4)(1)に記載の金属薄膜は、チタ
ン,タングステン,モリブデン,タンタル,コバルト,
ニッケルのうちいずれかで形成する。
(4) The metal thin film described in (1) is titanium, tungsten, molybdenum, tantalum, cobalt,
It is made of either nickel.

【0016】(5)(2)に記載のCVD法を用いた金
属膜は、アルミニウム,タングステン,チタン,タンタ
ル,銅、あるいはこれらを主成分とする合金膜、または
これらの金属の窒化膜で形成する。
(5) The metal film using the CVD method described in (2) is formed of aluminum, tungsten, titanium, tantalum, copper, or an alloy film containing these as main components, or a nitride film of these metals. To do.

【0017】(6)コンタクトホールを開孔後、金属薄
膜を形成し、N2 ガスあるいはNH3等の窒素を含むガ
ス雰囲気で熱処理を行ない、絶縁膜上では前記金属薄膜
の少なくとも表面を金属窒化膜とし、且つ、コンタクト
ホール底部では前記金属薄膜を主成分とした金属シリサ
イド膜とし、さらにCVD法を用いて金属シリサイド膜
上にのみに金属膜を形成する工程を有する。
(6) After opening the contact hole, a metal thin film is formed, and heat treatment is performed in a gas atmosphere containing nitrogen such as N 2 gas or NH 3 so that at least the surface of the metal thin film is metal nitrided on the insulating film. There is a step of forming a film and a metal silicide film containing the metal thin film as a main component at the bottom of the contact hole, and further forming a metal film only on the metal silicide film by using the CVD method.

【0018】(7)不純物を注入して拡散層を形成する
Si基板の表面に金属シリサイド膜を形成し、その後、
絶縁膜の形成、コンタクトホールの開孔、さらにスパッ
タリング法を用いて金属膜を形成し、コンタクトホール
底部の前記金属膜のみをシリサイド反応させる。
(7) A metal silicide film is formed on the surface of the Si substrate on which impurities are implanted to form a diffusion layer, and thereafter,
A metal film is formed by forming an insulating film, opening a contact hole, and a sputtering method, and only the metal film at the bottom of the contact hole is silicidized.

【0019】[0019]

【作用】本発明の作用を図1及び図2を用いて説明す
る。Si基板1上に絶縁膜2を形成し、フォトレジスト
をマスクとして絶縁膜2をドライエッチングし、コンタ
クトホールを開孔する。次いでフォトレジストを除去し
た後、金属薄膜3を形成する(図1(a))。次いで、
2 ガスあるいはNH3 等の窒素を含むガス雰囲気で6
00〜900℃の温度範囲で熱処理を行なうと、絶縁膜
2上では金属薄膜3の少なくとも表面が窒化され、金属
窒化膜4が形成される。一方、Si基板1と接触してい
る金属薄膜3は、温度範囲の特に高温側では窒化反応よ
りもSi基板1とのシリサイド反応が優先され、金属シ
リサイド膜5となる(図1(b))。
The operation of the present invention will be described with reference to FIGS. The insulating film 2 is formed on the Si substrate 1, and the insulating film 2 is dry-etched using the photoresist as a mask to open a contact hole. Then, after removing the photoresist, the metal thin film 3 is formed (FIG. 1A). Then
6 in a gas atmosphere containing nitrogen such as N 2 gas or NH 3.
When heat treatment is performed in the temperature range of 00 to 900 ° C., at least the surface of the metal thin film 3 is nitrided on the insulating film 2 to form the metal nitride film 4. On the other hand, in the metal thin film 3 that is in contact with the Si substrate 1, the silicidation reaction with the Si substrate 1 is prioritized over the nitriding reaction on the high temperature side of the temperature range, and becomes the metal silicide film 5 (FIG. 1B). .

【0020】例えば、金属薄膜3がTiの場合、RTA
(Rapid Thermal Anneal)を用いてN2 ガス雰囲気で
650℃の熱処理1分と800℃の熱処理1分を連続処
理すると、絶縁膜2上のTi膜の少なくとも表面は窒化
されてTiN膜となる。また、Si基板1と接触してい
るTi膜は、650℃の熱処理時にTiSix(x<
2)膜状態となり、800℃の熱処理によって低抵抗の
TiSi2 膜となる。このTiSi2 膜の表面は、部分
的にTiNとなっている可能性もあるが、その大部分は
TiSi2 の状態である。
For example, when the metal thin film 3 is Ti, RTA
(Rapid Thermal Anneal) is continuously performed in a N 2 gas atmosphere for 1 minute at 650 ° C. and 1 minute at 800 ° C., at least the surface of the Ti film on the insulating film 2 is nitrided to become a TiN film. In addition, the Ti film in contact with the Si substrate 1 has a TiSix (x <
2) It becomes a film state and becomes a low resistance TiSi 2 film by heat treatment at 800 ° C. The surface of this TiSi 2 film may be partially made of TiN, but most of it is in the state of TiSi 2 .

【0021】さらに、この金属シリサイド膜5上にCV
D法を用いて金属プラグ6を形成する。通常、この金属
プラグ6の形成は、選択CVD法を用いて選択的にコン
タクトホール内部のみに金属を埋め込むか、あるいは全
面CVD法で金属膜を試料全面に形成した後、エッチバ
ックを行なってコンタクトホール内部のみに金属を残す
かのどちらかである。例えば、SiH4 還元による選択
CVD法でWプラグを形成するような場合、試料の下地
材質、及び下地膜の表面状態によってその選択性が大き
く左右される。また、形成温度は280℃程度と比較的
低温で形成できるものの、選択性は形成温度にも影響さ
れるため、その温度制御が重要となる。
Further, CV is formed on the metal silicide film 5.
The metal plug 6 is formed by using the D method. Usually, the metal plug 6 is formed by selectively burying the metal only in the contact hole using a selective CVD method, or by forming a metal film on the entire surface of the sample by a full-scale CVD method, and then performing etchback to make contact. Either leave the metal only inside the hole. For example, in the case where a W plug is formed by a selective CVD method using SiH 4 reduction, its selectivity is greatly influenced by the underlying material of the sample and the surface condition of the underlying film. Further, although the formation temperature can be formed at a relatively low temperature of about 280 ° C., the selectivity is also influenced by the formation temperature, so that temperature control is important.

【0022】本発明は、金属シリサイド膜5上にのみ選
択性に優れた金属プラグ6を形成するものである。例え
ば、金属シリサイド膜5の材料としてTiSi2 膜、金
属プラグ6の材料としてWを用いる場合、SiH4 還元
による選択CVD法でWプラグを形成することもできる
し、またH2 還元によるCVD法でWプラグを形成する
こともできる。H2 還元によるCVD法は、その形成温
度が通常450〜550℃程度と、SiH4 還元に比べて
高温であり、一般的には試料全面にWを形成するために
用いられている。本発明では絶縁膜2上に金属窒化膜4
が存在しているため、H2 還元によるCVD法を用いて
も金属窒化膜4上にはWが形成されず、コンタクトホー
ル底部のTiSi2 膜上にのみWが形成される。このよ
うに、本発明はCVD法による金属膜の形成条件に依存
せず、選択性に優れた金属プラグ6が形成できる。
In the present invention, the metal plug 6 having excellent selectivity is formed only on the metal silicide film 5. For example, when a TiSi 2 film is used as the material of the metal silicide film 5 and W is used as the material of the metal plug 6, the W plug can be formed by the selective CVD method by SiH 4 reduction, or by the CVD method by the H 2 reduction. It is also possible to form a W plug. The CVD method using H 2 reduction has a formation temperature of about 450 to 550 ° C., which is higher than that of SiH 4 reduction, and is generally used to form W on the entire surface of a sample. In the present invention, the metal nitride film 4 is formed on the insulating film 2.
Therefore, W is not formed on the metal nitride film 4 even if the CVD method by H 2 reduction is used, and W is formed only on the TiSi 2 film at the bottom of the contact hole. As described above, the present invention can form the metal plug 6 having excellent selectivity without depending on the conditions for forming the metal film by the CVD method.

【0023】さらに、試料全面に配線金属膜7を形成
し、フォトレジストをマスクとして配線金属膜7をエッ
チングすると第1配線層が形成できる(図2(a))。
Further, the first wiring layer can be formed by forming the wiring metal film 7 on the entire surface of the sample and etching the wiring metal film 7 using the photoresist as a mask (FIG. 2A).

【0024】また、金属プラグ6を形成後、金属窒化膜
4のドライエッチングを行い、コンタクトホールの側壁
にのみ金属窒化膜の側壁膜8を残した状態で配線金属膜
7を形成する(図2(b))。この方法は、図2(a)
で示した方法に比べ、金属窒化膜4の膜厚分だけ試料の
平坦化に有効である。
After forming the metal plug 6, the metal nitride film 4 is dry-etched to form the wiring metal film 7 with the sidewall film 8 of the metal nitride film left only on the sidewall of the contact hole (FIG. 2). (B)). This method is shown in FIG.
Compared with the method described in (1), it is effective in flattening the sample by the film thickness of the metal nitride film 4.

【0025】[0025]

【実施例】本発明の一実施例を図4乃至図6を用いて説
明する。Si基板21にフィールド酸化膜22を形成し
た後、不純物のドーピングおよび拡散を行なって拡散層
23を形成し、さらに金属薄膜24を形成する(図4
(a))。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. After the field oxide film 22 is formed on the Si substrate 21, impurities are doped and diffused to form a diffusion layer 23, and further a metal thin film 24 is formed (FIG. 4).
(A)).

【0026】つぎにN2 雰囲気において800℃の熱処
理を行ない、金属薄膜24が拡散層23と接触している
部分のみ、シリサイド反応させて金属シリサイド膜25
を形成する。尚、本実施例では金属薄膜24の材料とし
てTi、金属シリサイド膜25としてTiSi2 膜を用
いた。また、フィールド酸化膜22上の未反応の金属薄
膜24はH22とアンモニアの混合溶液を用いてエッチ
ングした。ついで絶縁膜26を形成する(図4
(b))。さらに、フォトレジスト27を形成し、所望
のマスクパターンとする(図4(c))。
Next, heat treatment is performed at 800 ° C. in an N 2 atmosphere to cause a silicide reaction only in the portion where the metal thin film 24 is in contact with the diffusion layer 23 to cause the metal silicide film 25.
To form. In this embodiment, Ti is used as the material of the metal thin film 24 and a TiSi 2 film is used as the metal silicide film 25. The unreacted metal thin film 24 on the field oxide film 22 was etched using a mixed solution of H 2 O 2 and ammonia. Next, the insulating film 26 is formed (FIG. 4).
(B)). Further, a photoresist 27 is formed to form a desired mask pattern (FIG. 4 (c)).

【0027】ついでフォトレジスト27をマスクとして
絶縁膜26をエッチングし、所望のコンタクトホールを
28,29を開孔する(図5(a))。このとき、コン
タクトホールのアスペクト比(孔の深さ/孔の径)が小
さい程、絶縁膜26のエッチング速度が大きくなるとい
う特徴がある。そのためアスペクト比の大きなコンタク
トホール29のエッチングが終了した時点では、アスペ
クト比の小さなコンタクトホール28底部では過剰なエ
ッチングが行なわれ、金属シリサイド膜25もエッチン
グされてしまう。よって、コンタクトホール28底部の
金属シリサイド膜25の膜厚は、コンタクトホール29
底部の金属シリサイド膜25の膜厚に比べて薄くなる。
コンタクトホール部における配線の信頼性を確保するた
めには、金属シリサイド膜25の膜厚をコンタクトホー
ルのアスペクト比に依存せず一定にすることが必要であ
る。
Then, the insulating film 26 is etched by using the photoresist 27 as a mask to open desired contact holes 28 and 29 (FIG. 5A). At this time, the smaller the aspect ratio of the contact hole (hole depth / hole diameter), the higher the etching rate of the insulating film 26. Therefore, when etching of the contact hole 29 having a large aspect ratio is completed, excessive etching is performed at the bottom of the contact hole 28 having a small aspect ratio, and the metal silicide film 25 is also etched. Therefore, the film thickness of the metal silicide film 25 at the bottom of the contact hole 28 is equal to that of the contact hole 29.
It is thinner than the film thickness of the metal silicide film 25 at the bottom.
In order to secure the reliability of the wiring in the contact hole portion, it is necessary to make the film thickness of the metal silicide film 25 constant regardless of the aspect ratio of the contact hole.

【0028】つぎにフォトレジスト27を除去し(図5
(b))、スパッタリングによって金属薄膜30を形成
する(図5(c))。スパッタリングによって金属薄膜
30を形成する場合、シャドーイング効果によりアスペ
クト比の小さなコンタクトホール28底部の膜厚は、コ
ンタクトホール29底部の膜厚に比べて厚くなる。さら
に上記と同様の方法でN2 雰囲気で800℃の熱処理を
行ない、コンタクトホール28,29底部の金属薄膜3
0を金属シリサイド膜31,32とする(図6
(a))。これにより、コンタクトホール28底部の金
属シリサイド膜25,31の膜厚とコンタクトホール2
9底部の金属シリサイド膜25,32の膜厚はほぼ一定
となる。
Next, the photoresist 27 is removed (see FIG.
(B)), The metal thin film 30 is formed by sputtering (FIG.5 (c)). When the metal thin film 30 is formed by sputtering, the film thickness at the bottom of the contact hole 28 having a small aspect ratio becomes thicker than the film thickness at the bottom of the contact hole 29 due to the shadowing effect. Further, heat treatment is performed at 800 ° C. in an N 2 atmosphere in the same manner as described above, and the metal thin film 3 on the bottoms of the contact holes 28 and 29 is formed.
0 is used as the metal silicide films 31 and 32 (see FIG. 6).
(A)). As a result, the film thickness of the metal silicide films 25 and 31 at the bottom of the contact hole 28 and the contact hole 2
The film thicknesses of the metal silicide films 25 and 32 at the bottom of the 9 are substantially constant.

【0029】さらに金属配線膜33を形成し、金属配線
膜33と金属薄膜30の2層構造で第1配線層を形成す
る(図6(b))。また、絶縁膜26上の金属薄膜30
をエッチングした後、金属配線膜34を形成して第1配
線層とすることもできる(図6(c))。
Further, a metal wiring film 33 is formed, and a first wiring layer is formed with a two-layer structure of the metal wiring film 33 and the metal thin film 30 (FIG. 6B). In addition, the metal thin film 30 on the insulating film 26
After etching, the metal wiring film 34 may be formed to serve as the first wiring layer (FIG. 6C).

【0030】つぎに本発明を用いて、多層配線構造の半
導体装置を製造した実施例を示す。図7は多層配線構造
の断面図である。Si基板50上に絶縁膜51を形成
し、フォトレジストのマスクを用いて絶縁膜51をエッ
チングし、所望のコンタクトホールを開孔する。ついで
第1配線層52を形成し、フォトレジストのマスクを用
いて第1配線層52を所望のパターンにエッチングす
る。本実施例では第1配線層52としてW膜を用いた。
Next, an example of manufacturing a semiconductor device having a multilayer wiring structure using the present invention will be described. FIG. 7 is a sectional view of the multilayer wiring structure. An insulating film 51 is formed on the Si substrate 50, the insulating film 51 is etched using a photoresist mask, and desired contact holes are opened. Then, the first wiring layer 52 is formed, and the first wiring layer 52 is etched into a desired pattern using a photoresist mask. In this embodiment, a W film is used as the first wiring layer 52.

【0031】ついで層間絶縁膜53と金属窒化膜54を
形成し、フォトレジストをマスクとして2層膜をエッチ
ングし、所望のホールを開孔する。つぎにCVD法を用
いて金属膜を形成する。このとき、CVD法による金属
膜は金属窒化膜54上には形成されず、ホール内部のみ
に堆積し、選択性に優れた金属プラグ55が形成でき
た。尚、本実施例では金属窒化膜54としてTiN膜を
用い、CVD法による金属膜の材質をW膜とした。つぎ
に第2配線層56を形成し、フォトレジストをマスクと
して第2配線層56と金属窒化膜54をエッチングす
る。これにより、ホール部における配線の信頼性を確保
することができ、しかも試料の平坦化を向上することが
できた。
Then, an interlayer insulating film 53 and a metal nitride film 54 are formed, and the two-layer film is etched using the photoresist as a mask to open a desired hole. Next, a metal film is formed by using the CVD method. At this time, the metal film formed by the CVD method was not formed on the metal nitride film 54 but was deposited only inside the hole, and the metal plug 55 having excellent selectivity could be formed. In this example, a TiN film was used as the metal nitride film 54, and the material of the metal film formed by the CVD method was the W film. Next, the second wiring layer 56 is formed, and the second wiring layer 56 and the metal nitride film 54 are etched using the photoresist as a mask. As a result, the reliability of the wiring in the hole portion can be ensured and the flatness of the sample can be improved.

【0032】つぎに本発明により、半導体装置を製造し
た他の実施例を図8乃至図13に示す。N-Si基板1
51表面を酸化してSiO2 層152を形成し、このS
iO2層152をフォトレジストのマスクを用いてエッチ
ングして所望のパターンとし、このパターンをマスクに
不純物ドーピング,不純物拡散を行ないPウェル層15
3を形成する(図8(a))。
Next, another embodiment of manufacturing a semiconductor device according to the present invention is shown in FIGS. N - Si substrate 1
51 surface is oxidized to form a SiO 2 layer 152.
The io 2 layer 152 is etched into a desired pattern by using a photoresist mask, and the P well layer 15 is doped with impurities using this pattern as a mask.
3 is formed (FIG. 8A).

【0033】SiO2 層152を削除し、安定化のため
基板表面に酸化膜154を形成し、ついでSi34膜1
55を形成後フォトレジストパターン156によりエッ
チングを行ない、所望のパターンとし、さらにこの上に
フォトレジストパターン157を形成する(図8
(b))。これらのパターンをマスクとして不純物ドー
ピングによりP層158を形成し、フォトレジストパタ
ーン156,157を除去後、フィールド酸化を行な
い、Si34膜155を除去し、ゲート酸化を行なう
(図8(c))。
The SiO 2 layer 152 is removed, an oxide film 154 is formed on the surface of the substrate for stabilization, and then the Si 3 N 4 film 1 is formed.
After forming 55, etching is performed with a photoresist pattern 156 to form a desired pattern, and a photoresist pattern 157 is further formed thereon (FIG. 8).
(B)). A P layer 158 is formed by impurity doping using these patterns as a mask, the photoresist patterns 156 and 157 are removed, and then field oxidation is performed to remove the Si 3 N 4 film 155 and gate oxidation is performed (FIG. )).

【0034】厚さ0.3μm の多結晶Si膜159を形
成し、フォトレジストのマスクを用いて所望のパターン
にエッチングする(図9(a))。つぎに絶縁膜161
を形成し、フォトレジストのマスクにより所望のパター
ンとし、この絶縁膜161や多結晶Si膜159をマス
クに不純物ドーピングと拡散を行ないP高濃度層160を
形成する(図9(b))。絶縁膜161を除き、上記と
同様の方法でP高濃度層160を覆うように絶縁膜16
2を形成し、N高濃度層163を形成する(図9
(c))。
A polycrystalline Si film 159 having a thickness of 0.3 μm is formed, and is etched into a desired pattern using a photoresist mask (FIG. 9A). Next, the insulating film 161
Is formed into a desired pattern with a photoresist mask, and impurity doping and diffusion are performed using the insulating film 161 and the polycrystalline Si film 159 as a mask to form a P high-concentration layer 160 (FIG. 9B). Except for the insulating film 161, the insulating film 16 is formed so as to cover the P high concentration layer 160 by the same method as described above.
2 is formed, and the N high concentration layer 163 is formed (FIG. 9).
(C)).

【0035】絶縁膜162を除去し、全面にリンガラス
(PSG)の絶縁膜164を厚さ約0.6μm に形成す
る(図10(a))。さらにフォトレジスト165をマ
スクとして(図10(b))、絶縁膜164をエッチン
グし、コンタクトホール166を開孔した後フォトレジス
ト165を除去する(図10(c))。尚、ここ迄の工
程は従来の方法と同様である。
The insulating film 162 is removed, and a phosphorous glass (PSG) insulating film 164 is formed on the entire surface to a thickness of about 0.6 μm (FIG. 10A). Further, using the photoresist 165 as a mask (FIG. 10B), the insulating film 164 is etched, the contact hole 166 is opened, and then the photoresist 165 is removed (FIG. 10C). The steps up to this point are the same as in the conventional method.

【0036】つぎに金属薄膜167を形成する(図11
(a))。本実施例では金属薄膜167としてTi膜を
用い、その膜厚を30nmとした。つぎにN2 雰囲気に
おいて800℃の熱処理を行い、絶縁膜164上の金属
薄膜167を金属窒化膜168とし、Si基板と接して
いる金属薄膜167を金属シリサイド膜169とする
(図11(b))。さらにCVD法を用いて金属プラグ
170を形成する(図11(c))。尚、本実施例では
金属プラグとしてW膜を0.6μm 形成した。このCV
D法によるW膜は金属窒化膜168上には形成されず、
金属シリサイド膜169上のみに形成されるため、選択
性に優れた金属プラグ170が形成できる。
Next, a metal thin film 167 is formed (FIG. 11).
(A)). In this embodiment, a Ti film is used as the metal thin film 167 and its film thickness is 30 nm. Next, heat treatment is performed at 800 ° C. in an N 2 atmosphere to form the metal thin film 167 on the insulating film 164 as a metal nitride film 168 and the metal thin film 167 in contact with the Si substrate as a metal silicide film 169 (FIG. 11B). ). Further, the metal plug 170 is formed by using the CVD method (FIG. 11C). In this example, a W film having a thickness of 0.6 μm was formed as a metal plug. This CV
The W film formed by the D method is not formed on the metal nitride film 168.
Since it is formed only on the metal silicide film 169, the metal plug 170 having excellent selectivity can be formed.

【0037】ついで反応性イオンエッチングにより金属
窒化膜168を絶縁間164表面が露出するまでエッチ
ングし、コンタクトホール166の側壁にのみ側壁膜1
71として残す(図12(a))。さらにスパッタリン
グ法で金属膜を形成し、フォトレジストをマスクとして
所望のパターンにエッチングして第1配線層172を形
成する(図12(b))。尚、本実施例では第1配線層
172としてW膜を用い、その膜厚を0.3μm とし
た。
Next, the metal nitride film 168 is etched by reactive ion etching until the surface of the insulating portion 164 is exposed, and the side wall film 1 is formed only on the side wall of the contact hole 166.
It is left as 71 (FIG. 12A). Further, a metal film is formed by a sputtering method and is etched into a desired pattern by using a photoresist as a mask to form a first wiring layer 172 (FIG. 12B). In this embodiment, a W film is used as the first wiring layer 172 and its thickness is 0.3 μm.

【0038】つぎに層間絶縁膜173と金属薄膜174
を形成し、フォトレジストをマスクとして金属薄膜17
4と層間絶縁膜173を連続でエッチングし、所望のス
ルーホールを開孔する。尚、層間絶縁膜173の膜厚は
0.6μm であり、金属窒化膜174としてTiN膜を
用い、その膜厚を30nmとした。さらに上記と同様の
方法で金属プラグ175を形成する(図12(c))。
尚、金属プラグ175はW膜であり、その膜厚を0.5
μm とした。
Next, the interlayer insulating film 173 and the metal thin film 174.
And the metal thin film 17 using the photoresist as a mask.
4 and the interlayer insulating film 173 are continuously etched to form desired through holes. The film thickness of the interlayer insulating film 173 was 0.6 μm, a TiN film was used as the metal nitride film 174, and the film thickness was 30 nm. Further, the metal plug 175 is formed by the same method as described above (FIG. 12C).
The metal plug 175 is a W film and its film thickness is 0.5.
μm.

【0039】さらに配線用金属薄膜を形成し、フォトレ
ジストをマスクとして配線用金属薄膜と金属窒化膜17
4をエッチングして第2配線層176を形成する(図1
3)。第2配線層176の材質はAlを用い、その膜厚
は0.5μm である。
Further, a metal thin film for wiring is formed, and the metal thin film for wiring and the metal nitride film 17 are formed by using the photoresist as a mask.
4 is etched to form a second wiring layer 176 (see FIG. 1).
3). The material of the second wiring layer 176 is Al, and the thickness thereof is 0.5 μm.

【0040】これにより、直径0.25μm,深さ0.6
μmのコンタクトホール底部にTiシリサイド膜を形成
し、その上にW膜を埋め込み、平坦化することができ、
膜被覆形状の優れた配線膜を形成することができた。し
かも、W膜とSi基板との間にTiシリサイド膜が存在
しているため、極めて低いコンタクト抵抗が得られた。
また、選択性に優れたコンタクトホールへの金属埋め込
みが可能となった。
As a result, the diameter is 0.25 μm and the depth is 0.6.
A Ti silicide film can be formed on the bottom of the contact hole of μm, and a W film can be embedded on the Ti silicide film to planarize it.
A wiring film having an excellent film coating shape could be formed. Moreover, since the Ti silicide film exists between the W film and the Si substrate, an extremely low contact resistance was obtained.
In addition, it became possible to embed metal in the contact hole with excellent selectivity.

【0041】[0041]

【発明の効果】本発明によれば、コンタクトホールの寸
法に依存せず、均一な膜厚の金属シリサイド膜をコンタ
クトホール底部に形成することができるため、金属シリ
サイド膜の膜厚に依存したコンタクト抵抗の増大を防ぐ
ことができる。しかも、配線とSi基板間の接触抵抗を
低減することができるため、実質的なコンタクト抵抗の
低減が図れる。
According to the present invention, since a metal silicide film having a uniform film thickness can be formed at the bottom of the contact hole without depending on the size of the contact hole, the contact depending on the film thickness of the metal silicide film can be formed. It is possible to prevent an increase in resistance. Moreover, since the contact resistance between the wiring and the Si substrate can be reduced, the contact resistance can be substantially reduced.

【0042】また、絶縁膜にコンタクトホールを開孔
し、金属薄膜を形成した後、熱処理によってコンタクト
ホール底部の金属薄膜を全て金属シリサイド膜とし、絶
縁膜上の金属薄膜を金属窒化膜とすることにより、CV
D法を用いてコンタクトホールに金属プラグを形成する
際、選択性に優れた金属プラグが形成できた。尚、この
ときの金属プラグの形成条件は、選択CVD法の形成条
件に限らず、全面CVD法による形成条件でも選択性に
優れた金属プラグを形成することができる。
Further, after forming a contact hole in the insulating film and forming a metal thin film, the metal thin film at the bottom of the contact hole is entirely a metal silicide film by heat treatment, and the metal thin film on the insulating film is a metal nitride film. By CV
When forming the metal plug in the contact hole using the D method, the metal plug having excellent selectivity could be formed. The formation condition of the metal plug at this time is not limited to the formation condition of the selective CVD method, and the metal plug excellent in selectivity can be formed even under the formation condition of the whole surface CVD method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のコンタクトホール部における第一工程
の断面図。
FIG. 1 is a sectional view of a first step in a contact hole portion of the present invention.

【図2】本発明のコンタクトホール部における第二工程
の断面図。
FIG. 2 is a sectional view of a second step in the contact hole portion of the present invention.

【図3】従来の選択CVD法による金属プラグ形成の問
題点を示す断面図。
FIG. 3 is a sectional view showing a problem of forming a metal plug by a conventional selective CVD method.

【図4】本発明の一実施例のコンタクトホール部におけ
る第一工程の断面図。
FIG. 4 is a cross-sectional view of a first step in the contact hole portion of the embodiment of the present invention.

【図5】本発明の一実施例のコンタクトホール部におけ
る第二工程の断面図。
FIG. 5 is a sectional view of a second step in the contact hole portion of the embodiment of the present invention.

【図6】本発明の一実施例のコンタクトホール部におけ
る第三工程の断面図。
FIG. 6 is a sectional view of a third step in the contact hole portion of the embodiment of the present invention.

【図7】本発明の一実施例の多層配線構造の断面図。FIG. 7 is a sectional view of a multilayer wiring structure according to an embodiment of the present invention.

【図8】本発明の一実施例の第一の製造工程を示す素子
断面図。
FIG. 8 is an element sectional view showing a first manufacturing process of an embodiment of the present invention.

【図9】本発明の一実施例の第二の製造工程を示す素子
断面図。
FIG. 9 is an element cross-sectional view showing the second manufacturing process of the embodiment of the present invention.

【図10】本発明の一実施例の第三の製造工程を示す素
子断面図。
FIG. 10 is an element cross-sectional view showing the third manufacturing process of the embodiment of the present invention.

【図11】本発明の一実施例の第四の製造工程を示す素
子断面図。
FIG. 11 is an element sectional view showing a fourth manufacturing process of an example of the present invention.

【図12】本発明の一実施例の第五の製造工程を示す素
子断面図。
FIG. 12 is an element sectional view showing a fifth manufacturing process of an example of the present invention.

【図13】本発明の一実施例の第六の製造工程を示す素
子断面図。
FIG. 13 is an element sectional view showing a sixth manufacturing process of an example of the present invention.

【符号の説明】[Explanation of symbols]

1…Si基板、2…絶縁膜、3…金属薄膜、4…金属窒
化膜、5…金属シリサイド膜、6…金属プラグ。
1 ... Si substrate, 2 ... Insulating film, 3 ... Metal thin film, 4 ... Metal nitride film, 5 ... Metal silicide film, 6 ... Metal plug.

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 B 7514−4M (72)発明者 川本 佳史 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大湯 静憲 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 横山 夏樹 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 河野 正和 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内Continuation of front page (51) Int.Cl. 5 Identification number Internal reference number FI Technical indication location H01L 21/90 B 7514-4M (72) Inventor Yoshifumi Kawamoto 1-280, Higashi Koikeku, Kokubunji, Tokyo Hitachi, Ltd. Central Research Laboratory (72) Inventor Shigenori Oyu 1-280 Higashi Koikekubo, Kokubunji, Tokyo Hitachi Central Research Laboratory (72) Inventor Natsuki Yokoyama 1-280 Higashi Koikeku, Kokubunji, Tokyo Hitachi Central Research Center, Ltd. (72) Inventor Masakazu Kono 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Hitate Cho-LS Engineering Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】半導体装置の製造方法において、絶縁膜に
コンタクトホールを開孔後、金属薄膜を形成し、N2
スあるいはNH3等の窒素を含むガス雰囲気で熱処理を
行ない、前記絶縁膜上では前記金属薄膜の少なくとも表
面を窒化し、前記コンタクトホール底部では前記金属薄
膜を主成分とした金属シリサイド膜とすることを特徴と
する半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein after forming a contact hole in an insulating film, a metal thin film is formed, and a heat treatment is performed in a gas atmosphere containing nitrogen such as N 2 gas or NH 3 and the like. Then, at least the surface of the metal thin film is nitrided, and a metal silicide film containing the metal thin film as a main component is formed at the bottom of the contact hole.
【請求項2】請求項1において、金属シリサイド膜と絶
縁膜上の金属窒化膜を形成した後、化学気相成長(CV
D)法を用いて前記金属シリサイド膜上にのみ金属膜を
形成する半導体装置の製造方法。
2. The chemical vapor deposition (CV) method according to claim 1, after forming the metal silicide film and the metal nitride film on the insulating film.
D) A method of manufacturing a semiconductor device in which a metal film is formed only on the metal silicide film by using the method.
【請求項3】請求項1において、前記熱処理は、600
〜900℃の温度範囲内で行なう半導体装置の製造方
法。
3. The heat treatment according to claim 1, wherein the heat treatment is 600
A method for manufacturing a semiconductor device, which is performed within a temperature range of 900 ° C. to 900 ° C.
【請求項4】請求項1に記載の方法で製造され、前記金
属薄膜は、チタン,タングステン,モリブデン,タンタ
ル,コバルト,ニッケルのうちのいずれかからなる半導
体装置。
4. A semiconductor device manufactured by the method according to claim 1, wherein the metal thin film is made of any one of titanium, tungsten, molybdenum, tantalum, cobalt and nickel.
【請求項5】請求項2記載の方法で製造され、前記CV
D法を用いた金属膜は、アルミニウム,タングステン,
チタン,タンタル,銅、あるいはこれらを主成分とする
合金膜、またはこれらの金属の窒化膜からなる半導体装
置。
5. The CV manufactured by the method according to claim 2.
The metal film using the D method is aluminum, tungsten,
A semiconductor device made of titanium, tantalum, copper, an alloy film containing these as main components, or a nitride film of these metals.
【請求項6】コンタクトホールを開孔後、金属薄膜を形
成し、N2ガスあるいはNH3等の窒素を含むガス雰囲気
で熱処理を行ない、絶縁膜上では前記金属薄膜の少なく
とも表面を金属窒化膜とし、前記コンタクトホールの底
部では前記金属薄膜を主成分とした金属シリサイド膜と
し、さらにCVD法を用いて金属シリサイド膜上にのみ
に金属膜を形成する工程を有することを特徴とする半導
体装置の製造方法。
6. A metal thin film is formed after opening a contact hole, and heat treatment is performed in a gas atmosphere containing nitrogen such as N 2 gas or NH 3 , and at least the surface of the metal thin film is covered with a metal nitride film on the insulating film. And a step of forming a metal silicide film containing the metal thin film as a main component at the bottom of the contact hole, and further forming a metal film only on the metal silicide film by using a CVD method. Production method.
【請求項7】不純物を注入して拡散層を形成するSi基
板の表面に金属シリサイド膜を形成し、その後、絶縁膜
の形成、コンタクトホールの開孔、さらにスパッタリン
グ法を用いて金属膜を形成し、コンタクトホール底部の
前記金属膜をシリサイド反応させることを特徴とする半
導体装置の製造方法。
7. A metal silicide film is formed on the surface of a Si substrate in which impurities are injected to form a diffusion layer, and then an insulating film is formed, contact holes are formed, and a metal film is formed by a sputtering method. Then, a method of manufacturing a semiconductor device is characterized in that the metal film at the bottom of the contact hole undergoes a silicidation reaction.
JP25614492A 1992-09-25 1992-09-25 Semiconductor device and manufacture therefor Pending JPH06112157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25614492A JPH06112157A (en) 1992-09-25 1992-09-25 Semiconductor device and manufacture therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25614492A JPH06112157A (en) 1992-09-25 1992-09-25 Semiconductor device and manufacture therefor

Publications (1)

Publication Number Publication Date
JPH06112157A true JPH06112157A (en) 1994-04-22

Family

ID=17288516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25614492A Pending JPH06112157A (en) 1992-09-25 1992-09-25 Semiconductor device and manufacture therefor

Country Status (1)

Country Link
JP (1) JPH06112157A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461957B1 (en) 2001-03-05 2002-10-08 Hitachi, Ltd. Method of manufacturing semiconductor device
US7566651B2 (en) 2007-03-28 2009-07-28 International Business Machines Corporation Low contact resistance metal contact
JP2017157670A (en) * 2016-03-01 2017-09-07 三菱電機株式会社 Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461957B1 (en) 2001-03-05 2002-10-08 Hitachi, Ltd. Method of manufacturing semiconductor device
US6677230B2 (en) 2001-03-05 2004-01-13 Renesas Technology Corporation Method of manufacturing semiconductor device
US7566651B2 (en) 2007-03-28 2009-07-28 International Business Machines Corporation Low contact resistance metal contact
US7749890B2 (en) 2007-03-28 2010-07-06 International Business Machines Corporation Low contact resistance metal contact
JP2017157670A (en) * 2016-03-01 2017-09-07 三菱電機株式会社 Semiconductor device
CN107146813A (en) * 2016-03-01 2017-09-08 三菱电机株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US6057232A (en) Wiring structure for semiconductor device and fabrication method therefor
US5736455A (en) Method for passivating the sidewalls of a tungsten word line
US5707901A (en) Method utilizing an etch stop layer
JPH0736403B2 (en) How to attach refractory metal
JPH05243178A (en) Method for forming connector for semiconductor integrated circuit
JP3248570B2 (en) Method for manufacturing semiconductor device
US6204170B1 (en) Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed
US6156644A (en) Method for forming interconnects for semiconductor devices using reaction control layers, and interconnects formed thereby
KR100281887B1 (en) Manufacturing Method of Semiconductor Device
US6514841B2 (en) Method for manufacturing gate structure for use in semiconductor device
KR100363013B1 (en) Method For Manufacturing Metal Pattern For Semiconductor Device
JP3221480B2 (en) Method for manufacturing semiconductor device
JP3231645B2 (en) Semiconductor device and method of manufacturing the same
JP3486118B2 (en) Method for manufacturing semiconductor device
KR20040103571A (en) Semiconductor structure having low resistance and Method of manufacturing the same
JPH06112157A (en) Semiconductor device and manufacture therefor
KR0161880B1 (en) Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same
US6319806B1 (en) Integrated circuit wiring and fabricating method thereof
KR100414229B1 (en) Method of simultaneously forming a diffusion barrier and a ohmic contact using titanium nitride
KR100447989B1 (en) Gate electrode formation method of semiconductor device
US6127270A (en) Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure
KR100318273B1 (en) Method for forming bit line of semiconductor device
JPH0786583A (en) Semiconductor device and manufacture thereof
KR100693878B1 (en) Semiconductor Device having low resistance and Method of manufacturing the same
JPH0513366A (en) Method of wiring for contact

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010605