KR100707799B1 - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR100707799B1
KR100707799B1 KR1020010038687A KR20010038687A KR100707799B1 KR 100707799 B1 KR100707799 B1 KR 100707799B1 KR 1020010038687 A KR1020010038687 A KR 1020010038687A KR 20010038687 A KR20010038687 A KR 20010038687A KR 100707799 B1 KR100707799 B1 KR 100707799B1
Authority
KR
South Korea
Prior art keywords
oxygen
gas
capacitor
ruthenium
depositing
Prior art date
Application number
KR1020010038687A
Other languages
Korean (ko)
Other versions
KR20030002862A (en
Inventor
이주완
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038687A priority Critical patent/KR100707799B1/en
Publication of KR20030002862A publication Critical patent/KR20030002862A/en
Application granted granted Critical
Publication of KR100707799B1 publication Critical patent/KR100707799B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 루테늄막내에 잔류하는 산소로 인한 하부 배리어막의 산화를 방지하고, 탄탈륨산화막의 산소결핍을 억제하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 반도체기판상에 산소확산 배리어막을 형성하는 단계, 상기 배리어막상에 전체가스의 플로우량에 대해 낮은 플로우량을 유지하는 산소를 반응가스로 이용하여 제 1 루테늄 전극을 증착하는 단계, 상기 제 1 루테늄 전극상에 탄탈륨산화막을 증착하는 단계, 상기 유전층상에 전체가스의 플로우량에 대해 높은 플로우량을 유지하는 산소를 반응가스로 이용하여 제 2 루테늄 전극을 증착하는 단계, 및 상기 제 2 루테늄 전극을 질소분위기에서 열처리하는 단계를 포함하여 이루어진다.
The present invention provides a method of manufacturing a capacitor suitable for preventing oxidation of a lower barrier film due to oxygen remaining in a ruthenium film and suppressing oxygen deficiency of a tantalum oxide film, the method comprising: forming an oxygen diffusion barrier film on a semiconductor substrate; Depositing a first ruthenium electrode on the barrier film using oxygen maintaining a low flow rate relative to the flow rate of the entire gas as a reaction gas, depositing a tantalum oxide film on the first ruthenium electrode, on the dielectric layer And depositing a second ruthenium electrode using oxygen, which maintains a high flow rate relative to the flow rate of the entire gas, as a reaction gas, and heat-treating the second ruthenium electrode in a nitrogen atmosphere.

캐패시터, MIM, 탄탈륨산화막, 루테늄, 산소, 확산배리어막Capacitor, MIM, Tantalum Oxide Film, Ruthenium, Oxygen, Diffusion Barrier Film

Description

캐패시터의 제조 방법{METHOD FOR FABRICATING CAPACITOR} Manufacturing method of a capacitor {METHOD FOR FABRICATING CAPACITOR}             

도 1a 내지 도 1c는 종래기술에 따른 MIM 캐패시터의 제조 방법을 도시한 공정 단면도,1A to 1C are cross-sectional views illustrating a method of manufacturing a MIM capacitor according to the prior art;

도 2a 내지 도 2c는 본 발명의 실시예에 따른 MIM 캐패시터의 제조 방법을 도시한 공정 단면도.
2A to 2C are cross-sectional views illustrating a method of manufacturing a MIM capacitor according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체기판 32 : 소스/드레인31: semiconductor substrate 32: source / drain

33 : 층간절연막 34 : 폴리실리콘플러그33: interlayer insulating film 34: polysilicon plug

35 : 티타늄실리사이드 36 : 티타늄나이트라이드35: titanium silicide 36: titanium nitride

37 : 질화막 38 : 캐패시터산화막37 nitride film 38 capacitor oxide film

39 : 루테늄-하부전극 40 : 탄탈륨산화막39: ruthenium-lower electrode 40: tantalum oxide film

41 : 루테늄-상부전극
41: ruthenium-upper electrode

본 발명은 캐패시터의 제조 방법에 관한 것으로, 누설전류 및 전기적 특성을 개선시키도록 한 캐패시터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor, and more particularly, to a method of manufacturing a capacitor to improve leakage current and electrical characteristics.

반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 전하저장 면적을 증가시키거나, SiO2나 Si3N4에 비해 유전상수가 큰 Ta2O5, TiO2, SrTiO3, (Ba,Sr)TiO 등의 고유전물질에 대한 연구가 활발히 진행되고 있다.As semiconductor devices are highly integrated, the capacitor structure is formed into a complex structure such as cylinder, pin, stack, or hemispherical silicon (HSG) to secure sufficient capacitance, thereby increasing the charge storage area. Or Ta 2 O 5 , TiO 2 , SrTiO 3 , (Ba, Sr) TiO with a higher dielectric constant than SiO 2 or Si 3 N 4 Research on high dielectric materials such as

특히, 저압화학적기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용한 탄탈륨산화막(Ta2O5)은 비교적 유전율이 높아 적용 가능성이 높은 것으로 알려졌으며, 원자층증착법을 이용하는 경우에는 단차피복성이 우수한 것으로 알려졌다. In particular, tantalum oxide films (Ta 2 O 5 ) using Low Pressure Chemical Vapor Deposition (LPCVD) have been known to have high relative permittivity and are highly applicable. In the case of using atomic layer deposition, the step coverage is excellent. It is known.

최근에, 소자의 집적화에 의해 소자 크기가 감소함에 따라 유효산화막두께의 감소가 요구되며, 보다 신뢰성있는 소자를 제조하기 위해서는 바이어스전압(Bias voltage)에 따른 ΔC의 감소 및 누설전류와 같은 전기적 특성을 개선시키는 것이 필요하다.Recently, as the device size decreases due to the integration of devices, the effective oxide film thickness is required to be reduced, and in order to manufacture a more reliable device, electrical characteristics such as a decrease in ΔC and a leakage current according to a bias voltage are required. It is necessary to improve.

이러한 특성 개선을 위해서 통상 폴리실리콘대신 금속막을 상부전극으로 이용하는 MIS(Metal-Insulator-Silicon) 구조의 캐패시터가 제안되었으나, 이 구조 역시 유전층 하부에 실리콘산화막(SiO2)이 형성되는 문제로 인해 고용량 캐패시터를 제조하는데 한계를 드러내고 있다.In order to improve these characteristics, a capacitor having a metal-insulator-silicon (MIS) structure using a metal film as an upper electrode is proposed instead of polysilicon, but this structure also has a high capacity capacitor due to a problem that a silicon oxide film (SiO 2 ) is formed under the dielectric layer. It reveals the limitations in manufacturing.

따라서, 기가급 메모리소자에서는 금속막을 상하부전극으로 이용하는 MIM(Metal-Insulator-Metal) 캐패시터를 적용하려는 연구가 진행되고 있으며, MIM 캐패시터 제조시 캐패시터의 유효산화막두께, 누설전류 특성이 개선된 신뢰성 있는 소자를 제조하기 위해서는 양질의 캐패시터 유전막을 증착하는 공정이 매우 중요하다 할 것이다. Therefore, research is being conducted to apply MIM (Metal-Insulator-Metal) capacitors using metal films as upper and lower electrodes in giga-class memory devices, and reliable devices having improved effective oxide film thickness and leakage current characteristics when manufacturing MIM capacitors. In order to manufacture a high quality capacitor dielectric film deposition process will be very important.

한편, 탄탈륨산화막을 유전막으로 이용하는 MIM 캐패시터 제조시, 금속전극의 배향성에 따라 탄탈륨산화막이 방향성을 나타내어 유전상수가 증가하며, 금속전극은 폴리실리콘과의 전기적 에너지장벽(Energy barrier)(또는 일함수)이 크므로 유효산화막두께(Tox)를 감소시킬 수 있으므로 동일한 유효산화막 두께에서의 누설전류를 감소시키는 장점이 있다.On the other hand, when manufacturing a MIM capacitor using a tantalum oxide film as a dielectric film, the tantalum oxide film has a directionality according to the orientation of the metal electrode, and the dielectric constant increases, and the metal electrode has an electrical energy barrier (or work function) with polysilicon. Since the effective oxide film thickness (T ox ) can be reduced because this is large, there is an advantage of reducing the leakage current at the same effective oxide film thickness.

도 1a 내지 도 1c는 종래기술에 따른 MIM 구조의 탄탈륨산화막 캐패시터의 제조 방법을 도시한 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a tantalum oxide film capacitor having a MIM structure according to the prior art.

도 1a에 도시된 MIM 구조의 탄탈륨산화막 캐패시터의 제조 방법은, 소스/드레인(12)을 포함한 트랜지스터 및 비트라인(도시 생략)의 제조 공정이 완료된 반도체기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(13)을 형성한다.In the method of manufacturing a tantalum oxide film capacitor having a MIM structure shown in FIG. 1A, an interlayer dielectric film is formed on a semiconductor substrate 11 on which a manufacturing process of a transistor including a source / drain 12 and a bit line (not shown) is completed. ILD) 13 is formed.

그리고, 층간절연막(13)상에 감광막을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막을 마스크로 이용하여 층간절연막(13)을 식각하므로써 소스/드레인(12)의 소정 부분이 노출되는 콘택홀을 형성하고, 패터닝된 감광막을 제거한다. After the photosensitive film is coated on the interlayer insulating film 13 and patterned by exposure and development, a contact of which a predetermined portion of the source / drain 12 is exposed by etching the interlayer insulating film 13 using the patterned photosensitive film as a mask. Holes are formed and the patterned photoresist is removed.                         

계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백(Etch back)공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(14)를 형성한다. Subsequently, after the polysilicon is formed on the entire surface including the contact hole, the polysilicon plug 14 embedded in the predetermined portion of the contact hole is formed by being recessed by a predetermined depth by an etch back process.

그리고, 전면에 티타늄(Ti)을 증착한 후, 급속열처리(RTP)하여 폴리실리콘 플러그(14)의 실리콘(Si) 원자와 티타늄(Ti)의 반응을 유발시켜 폴리실리콘플러그 (14)상에 티타늄실리사이드(Ti-silicide)(15)를 형성한다. 이 때, 티타늄실리사이드(15)는 폴리실리콘플러그(14)와 후속 하부전극과의 오믹 콘택(Ohmic contact)을 형성해 준다.After depositing titanium (Ti) on the front surface, rapid thermal treatment (RTP) causes a reaction between the silicon (Si) atoms of the polysilicon plug 14 and the titanium (Ti) to cause the titanium on the polysilicon plug 14. A silicide (Ti-silicide) 15 is formed. At this time, the titanium silicide 15 forms an ohmic contact between the polysilicon plug 14 and the subsequent lower electrode.

계속해서, 티타늄실리사이드(15)상에 티타늄나이트라이드(TiN)(16)를 형성한 후, 층간절연막(13)의 표면이 노출될때까지 티타늄나이트라이드(16)를 화학적기계적연마(Chemical Mechanical Polishing; CMP) 또는 에치백하여 콘택홀내에만 티타늄나이트라이드(16)를 잔류시킨다.Subsequently, after the titanium nitride (TiN) 16 is formed on the titanium silicide 15, the titanium nitride 16 is chemically mechanically polished until the surface of the interlayer insulating film 13 is exposed. CMP) or etch back to leave the titanium nitride 16 only in the contact hole.

이 때, 티타늄나이트라이드(16)는 후속 탄탈륨산화막의 열처리공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(14) 또는 반도체기판(11)으로 확산하는 것을 방지하는 확산배리어막의 역할을 한다.At this time, the titanium nitride 16 serves as a diffusion barrier film that prevents oxygen remaining in the lower electrode from diffusing into the polysilicon plug 14 or the semiconductor substrate 11 during the subsequent heat treatment of the tantalum oxide film.

도 1b에 도시된 바와 같이, 티타늄나이트라이드(16)를 포함한 층간절연막(13)상에 하부전극의 높이를 결정짓는 캐패시터산화막(17)을 형성한 후, 스토리지노드마스크를 이용하여 캐패시터산화막(17)을 식각하므로써 폴리실리콘플러그(14)에 정렬되는 하부전극 영역(이하 '오목부'라 약칭함)을 오픈시킨다.As shown in FIG. 1B, after the capacitor oxide layer 17 is formed on the interlayer insulating layer 13 including the titanium nitride 16 to determine the height of the lower electrode, the capacitor oxide layer 17 is formed using a storage node mask. ) Is opened to open the lower electrode region (hereinafter, abbreviated as 'concave portion') aligned with the polysilicon plug 14.

계속해서, 오픈된 오목부를 포함한 캐패시터산화막(17)상에 저압화학기상증 착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용하여 루테늄막을 증착한 후, 화학적기계적연마 또는 에치백으로 루테늄막을 식각하여 오목부에만 잔류하며 서로 격리되는 루테늄-하부전극(18)을 형성한다.Subsequently, a ruthenium film is deposited on the capacitor oxide film 17 including the open recesses by using Low Pressure Chemical Vapor Deposition (LPCVD), and then the ruthenium film is etched by chemical mechanical polishing or etch back. The ruthenium-bottom electrode 18 remaining only in the parts and isolated from each other is formed.

도 1c에 도시된 바와 같이, 캐패시터산화막(17)을 선택적으로 습식식각한 후, 루테늄-하부전극(18)상에 탄탈륨산화막(19)을 증착 및 결정화를 위한 열처리 공정을 실시하고, 탄탈륨산화막(19)상에 상부전극(20)을 증착한다.As shown in FIG. 1C, after the capacitor oxide film 17 is selectively wet-etched, a heat treatment process for depositing and crystallizing the tantalum oxide film 19 on the ruthenium-lower electrode 18 is performed. The upper electrode 20 is deposited on 19.

상술한 종래기술에 나타난 바와 같이, 루테늄을 하부전극으로 도입할 경우, 하부전극의 막질에 따라 누설전류 특성을 개선시킬 수 있는데, 특히 루테늄막을 하부전극으로 사용할 경우 증착방법으로는 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)이 주로 적용되고 있다.As shown in the above-mentioned prior art, when ruthenium is introduced into the lower electrode, the leakage current characteristics can be improved according to the film quality of the lower electrode. Low Pressure Chemical Vapor Deposition (LPCVD) is mainly applied.

그러나, 저압화학기상증착법으로 루테늄막을 증착할 경우, 루테늄막내에 존재하는 산소가 탄탈륨산화막 증착후, 후속 열공정을 거치면서 배리어막인 티타늄나이트라이드를 산화시키는 현상이 빈번히 발생되는 문제점이 있다.However, when the ruthenium film is deposited by low pressure chemical vapor deposition, oxygen present in the ruthenium film is frequently oxidized after the tantalum oxide film is deposited and then oxidizes titanium nitride, which is a barrier film.

또한, 탄탈륨산화막은 산소를 반응가스로 이용하기 때문에 원천적으로 산소결핍 상태로 증착되어 누설전류가 크다는 단점이 있다.
In addition, since the tantalum oxide film uses oxygen as a reaction gas, the tantalum oxide film is originally deposited in an oxygen deficient state and has a disadvantage in that a leakage current is large.

본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 루테늄막내에 잔류하는 산소로 인한 하부 배리어막의 산화를 방지하고, 탄탈륨산화막의 산소결핍을 억제하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있 다.
The present invention has been made to solve the problems of the prior art, to provide a method of manufacturing a capacitor suitable for preventing the oxidation of the lower barrier film due to the oxygen remaining in the ruthenium film, and suppresses the oxygen deficiency of the tantalum oxide film. There is.

상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체기판상에 산소확산 배리어막을 형성하는 단계, 상기 배리어막상에 전체가스의 플로우량에 대해 낮은 플로우량을 유지하는 산소를 반응가스로 이용하여 제 1 루테늄 전극을 증착하는 단계, 상기 제 1 루테늄 전극상에 탄탈륨산화막을 증착하는 단계, 상기 유전층상에 전체가스의 플로우량에 대해 높은 플로우량을 유지하는 산소를 반응가스로 이용하여 제 2 루테늄 전극을 증착하는 단계, 및 상기 제 2 루테늄 전극을 질소분위기에서 열처리하는 단계를 포함하여 이루어짐을 특징으로 한다.In the method of manufacturing the capacitor of the present invention for achieving the above object, the step of forming an oxygen diffusion barrier film on a semiconductor substrate, using the oxygen to maintain a low flow rate relative to the flow amount of the entire gas on the barrier film as a reaction gas Depositing a first ruthenium electrode, depositing a tantalum oxide film on the first ruthenium electrode, and using a second oxygen as a reaction gas to maintain a high flow rate with respect to the flow rate of the entire gas on the dielectric layer. Depositing a ruthenium electrode, and heat-treating the second ruthenium electrode in a nitrogen atmosphere.

바람직하게, 상기 제 1 루테늄 전극을 증착하는 단계에서, 상기 전체가스는 아르곤과 산소가스의 혼합가스이되, 상기 전체가스의 플로우량은 400sccm∼1000sccm이고, 상기 산소가스는 상기 전체가스의 플로우량 대비 10%∼40%의 플로우량을 유지하는 것을 특징으로 한다.Preferably, in the depositing of the first ruthenium electrode, the total gas is a mixed gas of argon and oxygen gas, the flow amount of the total gas is 400sccm ~ 1000sccm, the oxygen gas compared to the flow amount of the total gas A flow rate of 10% to 40% is maintained.

바람직하게, 상기 제 2 루테늄 전극을 증착하는 단계에서, 상기 전체가스는 아르곤과 산소가스의 혼합가스이되, 상기 전체가스의 플로우량은 800sccm∼1200sccm이고, 상기 산소가스는 상기 전체가스의 플로우량 대비 40%∼80%의 플로우량을 유지하는 것을 특징으로 한다.Preferably, in the depositing of the second ruthenium electrode, the total gas is a mixed gas of argon and oxygen gas, the flow amount of the total gas is 800sccm ~ 1200sccm, the oxygen gas compared to the flow amount of the total gas A flow rate of 40% to 80% is maintained.

바람직하게, 상기 제 1 루테늄전극을 증착하는 단계는, 소스로 Ru(OD)3를 사용하고, 0.3torr∼0.7torr의 압력과 250℃∼280℃의 온도 조건하에서 이루어지는 것을 특징으로 하고, 상기 제 2 루테늄전극을 증착하는 단계는, 소스로는 Ru(OD)3를 사용하고, 0.5torr∼1torr의 압력과 240℃∼270℃의 온도 조건하에서 이루어지는 것을 특징으로 한다.Preferably, the depositing of the first ruthenium electrode is performed using Ru (OD) 3 as a source, under a pressure of 0.3torr to 0.7torr and a temperature of 250 ° C to 280 ° C. The step of depositing a ruthenium electrode is characterized by using Ru (OD) 3 as a source, under a pressure of 0.5torr to 1torr and a temperature of 240 ° C to 270 ° C.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2a 내지 도 2c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 도 2a 내지 도 2c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.As shown in Figure 2a, Figures 2a to 2c is a cross-sectional view showing a method of manufacturing a capacitor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 소스/드레인(32)을 포함하는 트랜지스터 및 비트라인(도시 생략)의 제조 공정이 완료된 반도체기판(31)상에 층간절연막(ILD)(33)을 형성한 후, 층간절연막(33)을 선택적으로 식각하여 소스/드레인(32)의 소정 부분을 노출시키는 콘택홀을 형성한다.As shown in FIG. 2A, after the interlayer insulating film (ILD) 33 is formed on the semiconductor substrate 31 on which the manufacturing process of the transistor including the source / drain 32 and the bit line (not shown) is completed, The interlayer insulating layer 33 is selectively etched to form a contact hole exposing a predetermined portion of the source / drain 32.

계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 증착한 후, 에치백 공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 깊이만큼 매립되는 폴리실리콘플러그(34)를 형성한다. 이 때, 폴리실리콘플러그(34)는 소스/드레인(32)과 후속 하부전극간의 전기적 접속층(electrically interconnecting layer)으로 작용한다.Subsequently, after the polysilicon is deposited on the entire surface including the contact hole, the polysilicon plug 34 is recessed by a predetermined depth to form a polysilicon plug 34 embedded in the contact hole by a predetermined depth. At this time, the polysilicon plug 34 acts as an electrically interconnecting layer between the source / drain 32 and the subsequent lower electrode.

한편, 폴리실리콘플러그(34)의 표면을 BOE(Buffer Oxide Etchant)나 HF로 세 정하여 폴리실리콘플러그(34) 표면의 자연산화막을 제거한다.On the other hand, the surface of the polysilicon plug 34 is washed with BOE (Buffer Oxide Etchant) or HF to remove the natural oxide film on the surface of the polysilicon plug 34.

다음으로, 전면에 티타늄(Ti)을 5㎚∼50㎚의 두께로 증착한 후, 600℃∼750℃에서 급속열처리(RTP)하여 폴리실리콘 플러그(34)의 실리콘(Si) 원자와 티타늄(Ti)의 반응을 유발시켜 폴리실리콘플러그(34)상에 티타늄실리사이드(Ti-silicide)(35)를 형성한다. 이후, 미반응 티타늄을 제거한다.Next, titanium (Ti) is deposited on the entire surface at a thickness of 5 nm to 50 nm, and then rapidly heat treated (RTP) at 600 ° C. to 750 ° C. to form silicon (Si) atoms and titanium (Ti) of the polysilicon plug 34. To form a titanium silicide (Ti-silicide) 35 on the polysilicon plug 34. Thereafter, unreacted titanium is removed.

계속해서, 티타늄실리사이드(35)상에 티타늄나이트라이드(TiN)(36)를 증착한 후, 층간절연막(33)의 표면이 노출될때까지 티타늄나이트라이드(36)를 화학적기계적연마(CMP) 또는 에치백하여 폴리실리콘플러그(34)가 부분매립된 콘택홀내에만 티타늄나이트라이드(36)를 잔류시킨다.Subsequently, after the titanium nitride (TiN) 36 is deposited on the titanium silicide 35, the titanium nitride 36 is subjected to chemical mechanical polishing (CMP) or etching until the surface of the interlayer insulating film 33 is exposed. The titanium nitride 36 remains only in the contact hole in which the polysilicon plug 34 is partially embedded.

이때, 티타늄나이트라이드(36)는 후속 탄탈륨산화막의 열처리공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(34) 또는 반도체기판(31)으로 확산하는 것을 방지하는 배리어막의 역할을 한다.At this time, the titanium nitride 36 serves as a barrier film that prevents oxygen remaining in the lower electrode from diffusing to the polysilicon plug 34 or the semiconductor substrate 31 during the subsequent heat treatment of the tantalum oxide film.

도 2b에 도시된 바와 같이, 티타늄나이트라이드(36)를 포함한 층간절연막(33)상에 70㎚∼130㎚의 두께를 갖는 질화막(37)과 1000㎚∼2000㎚의 두께를 갖는 캐패시터산화막(38)을 순차적으로 형성한 후, 캐패시터산화막(38)상에 감광막을 이용한 스토리지노드마스크(도시 생략)를 형성한다. 이 때, 질화막(37)은 후속 캐패시터산화막(38)의 식각시 식각정지막으로 작용한다.As shown in FIG. 2B, a nitride film 37 having a thickness of 70 nm to 130 nm and a capacitor oxide film 38 having a thickness of 1000 nm to 2000 nm are formed on the interlayer insulating film 33 including titanium nitride 36. ) Is sequentially formed, and then a storage node mask (not shown) using a photosensitive film is formed on the capacitor oxide film 38. In this case, the nitride film 37 serves as an etch stop film during the subsequent etching of the capacitor oxide film 38.

다음으로, 스토리지노드마스크로 캐패시터산화막(38)과 질화막(37)을 순차적으로 식각하여 폴리실리콘플러그에 정렬되는 하부전극영역(이하 '오목부'라 약칭함)을 오픈시킨다. Next, the capacitor oxide film 38 and the nitride film 37 are sequentially etched with the storage node mask to open the lower electrode region (hereinafter referred to as “concave portion”) aligned with the polysilicon plug.                     

계속해서, 오목부를 포함한 전면에 화학기상증착법으로 루테늄막을 20㎚∼50㎚의 두께로 증착한 후, 캐패시터산화막(38)의 표면이 드러날때까지 화학적기계적연마하여 오목부내에만, 즉 오목부의 바닥 및 측벽에만 루테늄막을 잔류시켜 루테늄-하부전극(39)을 형성한다.Subsequently, a ruthenium film is deposited to a thickness of 20 nm to 50 nm by chemical vapor deposition on the entire surface including the recesses, and then chemically mechanically polished until the surface of the capacitor oxide film 38 is exposed, i.e., the bottoms and The ruthenium film is left only on the sidewalls to form the ruthenium-lower electrode 39.

여기서, 루테늄막을 화학기상증착하는 방법은, 소스로는 Ru(OD)3를 사용하고, 운반가스로는 아르곤(Ar)을, 반응가스로는 산소(O2)를 이용하여 0.3torr∼0.7torr의 압력과 250℃∼280℃의 온도 조건하에서 이루어지되, 아르곤과 산소의 전체 플로우량(400sccm∼1000sccm)에 비해 산소가스의 플로우량을 10%∼40%로 유지시킨다.Here, the method of chemical vapor deposition of the ruthenium film, using a source of Ru (OD) 3 , argon (Ar) as a carrier gas, oxygen (O 2 ) as a reaction gas pressure of 0.3torr ~ 0.7torr And 250 ° C. to 280 ° C., but the flow rate of oxygen gas is maintained at 10% to 40% relative to the total flow amount of argon and oxygen (400sccm to 1000sccm).

이처럼, 전체가스의 플로우량에 대한 산소의 플로우량을 10%∼40%로 유지시키므로써, 증착되는 루테늄막내 산소의 잔류량을 감소시킨다.As such, by maintaining the flow amount of oxygen with respect to the flow amount of the entire gas at 10% to 40%, the residual amount of oxygen in the deposited ruthenium film is reduced.

도 2c에 도시된 바와 같이, 루테늄-하부전극(39)상에 5㎚∼15㎚의 두께를 갖는 탄탈륨산화막(40)을 화학기상증착법으로 증착한 후, 탄탈륨산화막(40)상에 화학기상증착법으로 50㎚∼150㎚의 두께를 갖는 루테늄-상부전극(41)을 증착한다.As shown in FIG. 2C, a tantalum oxide film 40 having a thickness of 5 nm to 15 nm is deposited on the ruthenium-lower electrode 39 by chemical vapor deposition, followed by chemical vapor deposition on the tantalum oxide film 40. The ruthenium-upper electrode 41 having a thickness of 50 nm to 150 nm is deposited.

여기서, 루테늄- 상부전극(41)을 화학기상증착하는 방법은, 소스로는 Ru(OD)3를 사용하고, 운반가스로 아르곤을, 반응가스로는 산소를 이용하여 0.5torr∼1torr의 압력과 240℃∼270℃의 온도 조건하에서 이루어지되, 아르곤과 산소의 전체 플로우량(800sccm∼1200sccm)에 대한 산소가스의 플로우량을 40%∼80%로 유지시킨다. Here, the method of chemical vapor deposition of the ruthenium-upper electrode 41, using Ru (OD) 3 as a source, argon as a carrier gas, oxygen using a reaction gas and a pressure of 0.5torr to 1torr and 240 It is made under the temperature condition of C-270 degreeC, but the flow amount of oxygen gas with respect to the total flow amount of argon and oxygen (800sccm-1200sccm) is maintained at 40%-80%.

이처럼, 전체가스의 플로우량에 대한 산소의 플로우량을 40%∼80%로 유지시키므로써, 증착되는 루테늄막내 산소의 잔류량을 증가시킨다.As such, by maintaining the flow amount of oxygen with respect to the flow amount of the entire gas at 40% to 80%, the residual amount of oxygen in the deposited ruthenium film is increased.

계속해서, 루테늄-상부전극(41) 증착후, 질소분위기에서 600℃∼700℃에서 열처리하여 탄탈륨산화막(40)을 결정화시키고, 이러한 질소분위기의 열처리시, 루테늄-상부전극(41)내에 다량 잔류하는 산소가 탄탈륨산화막(40)으로 확산된다.Subsequently, after the ruthenium-top electrode 41 is deposited, the tantalum oxide film 40 is crystallized by heat treatment at 600 ° C. to 700 ° C. in a nitrogen atmosphere. Oxygen is diffused into the tantalum oxide film 40.

이처럼, 상부전극으로 증착된 루테늄막내 다량 잔류하는 산소를 탄탈륨산화막(40)으로 확산시켜 탄탈륨산화막(40)의 산소결핍을 제거한다. 이 때, 탄탈륨산화막(40)내 탄탈륨의 산화물 형성 자유에너지가 루테늄의 산화자유에너지보다 10배 이상크므로 하부전극인 루테늄의 산화는 일어나지 않는다.As such, the oxygen remaining in the ruthenium film deposited as the upper electrode is diffused into the tantalum oxide film 40 to remove the oxygen deficiency of the tantalum oxide film 40. At this time, since the free energy of forming tantalum oxide in the tantalum oxide film 40 is more than 10 times greater than the free oxidation energy of ruthenium, the oxidation of ruthenium, which is a lower electrode, does not occur.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은 티타늄나이트라이드 배리어막상에 증착되는 루테늄막내 산소의 잔류량을 감소시켜 후속 열공정시 배리어막이 산화되는 것을 방지할 수 있는 효과가 있다.The present invention as described above has the effect of reducing the residual amount of oxygen in the ruthenium film deposited on the titanium nitride barrier film to prevent the barrier film from being oxidized during the subsequent thermal process.

또한, 상부전극 루테늄막 증착시 산소의 분압을 높여 의도적으로 루테늄내의 산소량을 높여주어 후속 열처리시 루테늄내의 산소가 탄탈륨산화막으로 확산되어 결핍된 산소를 채워주므로 누설전류를 낮추어 캐패시터의 전기적 특성을 향상시킬 수 있는 효과가 있다.
In addition, when the upper electrode ruthenium film is deposited, the partial pressure of oxygen is intentionally increased to increase the amount of oxygen in the ruthenium, and during subsequent heat treatment, oxygen in the ruthenium diffuses into the tantalum oxide film to fill the deficient oxygen, thereby reducing the leakage current to improve the electrical characteristics of the capacitor. It can be effective.

Claims (6)

캐패시터의 제조 방법에 있어서,In the manufacturing method of a capacitor, 반도체기판상에 산소확산 배리어막을 형성하는 단계;Forming an oxygen diffusion barrier film on the semiconductor substrate; 상기 배리어막상에 전체가스의 플로우량에 대해 낮은 플로우량을 유지하는 산소를 반응가스로 이용하여 제 1 루테늄 전극을 증착하는 단계;Depositing a first ruthenium electrode on the barrier film using oxygen that maintains a low flow rate relative to the flow amount of the entire gas as a reaction gas; 상기 제 1 루테늄 전극상에 탄탈륨산화막을 증착하는 단계; Depositing a tantalum oxide film on the first ruthenium electrode; 상기 유전층상에 전체가스의 플로우량에 대해 높은 플로우량을 유지하는 산소를 반응가스로 이용하여 제 2 루테늄 전극을 증착하는 단계; 및Depositing a second ruthenium electrode on the dielectric layer using oxygen, which maintains a high flow rate relative to the flow rate of the entire gas, as a reaction gas; And 상기 제 2 루테늄 전극을 질소분위기에서 열처리하는 단계Heat-treating the second ruthenium electrode in a nitrogen atmosphere 를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.Method for producing a capacitor, characterized in that comprises a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 루테늄 전극을 증착하는 단계에서,In depositing the first ruthenium electrode, 상기 전체가스는 아르곤과 산소가스의 혼합가스이되, 상기 전체가스의 플로우량은 400sccm∼1000sccm이고, 상기 산소가스는 상기 전체가스의 플로우량 대비 10%∼40%의 플로우량을 유지하는 것을 특징으로 하는 캐패시터의 제조 방법.The total gas is a mixed gas of argon and oxygen gas, the flow amount of the total gas is 400sccm ~ 1000sccm, the oxygen gas is characterized by maintaining a flow amount of 10% to 40% of the flow amount of the total gas The manufacturing method of a capacitor. 제 1 항에 있어서,The method of claim 1, 상기 제 2 루테늄 전극을 증착하는 단계에서,In depositing the second ruthenium electrode, 상기 전체가스는 아르곤과 산소가스의 혼합가스이되, 상기 전체가스의 플로우량은 800sccm∼1200sccm이고, 상기 산소가스는 상기 전체가스의 플로우량 대비 40%∼80%의 플로우량을 유지하는 것을 특징으로 하는 캐패시터의 제조 방법.The total gas is a mixed gas of argon and oxygen gas, the flow amount of the total gas is 800sccm ~ 1200sccm, the oxygen gas is characterized by maintaining the flow amount of 40% to 80% of the flow amount of the total gas The manufacturing method of a capacitor. 제 1 항에 있어서,The method of claim 1, 상기 제 1 루테늄전극을 증착하는 단계는,Depositing the first ruthenium electrode, 소스로 Ru(OD)3를 사용하고, 0.3torr∼0.7torr의 압력과 250℃∼280℃의 온도 조건하에서 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.A method for producing a capacitor, wherein Ru (OD) 3 is used as a source and is formed under a pressure of 0.3torr to 0.7torr and a temperature of 250 ° C to 280 ° C. 제 1 항에 있어서,The method of claim 1, 상기 제 2 루테늄전극을 증착하는 단계는,Depositing the second ruthenium electrode, 소스로는 Ru(OD)3를 사용하고, 0.5torr∼1torr의 압력과 240℃∼270℃의 온도 조건하에서 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.A method for producing a capacitor, wherein Ru (OD) 3 is used as the source, and is made under a pressure of 0.5 tor to 1 tor and a temperature of 240 to 270 ° C. 제 1 항에 있어서,The method of claim 1, 상기 질소분위기에서 열처리하는 단계는,The heat treatment in the nitrogen atmosphere, 600℃∼700℃에서 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.The manufacturing method of a capacitor which consists of 600 degreeC-700 degreeC.
KR1020010038687A 2001-06-30 2001-06-30 Method for fabricating capacitor KR100707799B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038687A KR100707799B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038687A KR100707799B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Publications (2)

Publication Number Publication Date
KR20030002862A KR20030002862A (en) 2003-01-09
KR100707799B1 true KR100707799B1 (en) 2007-04-17

Family

ID=27712615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038687A KR100707799B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Country Status (1)

Country Link
KR (1) KR100707799B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022469A (en) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
KR980012492A (en) * 1996-07-19 1998-04-30 김광호 Capacitor having ferroelectric film and method of manufacturing the same
KR20000011381A (en) * 1998-07-16 2000-02-25 아끼구사 나오유끼 Semiconductor device and method for fabricating the same
KR100308241B1 (en) * 1995-07-28 2001-11-03 니시무로 타이죠 A method for manufacturing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308241B1 (en) * 1995-07-28 2001-11-03 니시무로 타이죠 A method for manufacturing a semiconductor device
JPH1022469A (en) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
KR980012492A (en) * 1996-07-19 1998-04-30 김광호 Capacitor having ferroelectric film and method of manufacturing the same
KR20000011381A (en) * 1998-07-16 2000-02-25 아끼구사 나오유끼 Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR20030002862A (en) 2003-01-09

Similar Documents

Publication Publication Date Title
US6753618B2 (en) MIM capacitor with metal nitride electrode materials and method of formation
KR0170308B1 (en) High dielectronics capacitor fabrication method
US7029985B2 (en) Method of forming MIS capacitor
US6656789B2 (en) Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same
KR20000026155A (en) Cell capacitor using multiple ferroelectric layers and method thereof
US6682974B2 (en) Fabricating capacitor of semiconductor device
KR20040051288A (en) Method of manufacturing capacitor for semiconductor device
US6656784B2 (en) Method for fabricating capacitors
KR20020031283A (en) Integrated Circuit Device And Method For Manufacture The Same
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
KR100685674B1 (en) Method of fabrication capacitor
KR100707799B1 (en) Method for fabricating capacitor
KR100422596B1 (en) Method for fabricating capacitor
KR100318453B1 (en) METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER
KR100464938B1 (en) A method for forming capacitor using polysilicon plug structure in semiconductor device
KR100414868B1 (en) Method for fabricating capacitor
KR100275116B1 (en) Method for forming capacitor of semiconductor device
US20020058376A1 (en) Capacitor of a semiconductor device and method of manufacturing the same
KR100359784B1 (en) Method for Fabricating Capacitor of Semiconductor Device
KR20010105885A (en) Semiconductor fabrication method capable of preventing misalign between bottom electrode and storage node contact and oxidation of diffusion barrier layer
KR100268940B1 (en) Capacitor of semiconductor device and manufacturing method thereof
KR100722986B1 (en) Method for fabricating capacitor
KR20030058817A (en) A Capacitor of semiconductor device and method for fabricating the same
KR20060074127A (en) Method for forming a capacitor in semiconductor device
KR20010002095A (en) Method for forming semiconductor memory device capable of preventing contact of diffusion barrier and dielectric layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee