KR100722986B1 - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR100722986B1
KR100722986B1 KR1020010038711A KR20010038711A KR100722986B1 KR 100722986 B1 KR100722986 B1 KR 100722986B1 KR 1020010038711 A KR1020010038711 A KR 1020010038711A KR 20010038711 A KR20010038711 A KR 20010038711A KR 100722986 B1 KR100722986 B1 KR 100722986B1
Authority
KR
South Korea
Prior art keywords
capacitor
sccm
torr
lower electrode
film
Prior art date
Application number
KR1020010038711A
Other languages
Korean (ko)
Other versions
KR20030002883A (en
Inventor
김정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038711A priority Critical patent/KR100722986B1/en
Publication of KR20030002883A publication Critical patent/KR20030002883A/en
Application granted granted Critical
Publication of KR100722986B1 publication Critical patent/KR100722986B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

본 발명은 하부전극과 폴리실리콘플러그간 확산방지막의 산화를 방지하여 누설전류증가를 억제하도록 한 캐패시터의 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명은 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀에 폴리실리콘플러그를 완전히 매립시키는 단계, 상기 폴리실리콘플러그의 표면을 텅스텐층으로 치환시키는 단계, 상기 텅스텐층을 텅스텐질화막으로 개질시키는 단계, 및 상기 텅스텐질화막에 중첩되는 하부전극을 형성하는 단계를 포함하여 이루어진다.
The present invention provides a method of manufacturing a capacitor that prevents oxidation of a diffusion prevention layer between a lower electrode and a polysilicon plug to suppress an increase in leakage current. To this end, the present invention provides a method of manufacturing a capacitor, Selectively etching the interlayer insulating film to form a contact hole; completely filling the polysilicon plug in the contact hole; replacing the surface of the polysilicon plug with a tungsten layer; modifying the tungsten layer with a tungsten nitride film And forming a lower electrode overlapping the tungsten nitride film.

캐패시터, 확산방지막, 내산화, 텅스텐질화막, 플러그, 누설전류Capacitor, diffusion prevention film, oxidation resistance, tungsten nitride film, plug, leakage current

Description

캐패시터의 제조 방법{METHOD FOR FABRICATING CAPACITOR} [0001] METHOD FOR FABRICATING CAPACITOR [0002]             

도 1a 내지 도 1b는 종래기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,FIGS. 1A and 1B are cross-sectional views illustrating a method of manufacturing a capacitor according to the related art,

도 2a 내지 도 2c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.
2A to 2C are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

21 : 반도체기판 22 : 소스/드레인21: semiconductor substrate 22: source / drain

23 : 층간절연막 24 : 폴리실리콘 플러그23: interlayer insulating film 24: polysilicon plug

25 : 텅스텐층 26 : 텅스텐질화막25: tungsten layer 26: tungsten nitride film

27 : 하부전극 28 : 유전막27: lower electrode 28: dielectric film

29 : 상부전극
29: upper electrode

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 플러그/배리어막을 구비하는 캐패시터의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a capacitor having a plug / barrier film.

일반적으로 반도체 소자의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있으며, 비록 반도체 소자가 고집적화 및 소형화되더라도 반도체 소자를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야한다. In general, the area occupied by the capacitor is reduced due to the high integration, miniaturization, and high speed of the semiconductor device. Even if the semiconductor device is highly integrated and miniaturized, the capacitance of the capacitor for driving the semiconductor device must be minimized.

캐패시터의 정전 용량을 확보하기 위한 한 방안으로 캐패시터의 하부 전극을 실린더(Cyclinder) 구조, 스택(Stack) 구조, 핀(Pin) 구조, 오목(Concave) 구조 등 다양한 구조로 형성하여 제한된 면적 하에서 캐패시터 하부 전극의 유효 표면적을 극대화시키고 있다. In order to secure the capacitance of the capacitor, the lower electrode of the capacitor may be formed in various structures such as a cyclic structure, a stack structure, a pin structure, and a concave structure, Thereby maximizing the effective surface area of the electrode.

캐패시터의 정전 용량을 확보하기 위한 다른 방안으로 캐패시터 유전체막으로 BST, Ta2O5 등과 같은 고유전체를 적용하고 있으며, BST, Ta2O5 등과 같은 고유전체를 적용할 경우, 전기적 특성 측면에서 캐패시터의 상/하부전극으로는 백금(Pt), 루테늄(Ru), TiN 등의 전도성 금속이 적용되고 있는 상태이다.As another method for securing the capacitance of the capacitor, a dielectric material such as BST or Ta 2 O 5 is applied to the capacitor dielectric film. When a dielectric material such as BST or Ta 2 O 5 is applied, A conductive metal such as platinum (Pt), ruthenium (Ru), or titanium nitride (TiN) is used as the upper / lower electrode of the capacitor.

특히, 이와 같은 전도성 금속을 이용하여 캐패시터 하부 전극을 형성할 때, 워드라인, 비트라인과 같은 트랜지스터 제조 공정이 완료된 반도체기판 상에 트랜지스터와의 접속을 위해 캐패시터 콘택 플러그를 먼저 형성하고, 캐패시터 콘택 플러그와 하부전극간의 접착성, 이온 확산 방지 및 콘택 저항을 개선하기 위해 배리어메탈로서 TiSi2/TiN이 적용된다. Particularly, when the capacitor lower electrode is formed using such a conductive metal, a capacitor contact plug is first formed on the semiconductor substrate, such as a word line and a bit line, for connection with a transistor, TiSi 2 / TiN is applied as a barrier metal to improve the adhesion between the lower electrode and the lower electrode, ion diffusion prevention, and contact resistance.

도 1a 내지 도 1b는 종래기술에 따른 MIM 캐패시터의 제조 방법을 도시한 공정 단면도이다.1A to 1B are cross-sectional views illustrating a method of manufacturing a conventional MIM capacitor according to the related art.

도 1a에 도시된 바와 같이, 워드라인(도시 생략) 및 소스/드레인(12)을 포함하는 트랜지스터가 형성된 반도체 기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(13)을 증착한 후, 층간절연막(13)상에 감광막(도시 생략)을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막을 마스크로 이용하여 층간절연막(13)을 식각하므로써 소스/드레인(12)의 소정 부분이 노출되는 콘택홀을 형성한다. 이후, 패터닝된 감광막을 제거한다.An interlayer dielectric (ILD) 13 is deposited on a semiconductor substrate 11 on which a transistor including a word line (not shown) and a source / drain 12 is formed, as shown in FIG. 1A (Not shown) is applied on the interlayer insulating film 13 and patterned by exposure and development. Then, the interlayer insulating film 13 is etched using the patterned photoresist as a mask, thereby forming a predetermined portion of the source / drain 12 Thereby forming exposed contact holes. Thereafter, the patterned photoresist film is removed.

계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백(Etch back) 공정으로 소정 깊이만큼 리세스시켜 콘택홀에 소정 부분 매립되는 폴리실리콘플러그(14)를 형성한다. Subsequently, polysilicon is formed on the entire surface including the contact hole, and the polysilicon plug 14 is recessed by a predetermined depth by an etch back process so as to be partially buried in the contact hole.

계속해서, 전면에 티타늄(Ti)을 증착한 후 급속열처리(Rapid Thermal Process; RTP) 공정을 실시하여 폴리실리콘 플러그(14)의 실리콘(Si) 원자와 티타늄(Ti)의 반응을 유발시켜 폴리실리콘 플러그(14)상에 티타늄실리사이드(15)를 형성한다. 이 때, 티타늄실리사이드(15)는 폴리실리콘플러그(14)와 후속 하부전극과의 오믹 콘택을 형성해 준다.Subsequently, titanium (Ti) is deposited on the entire surface, and a rapid thermal process (RTP) process is performed to cause a reaction between silicon (Si) atoms of the polysilicon plug 14 and titanium (Ti) A titanium silicide 15 is formed on the plug 14. At this time, the titanium silicide 15 forms an ohmic contact between the polysilicon plug 14 and the subsequent lower electrode.

계속해서, 습식식각을 통해 미반응 티타늄을 제거한 후, 티타늄실리사이드(15)상에 확산방지 및 내산화특성이 우수한 배리어메탈로서 티타늄나이트라이드(16)을 형성한 후, 층간절연막(13)의 표면이 노출될때까지 티타늄나이트라이드(16)를 화학적기계적연마(CMP) 또는 에치백하여 콘택홀을 완전히 매립시 킨다.Subsequently, after the unreacted titanium is removed by wet etching, titanium nitride 16 is formed on the titanium silicide 15 as a barrier metal having excellent diffusion preventing and oxidation resistance characteristics. Thereafter, the surface of the interlayer insulating film 13 The titanium nitride 16 is chemically mechanically polished (CMP) or etched back until it is exposed to fully fill the contact hole.

이 때, 티타늄나이트라이드(16)는 후속 열처리공정시 하부전극으로부터 폴리실리콘플러그(14) 또는 소스/드레인(12)으로의 산소 확산방지막의 역할을 한다.At this time, the titanium nitride 16 serves as an oxygen diffusion preventing film from the lower electrode to the polysilicon plug 14 or the source / drain 12 in the subsequent heat treatment process.

여기서, 도면에 도시되지 않았지만, 폴리실리콘플러그(14), 티타늄실리사이드(15), 티타늄나이트라이드(16)의 적층 구조를 형성하기 전에, 워드라인상에 워드라인과 교차하는 비트라인을 형성하며, 폴리실리콘플러그(14)는 먼저 형성된 폴리실리콘플러그에 의해 적층된 구조를 가질 수 있다. 결국, 폴리실리콘플러그(14)는 비트라인 사이에 형성되는 캐패시터 콘택 플러그이다.Although not shown in the drawing, bit lines intersecting the word lines are formed on the word lines before forming the laminated structure of the polysilicon plug 14, the titanium silicide 15, and the titanium nitride 16, The polysilicon plug 14 may have a structure stacked by a polysilicon plug formed first. As a result, the polysilicon plug 14 is a capacitor contact plug formed between the bit lines.

도 1b에 도시된 바와 같이, 티타늄나이트라이드(16)를 포함한 층간절연막(13)상에 하부전극(17)을 증착하고, 하부전극(17)을 선택적으로 식각하여 티타늄나이트라이드(16)에 중첩되는 하부전극(17)을 형성한다.The lower electrode 17 is deposited on the interlayer insulating film 13 including the titanium nitride 16 and the lower electrode 17 is selectively etched to be overlapped on the titanium nitride 16, The lower electrode 17 is formed.

계속해서, 하부전극(17)상에 유전막(18), 상부전극(19)을 순차적으로 증착한다.Subsequently, a dielectric film 18 and an upper electrode 19 are sequentially deposited on the lower electrode 17.

그러나, 상술한 종래기술은 그 공정이 복잡할뿐만 아니라, 티타늄나이트라이드(TiN)가 캐패시터 제조 공정 중의 고온에서 반도체기판과 하부전극간의 불순물 확산을 방지하는 하부전극의 확산 방지막으로 작용하지만, 후속 공정인 700℃ 이상의 고온에서 진행되는 유전체 박막의 결정화를 위한 열공정시 티타늄나이트라이드(16)가 쉽게 산화되어 하부전극(17)과 티타늄나이트라이드(16)사이에 티타늄나이트라이드산화막(16a)이 형성된다.However, the above-mentioned conventional technique is not only complicated in the process but also works as a diffusion barrier of the lower electrode preventing the diffusion of impurities between the semiconductor substrate and the lower electrode at a high temperature during the capacitor manufacturing process of titanium nitride (TiN) The titanium nitride 16 is easily oxidized when the thermal process is performed for crystallization of the dielectric thin film at a temperature of 700 ° C or higher and a titanium nitride oxide film 16a is formed between the lower electrode 17 and the titanium nitride 16 .

이러한 티타늄나이트라이드산화막(16a)으로 인해 누설전류가 증가하여 캐패 시터의 특성 및 신뢰성을 현저히 저하시키는 문제점이 있다.
The titanium nitride oxide film 16a increases the leakage current, thereby significantly reducing the characteristics and reliability of the capacitor.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 하부전극과 플러그간 확산방지막의 산화를 방지하여 누설전류증가를 억제하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
It is an object of the present invention to provide a method of manufacturing a capacitor which is suitable for preventing oxidation of a diffusion prevention layer between a lower electrode and a plug to suppress an increase in leakage current.

상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀에 폴리실리콘플러그를 완전히 매립시키는 단계, 상기 폴리실리콘플러그의 표면을 텅스텐층으로 치환시키는 단계, 상기 텅스텐층을 텅스텐질화막으로 개질시키는 단계, 및 상기 텅스텐질화막에 중첩되는 하부전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a capacitor, including: forming an interlayer insulating film on a semiconductor substrate; selectively etching the interlayer insulating film to form a contact hole; Filling the tungsten layer with a tungsten nitride layer, filling the tungsten layer with a tungsten layer, modifying the surface of the polysilicon plug with a tungsten layer, modifying the tungsten layer with a tungsten nitride layer, and forming a lower electrode overlapping the tungsten nitride layer .

바람직하게, 상기 텅스텐층으로 치환시키는 단계는, 300℃∼700℃의 온도와 1torr∼500torr의 압력하에서 5sccm∼5000sccm의 유량으로 WF6를 흘려주면서 이루어지는 열처리 또는 300℃∼700℃의 온도와 1torr∼500torr의 압력하에서 5sccm∼5000sccm의 유량으로 WF6를 흘려주되 RF 파워를 200W∼1000W의 범위에서 인가하는 플라즈마처리 중 어느 하나를 통해 이루어짐을 특징으로 한다. Preferably, the step of replacing the tungsten layer with the tungsten layer is performed by a heat treatment in which WF 6 is flowed at a temperature of 300 ° C. to 700 ° C. and a pressure of 1 torr to 500 torr at a flow rate of 5 sccm to 5000 sccm or a temperature of 300 ° C. to 700 ° C., And a plasma treatment in which WF 6 is flowed at a flow rate of 5 sccm to 5000 sccm under a pressure of 500 torr while RF power is applied in a range of 200 W to 1000 W. [

바람직하게, 상기 텅스텐질화막으로 개질시키는 단계는, 300℃∼700℃의 온도와 1torr∼100torr의 압력하에서 10sccm∼1000sccm의 유량으로 N2 또는 NH3 가스를 흘려주면서 이루어지는 열처리 또는 300℃∼700℃의 온도와 1torr∼100torr의 압력하에서 10sccm∼1000sccm의 유량으로 N2 또는 NH3 가스를 흘려주되 RF 파워를 200W∼1000W의 범위에서 인가하는 플라즈마처리 중 어느 하나를 통해 이루어짐을 특징으로 한다.Preferably, the step of reforming with the tungsten nitride film is performed by a heat treatment in which N 2 or NH 3 gas is flowed at a temperature of 300 ° C. to 700 ° C. and a pressure of 1 torr to 100 torr at a flow rate of 10 sccm to 1000 sccm, And a plasma treatment in which N 2 or NH 3 gas is flowed at a flow rate of 10 sccm to 1000 sccm under a pressure of 1 torr to 100 torr, and an RF power is applied in a range of 200 W to 1000 W.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. .

도 2a 내지 도 2c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 워드라인(도시 생략) 및 소스/드레인(22)을 포함하는 트랜지스터가 형성된 반도체 기판(21)상에 층간절연막(ILD)(23)을 증착한 후, 층간절연막(23)상에 감광막(도시 생략)을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막을 마스크로 이용하여 층간절연막(33)을 식각하므로써 소스/드레인(22)의 소정 부분이 노출되는 콘택홀을 형성한다. 이후, 패터닝된 감광막을 제거한다.An ILD 23 is deposited on a semiconductor substrate 21 on which a transistor including a word line (not shown) and a source / drain 22 is formed, as shown in FIG. 2A, Drain regions 22 are exposed by etching the interlayer insulating film 33 by using a patterned photoresist film as a mask so as to expose a predetermined portion of the source / . Thereafter, the patterned photoresist film is removed.

계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백 또는 화학적기계적연마를 통해 콘택홀에 부분 매립되는 폴리실리콘플러그(24)를 형성한다. Subsequently, polysilicon is formed on the entire surface including the contact hole, and then the polysilicon plug 24 is partially buried in the contact hole through etch-back or chemical mechanical polishing.                     

다음으로, 폴리실리콘플러그(24)상에 WF6가스를 흘려주면서 열공정 또는 플라즈마처리를 해주면 폴리실리콘플러그(24)의 소정 표면이 텅스텐층(25)으로 치환된다. 이 때의 반응식은 다음과 같다.
Next, when a thermal process or a plasma process is performed while flowing WF 6 gas on the polysilicon plug 24, the predetermined surface of the polysilicon plug 24 is replaced with the tungsten layer 25. The reaction formula at this time is as follows.

Si + WF6---> W + SiFx↑Si + WF 6 ---> W + SiF x ↑

즉, 반응식1에 나타난 바와 같이, 폴리실리콘플러그(34)의 실리콘과 WF6이 반응하여 폴리실리콘플러그(34)의 표면을 텅스텐층(35)으로 치환시키고, 나머지 반응부산물(SiFx)은 기체화되어 휘발된다.That is, as shown in Reaction Scheme 1, the silicon of the polysilicon plug 34 reacts with WF 6 to replace the surface of the polysilicon plug 34 with the tungsten layer 35 and the remaining reaction by-products (SiF x ) And volatilized.

이러한 텅스텐층(35)으로의 치환을 위한 열처리 공정은, 300℃∼700℃의 온도, 1torr∼500torr의 압력하에서, 5sccm∼5000sccm의 유량으로 WF6를 흘려주면서 진행된다. 또한, 플라즈마처리시는 열처리공정시 적용된 조건에 RF 파워를 200W∼1000W의 범위에서 인가하여 이루어진다.The heat treatment process for substitution with the tungsten layer 35 is carried out while flowing WF 6 at a flow rate of 5 sccm to 5000 sccm at a temperature of 300 ° C. to 700 ° C. and a pressure of 1 torr to 500 torr. In the plasma treatment, RF power is applied in a range of 200 W to 1000 W under the conditions applied in the heat treatment process.

다음으로, 도 2b에 도시된 바와 같이, 텅스텐층(25)으로 치환시킨 후, N2 또는 NH3 등 질소기가 함유된 가스 분위기에서 열처리 또는 플라즈마처리하여 텅스텐층(25)을 텅스텐질화막(WNx)(26)으로 개질시킨다.Next, as shown in FIG. 2B, after the tungsten layer 25 is replaced with a tungsten layer 25, the tungsten layer 25 is annealed or plasma-treated in a gas atmosphere containing a nitrogen group such as N 2 or NH 3 to form a tungsten nitride layer WN x ) (26).

이 때, 텅스텐질화막(26)으로 개질시키는 공정은, 300℃∼700℃의 온도, 1torr∼100torr의 압력하에서, 10sccm∼1000sccm의 유량으로 N2 또는 NH3 가스를 흘려주면서 진행된다. 또한, 플라즈마처리시는 열처리 공정시 적용된 조건에 RF 파워를 200W∼1000W의 범위에서 인가하여 이루어진다.At this time, the step of modifying with the tungsten nitride film 26 proceeds while flowing N 2 or NH 3 gas at a flow rate of 10 sccm to 1000 sccm at a temperature of 300 ° C. to 700 ° C. and a pressure of 1 torr to 100 torr. In the plasma treatment, RF power is applied in a range of 200 W to 1000 W under the conditions applied in the heat treatment process.

이와 같이, 텅스텐질화막(26)은 비정질상으로 확산방지특성이 우수할뿐만 아니라 종래 티타늄나이트라이드에 비해 우수한 내산화특성을 갖는다.As described above, the tungsten nitride film 26 has an amorphous phase and is excellent in anti-diffusion properties as well as superior oxidation resistance compared to the conventional titanium nitride.

도 2c에 도시된 바와 같이, 텅스텐질화막(26)을 포함한 층간절연막(23)상에 하부전극(27)을 증착하고, 하부전극(27)을 선택적으로 식각하여 텅스텐질화막(26)에 중첩되는 하부전극(27)을 형성한다.2C, the lower electrode 27 is deposited on the interlayer insulating film 23 including the tungsten nitride film 26, and the lower electrode 27 is selectively etched to expose the lower surface of the tungsten nitride film 26 Electrode 27 is formed.

계속해서, 하부전극(27)상에 유전막(28), 상부전극(29)을 순차적으로 증착한다.Subsequently, a dielectric film 28 and an upper electrode 29 are sequentially deposited on the lower electrode 27.

여기서, 유전막(28)은 TaON, Ta2O5, SBT, SBTN, PZT 또는 BLT 중에서 하나를 선택하여 사용할 수 있고, 하부전극(27) 및 상부전극(29)은 TiN, Ru, Pt, RuO2, Ir 또는 IrO2 중에서 하나를 선택하여 사용한다.The lower electrode 27 and the upper electrode 29 may be formed of one selected from the group consisting of TiN, Ru, Pt, RuO 2 , TiO 2 , Ta 2 O 5 , SBT, SBTN, PZT, It will be used to select one of Ir or IrO 2.

본 발명의 실시예는 단순 적층구조의 캐패시터에 대해 설명하였으나, 확산방지막이 요구되는 모든 반도체소자의 캐패시터에 적용할 수 있다.Although the embodiment of the present invention has been described with respect to the capacitor having the simple laminated structure, the present invention can be applied to all the capacitors of the semiconductor devices requiring the diffusion prevention film.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같은 본 발명은 플러그와 하부전극간 확산방지막으로서 텅스텐질화막을 형성하므로써 확산방지막의 확산방지특성 및 내산화특성이 증가할뿐만 아니라, 누설전류의 증가를 억제하여 캐패시터의 충분한 정전용량을 확보하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, according to the present invention, diffusion prevention characteristics and oxidation resistance characteristics of a diffusion barrier film are increased by forming a tungsten nitride film as a diffusion barrier film between a plug and a lower electrode, and an increase in leakage current is suppressed to secure sufficient capacitances of the capacitor The reliability of the device can be improved.

또한, 실리사이드 공정을 위한 금속막의 증착 및 열처리, 또한 확산방지막의 화학적기계적연마 공정이 생략되므로 공정을 단순화시킬 수 있는 효과가 있다.Further, since the metal film deposition and heat treatment for the silicide process and the chemical mechanical polishing process for the diffusion barrier film are omitted, the process can be simplified.

Claims (7)

캐패시터의 제조 방법에 있어서,A method of manufacturing a capacitor, 반도체기판상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on a semiconductor substrate; 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계;Forming a contact hole by selectively etching the interlayer insulating film; 상기 콘택홀에 폴리실리콘플러그를 완전히 매립시키는 단계;Completely filling the polysilicon plug in the contact hole; 상기 폴리실리콘플러그의 표면을 텅스텐층으로 치환시키는 단계;Replacing the surface of the polysilicon plug with a tungsten layer; 상기 텅스텐층을 텅스텐질화막으로 개질시키는 단계; 및Modifying the tungsten layer to a tungsten nitride film; And 상기 텅스텐질화막에 중첩되는 하부전극을 형성하는 단계Forming a lower electrode overlapping the tungsten nitride film 를 포함하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.And forming a capacitor on the substrate. 제 1 항에 있어서,The method according to claim 1, 상기 텅스텐층으로 치환시키는 단계는,The step of replacing with the tungsten layer comprises: 열처리 또는 플라즈마처리 중 어느 하나를 통해 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.Wherein the heat treatment is performed through a heat treatment or a plasma treatment. 제 2 항에 있어서,3. The method of claim 2, 상기 열처리는 300℃∼700℃의 온도, 1torr∼500torr의 압력하에서, 5sccm∼5000sccm의 유량으로 WF6를 흘려주면서 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.Wherein the heat treatment is performed while flowing WF 6 at a flow rate of 5 sccm to 5000 sccm at a temperature of 300 ° C to 700 ° C and a pressure of 1 torr to 500 torr. 제 2 항에 있어서,3. The method of claim 2, 상기 플라즈마처리시는 300℃∼700℃의 온도, 1torr∼500torr의 압력하에서, 5sccm∼5000sccm의 유량으로 WF6를 흘려주되, RF 파워를 200W∼1000W의 범위에서 인가하여 이루어짐을 특징으로 하는 캐패시터의 제조 방법.The plasma treatment is performed by flowing WF 6 at a flow rate of 5 sccm to 5000 sccm at a temperature of 300 ° C. to 700 ° C. and a pressure of 1 torr to 500 torr while applying an RF power in a range of 200 W to 1000 W. Gt; 제 1 항에 있어서,The method according to claim 1, 상기 텅스텐질화막으로 개질시키는 단계는,Wherein the step of modifying the tungsten nitride film comprises: 열처리 또는 플라즈마처리 중 어느 하나를 통해 이루어짐을 특징으로 하는 캐패시터의 제조 방법.Wherein the heat treatment is performed through a heat treatment or a plasma treatment. 제 5 항에 있어서,6. The method of claim 5, 상기 열처리는 300℃∼700℃의 온도, 1torr∼100torr의 압력하에서, 10sccm∼1000sccm의 유량으로 N2 또는 NH3 가스를 흘려주면서 이루어짐을 특징으로 하는 캐패시터의 제조 방법.Wherein the heat treatment is performed while flowing N 2 or NH 3 gas at a flow rate of 10 sccm to 1000 sccm at a temperature of 300 ° C. to 700 ° C. and a pressure of 1 torr to 100 torr. 제 5 항에 있어서,6. The method of claim 5, 상기 플라즈마처리는, 300℃∼700℃의 온도, 1torr∼100torr의 압력하에서, 10sccm∼1000sccm의 유량으로 N2 또는 NH3 가스를 흘려주되, RF 파워를 200W∼1000W의 범위에서 인가하면서 이루어짐을 특징으로 하는 캐패시터의 제조 방법.The plasma treatment is performed by applying N 2 or NH 3 gas at a flow rate of 10 sccm to 1000 sccm at a temperature of 300 ° C. to 700 ° C. and a pressure of 1 torr to 100 torr while applying an RF power in a range of 200 W to 1000 W Of the capacitor.
KR1020010038711A 2001-06-30 2001-06-30 Method for fabricating capacitor KR100722986B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038711A KR100722986B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038711A KR100722986B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Publications (2)

Publication Number Publication Date
KR20030002883A KR20030002883A (en) 2003-01-09
KR100722986B1 true KR100722986B1 (en) 2007-05-30

Family

ID=27712633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038711A KR100722986B1 (en) 2001-06-30 2001-06-30 Method for fabricating capacitor

Country Status (1)

Country Link
KR (1) KR100722986B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980023065A (en) * 1996-09-25 1998-07-06 문정환 Semiconductor memory device and manufacturing method thereof
US5861332A (en) * 1996-06-27 1999-01-19 Hyundai Electronics Industries Co., Ltd. Method for fabricating capacitors of semiconductor devices
KR20000045865A (en) * 1998-12-30 2000-07-25 김영환 Method for forming lower electrode of capacitor having plug
KR20010004276A (en) * 1999-06-28 2001-01-15 김영환 Method of forming a storage node for a capacitor
US6239461B1 (en) * 1998-10-16 2001-05-29 Samsung Electronics Co., Ltd. Semiconductor device capacitor having a recessed contact plug

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861332A (en) * 1996-06-27 1999-01-19 Hyundai Electronics Industries Co., Ltd. Method for fabricating capacitors of semiconductor devices
KR19980023065A (en) * 1996-09-25 1998-07-06 문정환 Semiconductor memory device and manufacturing method thereof
US6239461B1 (en) * 1998-10-16 2001-05-29 Samsung Electronics Co., Ltd. Semiconductor device capacitor having a recessed contact plug
KR20000045865A (en) * 1998-12-30 2000-07-25 김영환 Method for forming lower electrode of capacitor having plug
KR20010004276A (en) * 1999-06-28 2001-01-15 김영환 Method of forming a storage node for a capacitor

Also Published As

Publication number Publication date
KR20030002883A (en) 2003-01-09

Similar Documents

Publication Publication Date Title
US7169663B2 (en) Semiconductor device with rare metal electrode
JP3495955B2 (en) Semiconductor memory device and method of manufacturing the same
JP4467229B2 (en) Manufacturing method of semiconductor device
US6583021B2 (en) Method of fabricating capacitor having hafnium oxide
KR20030023143A (en) Semicinductor devide and fabricating method of the same
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
KR100413606B1 (en) Method for fabricating capacitor
KR100418580B1 (en) Method of forming a capacitor of a semiconductor device
KR20020031283A (en) Integrated Circuit Device And Method For Manufacture The Same
US20080179645A1 (en) Semiconductor device and method of producing the same
US7042034B2 (en) Capacitor
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
KR100546938B1 (en) Method of forming a storage node for a capacitor
KR100722986B1 (en) Method for fabricating capacitor
KR100454255B1 (en) Method for fabrication of capacitor using hardmask
JP2002026295A (en) High dielectric capacitor and its manufacturing method
US6306666B1 (en) Method for fabricating ferroelectric memory device
JP2006049366A (en) Semiconductor device and manufacturing method thereof
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR100846384B1 (en) Method for fabricating semiconductor device
KR100359784B1 (en) Method for Fabricating Capacitor of Semiconductor Device
KR20020002756A (en) Method of forming a capacitor in a semiconductor device
KR20030024301A (en) Semiconductor and method for fabricating the same
KR100707799B1 (en) Method for fabricating capacitor
KR100444305B1 (en) A method for forming a capacitor of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee