KR100937988B1 - Method of manufacturing capacitor for semiconductor device - Google Patents

Method of manufacturing capacitor for semiconductor device Download PDF

Info

Publication number
KR100937988B1
KR100937988B1 KR1020030041488A KR20030041488A KR100937988B1 KR 100937988 B1 KR100937988 B1 KR 100937988B1 KR 1020030041488 A KR1020030041488 A KR 1020030041488A KR 20030041488 A KR20030041488 A KR 20030041488A KR 100937988 B1 KR100937988 B1 KR 100937988B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
capacitor
gas
hafnium oxide
Prior art date
Application number
KR1020030041488A
Other languages
Korean (ko)
Other versions
KR20050000897A (en
Inventor
이기정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030041488A priority Critical patent/KR100937988B1/en
Publication of KR20050000897A publication Critical patent/KR20050000897A/en
Application granted granted Critical
Publication of KR100937988B1 publication Critical patent/KR100937988B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 우수한 누설전류 특성 및 항복전압 특성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있는 반도체 소자의 캐패시터 제조방법을 제공한다.The present invention provides a method of manufacturing a capacitor of a semiconductor device capable of securing sufficient capacitor capacity corresponding to high integration while ensuring excellent leakage current characteristics and breakdown voltage characteristics.

본 발명은 반도체 기판 상에 하부전극을 형성하는 단계; 하부전극 상부에 제 1 유전막으로서 하프늄산화막을 증착하는 단계; 하프늄산화막의 표면을 질화처리하는 단계; 질화처리된 하프늄산화막 상부에 제 2 유전막으로서 알루미나막을 증착하여 하프늄산화막/알루미나막으로 이루어진 유전막을 형성하는 단계; 유전막을 결정화하는 단계; 및 유전막 상부에 상부전극을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 제조방법에 의해 달성될 수 있다.
The present invention includes forming a lower electrode on a semiconductor substrate; Depositing a hafnium oxide film as a first dielectric layer on the lower electrode; Nitriding the surface of the hafnium oxide film; Depositing an alumina film as a second dielectric film on the nitrided hafnium oxide film to form a dielectric film made of a hafnium oxide film / alumina film; Crystallizing the dielectric film; And forming a top electrode on the dielectric layer.

캐패시터, 유전막, 알루미나, 하프늄산화막, 누설전류, 항복전압Capacitor, Dielectric Film, Alumina, Hafnium Oxide, Leakage Current, Breakdown Voltage

Description

반도체 소자의 캐패시터 제조방법{METHOD OF MANUFACTURING CAPACITOR FOR SEMICONDUCTOR DEVICE} METHODS OF MANUFACTURING CAPACITOR FOR SEMICONDUCTOR DEVICE             

도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10 : 반도체 기판 11 : 층간절연막10 semiconductor substrate 11 interlayer insulating film

12 : 스토리지노드 콘택플러그 12: Storage Node Contact Plug

13 : 하부전극 14 : 유전막 13: lower electrode 14: dielectric film

14A : HfO2막 14A : Al2O3막
14A: HfO 2 Membrane 14A: Al 2 O 3 Membrane

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 알루미나 (Al2O3)막/하프늄산화(HfO2)막의 이중 유전막 구조를 갖는 반도체 소자의 캐패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, to a method of manufacturing a capacitor of a semiconductor device having a double dielectric film structure of an alumina (Al 2 O 3) film / hafnium oxide (HfO 2 ) film.

최근 미세화된 반도체 공정기술의 발달로 인하여 메모리 소자의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 동작전압의 저전압화가 이루어지고 있다. 그러나, 셀면적 감소에도 불구하고 소프트에러(soft error) 발생 및 리프레시시간(refresh time) 단축 등을 방지하기 위해서는 셀당 약 25fF 이상의 충분한 캐패시터 용량이 지속적으로 요구되어야 한다. 따라서, 현재 DCS(Di-Chloro -Silane) 개스를 사용하여 증착한 실리콘질화막(Si3N4)을 유전막으로 사용하고 있는 DRAM(Dynamic Random Access Memory)용 캐패시터의 경우에는, 캐패시터 용량 확보를 위하여 표면적이 큰 반구형 구조의 전극표면을 갖는 3차원 형태로 하부전극을 형성하고 캐패시터 높이를 증가시키고 있다. 그러나, 캐패시터 높이가 증가하게 되면 셀영역과 주변영역 사이의 큰 단차로 인하여 후속 노광공정시 초점심도(depth of forcus)가 확보되지 않아 공정에 악영향을 미치므로 256M 이상의 차세대 DRAM에서 요구되는 충분한 캐패시터 용량을 확보하는데 한계가 있다.Recently, as the integration of memory devices is accelerated due to the development of miniaturized semiconductor processing technology, the unit cell area is greatly reduced and the operating voltage is reduced. However, despite the reduction of the cell area, sufficient capacitor capacity of about 25 fF or more per cell must be continuously required to prevent soft errors and refresh time. Therefore, in the case of a capacitor for DRAM (Dynamic Random Access Memory), which currently uses a silicon nitride film (Si 3 N 4 ) deposited using a Di-Chloro-Silane (DCS) gas as a dielectric film, the surface area is secured to secure the capacitor capacity. The lower electrode is formed in a three-dimensional shape having the electrode surface of the large hemispherical structure, and the capacitor height is increased. However, if the capacitor height is increased, the depth of forcus is not secured in the subsequent exposure process due to the large step between the cell region and the peripheral region, which adversely affects the process, thus sufficient capacitor capacity required in the next-generation DRAM of 256M or more. There is a limit to ensuring that.

따라서, 최근에는 캐패시터 높이를 증가시키는 것 없이 충분한 캐패시터 용량을 확보하기 위하여 유전막으로서 탄탈륨산화(Ta2O5)막, 알루미나(Al2O 3)막 및 하프늄산화(HfO2)막과 같은 고유전율의 산화막을 적용한 캐패시터 소자의 개발이 본격적으로 이루어지고 있다.Therefore, in recent years, high dielectric constants such as tantalum oxide (Ta 2 O 5 ) film, alumina (Al 2 O 3 ) film, and hafnium oxide (HfO 2 ) film as dielectric films to secure sufficient capacitor capacity without increasing capacitor height. The development of the capacitor element which applied the oxide film of is made in earnest.

그러나, 캐패시터에 Ta2O5막을 적용하는 경우에는 Ta2O5막의 증착 후 수행되 는 후속 열처리 공정시 스토리지노드(storage node) 전극의 산화로 인하여 SiO2막의 저유전산화막이 형성되어 등가산화막(Tox) 두께를 30Å 이하로 낮출수 없을 뿐만 아니라 유전막의 열화로 인하여 누설전류에 취약한 문제가 있다. 또한, HfO2막은 높은 유전상수에 이해 이러한 Ta2O5막의 유전성 문제는 극복할 수 있으나 항복전압 (breakdown voltage)값이 낮아 반복적이 전기적 충격에 취약하여 캐패시터의 내구성이 열악하며, Al2O3막은 누설전류 특성 및 항복전압 특성은 우수하나 HfO2막 및 Ta2O5막에 비해 낮은 유전상수에 의해 캐패시터 용량확보에 제약이 따르고 있다.
However, when the Ta 2 O 5 film is applied to the capacitor, a low dielectric oxide film of the SiO 2 film is formed due to the oxidation of the storage node electrode during the subsequent heat treatment process performed after the deposition of the Ta 2 O 5 film. Tox) not only can not lower the thickness below 30Å, but also has a problem of vulnerable to leakage current due to the deterioration of the dielectric film. In addition, the HfO 2 film can overcome the dielectric problem of the Ta 2 O 5 film due to its high dielectric constant, but the breakdown voltage is low, so it is vulnerable to repetitive electric shock, and the durability of the capacitor is poor.Al 2 O 3 Although the film has excellent leakage current characteristics and breakdown voltage characteristics, it has a limited capacity to secure capacitors due to a lower dielectric constant than HfO 2 and Ta 2 O 5 films.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 우수한 누설전류 특성 및 항복전압 특성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and provides a method of manufacturing a capacitor of a semiconductor device capable of securing sufficient capacitor capacity corresponding to high integration while ensuring excellent leakage current characteristics and breakdown voltage characteristics. The purpose is.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 하부전극을 형성하는 단계; 하부전극 상부에 제 1 유전막으로서 하프늄산화막을 증착하는 단계; 하프늄산화막의 표면을 질화처 리하는 단계; 질화처리된 하프늄산화막 상부에 제 2 유전막으로서 알루미나막을 증착하여 하프늄산화막/알루미나막으로 이루어진 유전막을 형성하는 단계; 유전막을 결정화하는 단계; 및 유전막 상부에 상부전극을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 제조방법에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, the object of the present invention comprises the steps of forming a lower electrode on a semiconductor substrate; Depositing a hafnium oxide film as a first dielectric layer on the lower electrode; Nitriding the surface of the hafnium oxide film; Depositing an alumina film as a second dielectric film on the nitrided hafnium oxide film to form a dielectric film made of a hafnium oxide film / alumina film; Crystallizing the dielectric film; And forming a top electrode on the dielectric layer.

여기서, 하프늄산화막은 소오스개스로서 C16H36HfO4를 사용하거나 Hf를 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 O2 개스를 사용하여 증착하고, 알루미나막은 소오스 개스로서 Al(CH3)3를 사용하거나 Al(OC2H 5)3와 같이 Al을 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 O2를 사용하여 증착하며, 각각의 증착은 원자층증착이나 저압화학기상증착에 의해 200 내지 600℃의 온도에서 수행한다. 바람직하게, 하프늄산화막은 30 내지 100Å의 두께로 증착하고, 알루미나막은 5 내지 30Å의 두께로 증착한다.Here, the hafnium oxide film is deposited using C 16 H 36 HfO 4 as a source gas or an organometallic compound containing Hf as a precursor and O 3 or O 2 gas as a reaction gas, and the alumina film is Al as a source gas. Deposition is carried out using (CH 3 ) 3 or an organometallic compound containing Al such as Al (OC 2 H 5 ) 3 as a precursor and using O 3 or O 2 as a reaction gas, each deposition being an atomic layer It is carried out at a temperature of 200 to 600 ℃ by vapor deposition or low pressure chemical vapor deposition. Preferably, the hafnium oxide film is deposited to a thickness of 30 to 100 GPa, and the alumina film is deposited to a thickness of 5 to 30 GPa.

또한, 질화처리는 NH3 플라즈마를 이용하여 인-시튜 방식에 의해 200 내지 500℃의 온도에서 적어도 1회 이상 1 내지 5분 동안 플라즈마를 방전시켜 어닐링하는 플라즈마처리로 수행하거나, NH3 개스 분위기로 600 내지 800℃의 온도에서 급속열처리로 수행하거나 또는 인-시튜 또는 익스-시튜 방식에 의해 NH3 개스 분위기로 500 내지 700℃의 온도에서 노어닐링으로 수행한다.In addition, the nitriding treatment is performed by an plasma treatment in which annealing is performed by discharging the plasma at least once for 1 to 5 minutes at a temperature of 200 to 500 ° C. by an in-situ method using NH 3 plasma, or in an NH 3 gas atmosphere. It is carried out by rapid heat treatment at a temperature of 600 to 800 ° C. or by annealing at a temperature of 500 to 700 ° C. in an NH 3 gas atmosphere by an in-situ or ex-situ method.

또한, 결정화는 O2/N2 플라즈마 또는 N2 플라즈마를 이용하여 200 내지 500℃의 온도에서 2 내지 10분 정도 플라즈마를 방전시켜 어닐링하는 플라즈마처리로 수 행하거나, O2/N2 개스 또는 N2 개스 분위기로 500 내지 700℃의 온도에서 10 내지 60분 동안 노어닐링으로 수행하거나 또는 O2/N2 개스 또는 N2 개스 분위기로 600 내지 800℃의 온도에서 급속열처리로 수행하는데, 노어닐링시 O2/N2 개스를 이용하는 경우 개스비율은 0.1 이하로 설정하거나 N2 개스의 유량을 200 내지 1000sccm으로 설정하는 것이 바람직하다.In addition, crystallization may be performed by a plasma treatment using an O 2 / N 2 plasma or an N 2 plasma to anneal by discharging the plasma for about 2 to 10 minutes at a temperature of 200 to 500 ° C, or O 2 / N 2 gas or N By annealing for 10 to 60 minutes at a temperature of 500 to 700 ° C. in a two gas atmosphere or by rapid heat treatment at a temperature of 600 to 800 ° C. in an O 2 / N 2 gas or N 2 gas atmosphere. O 2 / N 2 gas ratio when the gas used is preferably set to 200 to 1000sccm or set the flow rate of N 2 gas to 0.1 or less.

또한, 하프늄산화막과 알루미나막은 각각 단일막으로 이루어지거나, 하프늄산화막 또는 알루미나막이 2회 이상 번갈아 적층된 다층막으로 이루어진다.In addition, the hafnium oxide film and the alumina film are each made of a single film, or the hafnium oxide film or the alumina film is made of a multilayer film in which two or more layers are alternately stacked.

또한, 하부전극은 도핑된 폴리실리콘막 또는 금속막으로 이루어지고, 상부전극은 금속막의 단일막 또는 도핑된 폴리실리콘막/금속막이나 실리콘질화막/금속막의 이중막으로 이루어지며, 금속막은 TiN막, TaN막, W막, WN막, Ru막, RuO2막, Ir막, IrO2막 및 Pt막 중 선택되는 하나의 막이다.Further, the lower electrode is made of a doped polysilicon film or a metal film, the upper electrode is made of a single film of a metal film or a double film of a doped polysilicon film / metal film or a silicon nitride film / metal film, and the metal film is a TiN film, It is one film selected from a TaN film, a W film, a WN film, a Ru film, a RuO 2 film, an Ir film, an IrO 2 film, and a Pt film.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 1a를 참조하면, 트랜지스터 및 비트라인 등의 소정의 공정이 완료된 반도체 기판(10) 상에 실리콘산화막(SiO2)으로 층간절연막(11)을 형성하고, 기판(10)의 일부가 노출되도록 층간절연막(11)을 식각하여 스토리지노드용 콘택홀을 형성한다. 그 다음, 콘택홀에 매립되도록 폴리실리콘막 등의 도전막을 증착하고, 화학기계연마(Chemical Mechanical Polishing; CMP) 공정이나 에치백(etch-back) 공정에 의해 층간절연막(11)의 표면이 노출되도록 도전막을 식각하여 기판(10)과 콘택하는 스토리지노드 콘택플러그(12)를 형성한다. 그 후, 콘택플러그(12) 및 층간절연막(11) 상에 캐패시터 산화막(미도시)을 형성하고, 콘택플러그(12)가 노출되도록 캐패시터 산화막을 식각하여 하부전극용 홀을 형성한다. Referring to FIG. 1A, an interlayer insulating film 11 is formed of a silicon oxide film (SiO 2 ) on a semiconductor substrate 10 where predetermined processes such as transistors and bit lines are completed, and an interlayer is exposed so that a part of the substrate 10 is exposed. The insulating layer 11 is etched to form contact holes for storage nodes. Then, a conductive film such as a polysilicon film is deposited to fill the contact hole, and the surface of the interlayer insulating film 11 is exposed by a chemical mechanical polishing (CMP) process or an etch-back process. The conductive layer is etched to form a storage node contact plug 12 that contacts the substrate 10. Thereafter, a capacitor oxide film (not shown) is formed on the contact plug 12 and the interlayer insulating film 11, and the capacitor oxide film is etched to expose the contact plug 12 to form holes for the lower electrode.

그 다음, 홀 표면 및 캐패시터 산화막 상부에 하부전극용 물질로서 도핑된 폴리실리콘막을 증착하고 캐패시터 산화막의 표면이 노출되도록 CMP 공정이나 에치백 공정에 의해 폴리실리콘막을 식각하여 서로 분리시켜 실린더(cylinder) 구조의 하부전극(13)을 형성한다. 그 후, 캐패시터 산화막을 제거하여 하부전극(13)을 완전히 노출시킨 다음, 하부전극(13)의 표면을 세정처리하여 하부전극(13) 표면에 발생된 자연산화막(SiO2)을 제거한다. 여기서, 세정처리는 인-시튜(in- situ) 또는 익스-시튜(ex-situ) 방식으로 HF 화합물을 이용하여 수행하거나, H2O2와 초순수가 첨가된 희석용액인 H2SO4 용액이나 NH4OH 용액을 사용하여 수행한다. 한편, 하부전극(13)은 도핑된 폴리실리콘막 대신 TiN막, TaN막, W막, WN막, Ru막, RuO2막, Ir막, IrO2막 및 Pt막 등과 같은 금속막을 이용하여 원자층증착(Automic Layer Deposition; ALD), 플라즈마강화-화학기상증착(Plasma Enhanced-Chemical Vapor Deposition; PE-CVD) 또는 RF 자기스퍼터링(magnetic sputtering)에 의해 200 내지 500Å의 두께로 형성할 수도 있다.Then, a polysilicon layer doped as a material for the lower electrode is deposited on the hole surface and the capacitor oxide layer, and the polysilicon layers are etched and separated from each other by a CMP process or an etch back process so as to expose the surface of the capacitor oxide layer. The lower electrode 13 is formed. Thereafter, the capacitor oxide film is removed to completely expose the lower electrode 13, and then the surface of the lower electrode 13 is cleaned to remove the native oxide film SiO 2 generated on the surface of the lower electrode 13. Here, the cleaning treatment may be performed using an HF compound in an in-situ or ex-situ manner, or a H 2 SO 4 solution which is a dilution solution containing H 2 O 2 and ultrapure water. This is done using NH 4 OH solution. The lower electrode 13 is an atomic layer using a metal film such as a TiN film, a TaN film, a W film, a WN film, a Ru film, a RuO 2 film, an Ir film, an IrO 2 film, and a Pt film instead of the doped polysilicon film. It may be formed to a thickness of 200 to 500 kHz by automatic layer deposition (ALD), plasma enhanced-chemical vapor deposition (PE-CVD) or RF magnetic sputtering.

도 1b를 참조하면, 노출된 하부전극(13) 표면 상에 소오스개스로서 C16H36HfO4를 사용하거나 TDEAHf 및 TEMAHf와 같이 Hf를 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 O2 개스를 사용하여, ALD나 저압-CVD(Low Pressure-CVD; LPCVD)에 의해 200 내지 600℃의 온도에서 제 1 유전막으로 HfO2막(14A)을 증착한다. 바람직하게, HfO2막(14A)은 30 내지 100Å의 두께로 증착한다. 그 다음, 플라즈마처리나 급속열처리(Rapid Thermal Process; RTP) 또는 노어닐링(furnace annealing)에 의해 HfO2막(14A)의 표면을 질화시킨다. 여기서, 플라즈마처리는 NH3 플라즈마를 이용하여 인-시튜 방식에 의해 200 내지 500℃의 온도에서 적어도 1회 이상 1 내지 5분 동안 플라즈마를 방전시켜 어닐링하는 방식으로 수행하고, 급속열처리는 NH3 개스 분위기로 600 내지 800℃의 온도에서 수행하며, 노어닐링은 인-시튜 또는 익스-시튜 방식에 의해 NH3 개스 분위기로 500 내지 700℃의 온도에서 수행한다.Referring to FIG. 1B, C 16 H 36 HfO 4 is used as the source gas on the exposed lower electrode 13 surface, or an organometallic compound containing Hf as the precursor is used as a precursor and O 3 is used as the reaction gas. Or using an O 2 gas, depositing an HfO 2 film 14A into the first dielectric film at a temperature of 200 to 600 ° C. by ALD or Low Pressure-CVD (LPCVD). Preferably, the HfO 2 film 14A is deposited to a thickness of 30 to 100 GPa. The surface of the HfO 2 film 14A is then nitrided by plasma treatment, Rapid Thermal Process (RTP), or furnace annealing. Here, the plasma treatment is performed by discharging and annealing the plasma at least once for 1 to 5 minutes at a temperature of 200 to 500 ° C. by an in-situ method using NH 3 plasma, and rapid thermal treatment is performed using NH 3 gas. The atmosphere is carried out at a temperature of 600 to 800 ° C., and the annealing is performed at a temperature of 500 to 700 ° C. in an NH 3 gas atmosphere by an in-situ or ex-situ method.

도 1c를 참조하면, 질화처리된 HfO2막(14A) 상부에 소오스 개스로서 Al(CH3)3를 사용하거나 Al(OC2H5)3와 같이 Al을 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 O2를 사용하여, ALD 나 LPCVD에 의해 200 내지 500℃의 온도 에서 제 2 유전막으로서 Al2O3막(14B)을 증착하여 Al2O3막/HfO 2막의 이중막으로 이루어진 유전막(14)을 형성한다. 바람직하게, Al2O3막(14B)은 5 내지 30Å의 두께로 증착한다. 그 후, 노어닐링이나 플라즈마처리 또는 RTP에 의해 유전막(14)을 결정화시키면서 Al2O3막/HfO2막 계면의 질소를 막 내부로 각각 확산시켜 항복전압을 강화시키고 유전성을 증대시킨다. 여기서, 노어닐링은 O2/N2 개스 또는 N2 개스 분위기로 500 내지 700℃의 온도에서 10 내지 60분 동안 수행하는데, 이때 O2/N2 개스를 이용하는 경우 개스비율은 0.1 이하로 설정하거나 N2 개스의 유량을 200 내지 1000sccm으로 설정한다. 또한, 플라즈마처리는 O2/N2 플라즈마 또는 N2 플라즈마를 이용하여 200 내지 500℃의 온도에서 2 내지 10분 정오 플라즈마를 방전시켜 어닐링하는 방식으로 수행하고, RTP는 O2/N2 개스 또는 N2 개스 분위기로 600 내지 800℃의 온도에서 수행한다.Referring to FIG. 1C, Al (CH 3 ) 3 is used as a source gas on the nitrided HfO 2 film 14A or an organometallic compound containing Al, such as Al (OC 2 H 5 ) 3 , is used as a precursor. And Al 2 O 3 film 14B was deposited as a second dielectric film at a temperature of 200 to 500 ° C. by ALD or LPCVD using O 3 or O 2 as a reaction gas, thereby providing a double layer of Al 2 O 3 film / HfO 2 film. A dielectric film 14 made of a film is formed. Preferably, the Al 2 O 3 film 14B is deposited to a thickness of 5 to 30 GPa. Thereafter, while the dielectric film 14 is crystallized by furnace annealing, plasma treatment, or RTP, nitrogen at the Al 2 O 3 film / HfO 2 film interface is diffused into the film, respectively, to enhance the breakdown voltage and increase the dielectric property. Here, the annealing is performed for 10 to 60 minutes at a temperature of 500 to 700 ℃ in O 2 / N 2 gas or N 2 gas atmosphere, wherein the gas ratio is set to 0.1 or less when using O 2 / N 2 gas The flow rate of N 2 gas is set to 200 to 1000 sccm. In addition, the plasma treatment is carried out by annealing by discharging the plasma at noon 2 to 10 minutes at a temperature of 200 to 500 ℃ using an O 2 / N 2 plasma or N 2 plasma, RTP is O 2 / N 2 gas or At a temperature of 600 to 800 ° C. in an N 2 gas atmosphere.

그 다음, 도시되지는 않았지만, 유전막(14) 상부에 상부전극을 형성하여 캐패시터를 완성한다. 여기서, 상부전극은 도핑된 폴리실리콘막 또는 금속막의 단일막으로 형성하거나, 금속막 상부에 완충막으로서 도핑된 폴리실리콘막이나 실리콘질화막을 200 내지 1000Å의 두께로 적층한 이중막으로 형성하며, 금속막은 TiN막, TaN막, W막, WN막, Ru막, RuO2막, Ir막, IrO2막 및 Pt막 중 선택되는 하나의 막을 이용하여 ALD 또는 PE-CVD, 또는 RF 자기 스퍼터링으로 형성한다. Next, although not shown, an upper electrode is formed on the dielectric layer 14 to complete the capacitor. Here, the upper electrode is formed of a single layer of a doped polysilicon film or a metal film, or formed of a double film in which a polysilicon film or silicon nitride film doped as a buffer film is stacked on the metal film to a thickness of 200 to 1000 Å. The film is formed by ALD, PE-CVD, or RF magnetic sputtering using one of a TiN film, a TaN film, a W film, a WN film, a Ru film, a RuO 2 film, an Ir film, an IrO 2 film, and a Pt film. .

상기 실시예에 의하면, 캐패시터의 유전막을 유전상수가 큰 HfO2막과 누설전류 특성 및 항복전압 특성이 우수한 Al2O3막의 이중막으로 형성함으로써 등가산화막 두께(Tox)를 예컨대 20Å이하로 낮추더라도 HfO2막의 단일막을 적용하는 경우에 비해 2.5V 이상의 높은 항복전압과 예컨대 0.5fA/cell 이하의 낮은 누설전류를 얻을 수 있을 뿐만 아니라 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있게 된다.According to the above embodiment, even if the dielectric film of the capacitor is formed of a double film of an HfO 2 film having a high dielectric constant and an Al 2 O 3 film having excellent leakage current characteristics and breakdown voltage characteristics, even if the equivalent oxide film thickness (Tox) is reduced to 20 kΩ or less, for example. Compared with the case of applying a single film of HfO 2 film, a high breakdown voltage of 2.5V or more and a low leakage current of 0.5fA / cell or less can be obtained, and sufficient capacitor capacity corresponding to high integration can be obtained.

한편, 상기 실시예에서는 유전막을 단일막의 Al2O3막과 단일막의 HfO2막을 적층하여 이중막으로 형성하였지만, 누설전류 특성을 더욱 더 강화시키기 위하여 Al2O3막 또는 HfO2막을 적어도 2회 이상 번갈아 적층하여 다층막으로 형성할 수도 잇따.On the other hand, in the above embodiment, the dielectric film was formed by stacking a single film of Al 2 O 3 film and a single film of HfO 2 as a double film, but to further enhance the leakage current characteristics, the Al 2 O 3 film or the HfO 2 film was formed at least twice. It can also be laminated | stacked alternately and formed into a multilayer film later.

또한, 상기 실시예에서는 실린더 구조의 캐패시터에 대해서만 한정하여 설명하였지만, 컨케이브 구조(concave structure) 캐패시터에도 동일하게 적용하여 실시할 수 있다.Incidentally, in the above embodiment, only the capacitor of the cylinder structure has been described. However, the present invention may be similarly applied to the capacitor structure capacitor.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 캐패시터의 유전막을 Al2O3막/HfO2막의 이중막 또는 다층막으로 형성함으로써 우수한 누설전류 특성 및 항복전압 특성을 확보하면서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있다.According to the present invention, the dielectric film of the capacitor is formed as a double film or a multilayer film of an Al 2 O 3 film / HfO 2 film, thereby ensuring a sufficient capacitor capacity corresponding to high integration while ensuring excellent leakage current characteristics and breakdown voltage characteristics.

Claims (16)

반도체 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate; 상기 하부전극 상부에 제 1 유전막으로서 하프늄산화막을 증착하는 단계;Depositing a hafnium oxide film as a first dielectric layer on the lower electrode; 상기 하프늄산화막의 표면을 질화처리하는 단계;Nitriding the surface of the hafnium oxide film; 상기 질화처리된 하프늄산화막 상부에 제 2 유전막으로서 알루미나막을 증착하여 하프늄산화막/알루미나막으로 이루어진 유전막을 형성하는 단계;Depositing an alumina film as a second dielectric film on the nitrided hafnium oxide film to form a dielectric film made of a hafnium oxide film / alumina film; 상기 유전막을 결정화하는 단계; 및 Crystallizing the dielectric film; And 상기 유전막 상부에 상부전극을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 제조방법.Forming an upper electrode on the dielectric layer, Capacitor manufacturing method of a semiconductor device. 제 1 항에 있어서, The method of claim 1, 상기 하프늄산화막은 소오스개스로서 C16H36HfO4를 사용하거나 Hf를 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 O2 개스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The hafnium oxide film is a capacitor of a semiconductor device, characterized in that the deposition using C 16 H 36 HfO 4 as a source gas or using an organometallic compound containing Hf as a precursor and O 3 or O 2 gas as a reaction gas Manufacturing method. 제 1 항에 있어서, The method of claim 1, 상기 알루미나막은 소오스 개스로서 Al(CH3)3를 사용하거나 Al(OC2H5 )3와 같이 Al을 함유한 유기금속화합물을 전구체로 사용하고 반응개스로서 O3 또는 O2를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The alumina film is deposited using Al (CH 3 ) 3 as a source gas or an organometallic compound containing Al such as Al (OC 2 H 5 ) 3 as a precursor and O 3 or O 2 as a reaction gas. A method for manufacturing a capacitor of a semiconductor device, characterized in that. 제 2 항 또는 제 3 항에 있어서, The method of claim 2 or 3, 상기 증착은 원자층증착이나 저압화학기상증착에 의해 200 내지 600℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The deposition is a capacitor manufacturing method of the semiconductor device, characterized in that carried out at a temperature of 200 to 600 ℃ by atomic layer deposition or low pressure chemical vapor deposition. 제 4 항에 있어서, The method of claim 4, wherein 상기 하프늄산화막은 30 내지 100Å의 두께로 증착하고, 상기 알루미나막은 5 내지 30Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The hafnium oxide film is deposited to a thickness of 30 to 100 GPa, and the alumina film is deposited to a thickness of 5 to 30 GPa. 제 1 항에 있어서, The method of claim 1, 상기 질화처리는 NH3 플라즈마를 이용하여 인-시튜 방식에 의해 200 내지 500℃의 온도에서 적어도 1회 이상 1 내지 5분 동안 플라즈마를 방전시켜 어닐링하 는 플라즈마처리로 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The nitriding treatment is performed by a plasma treatment in which the plasma is annealed by discharging the plasma for at least one time for 1 to 5 minutes at a temperature of 200 to 500 ° C. by an in-situ method using NH 3 plasma. Capacitor manufacturing method. 제 1 항에 있어서, The method of claim 1, 상기 질화처리는 NH3 개스 분위기로 600 내지 800℃의 온도에서 급속열처리로 수행하거나 인-시튜 또는 익스-시튜 방식에 의해 NH3 개스 분위기로 500 내지 700℃의 온도에서 노어닐링으로 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The nitriding treatment may be performed by rapid heat treatment at a temperature of 600 to 800 ° C. in an NH 3 gas atmosphere or by annealing at a temperature of 500 to 700 ° C. in an NH 3 gas atmosphere by an in-situ or ex-situ method. A method for manufacturing a capacitor of a semiconductor device. 제 1 항에 있어서, The method of claim 1, 상기 결정화는 O2/N2 플라즈마 또는 N2 플라즈마를 이용하여 200 내지 500℃의 온도에서 2 내지 10분 정도 플라즈마를 방전시켜 어닐링하는 플라즈마처리로 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The crystallization is a capacitor manufacturing method of a semiconductor device, characterized in that the plasma treatment by using an O 2 / N 2 plasma or N 2 plasma at a temperature of 200 to 500 ℃ discharge for about 10 minutes to anneal the plasma. 제 1 항에 있어서, The method of claim 1, 상기 결정화는 O2/N2 개스 또는 N2 개스 분위기로 500 내지 700℃의 온도에서 10 내지 60분 동안 노어닐링으로 수행하거나 O2/N2 개스 또는 N2 개스 분위기로 600 내지 800℃의 온도에서 급속열처리로 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The crystallization is O 2 / N 2 gas or N 2 gas atmosphere at a temperature of 500 to 700 ℃ the furnace annealed for 10 to 60 minutes, or O 2 / N 2 gas or N 2 gas atmosphere at 600 to 800 ℃ Capacitor manufacturing method of a semiconductor device, characterized in that carried out by rapid heat treatment in. 제 9 항에 있어서, The method of claim 9, 상기 노어닐링시 O2/N2 개스를 이용하는 경우 개스비율은 0.1 이하로 설정하거나 N2 개스의 유량을 200 내지 1000sccm으로 설정하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device, characterized in that when using the O 2 / N 2 gas in the annealing gas ratio is set to 0.1 or less or the flow rate of the N 2 gas to 200 to 1000sccm. 제 1 항에 있어서, The method of claim 1, 상기 하프늄산화막과 알루미나막은 각각 단일막으로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The hafnium oxide film and the alumina film is a capacitor manufacturing method of a semiconductor device, characterized in that each consisting of a single film. 제 1 항에 있어서, The method of claim 1, 상기 하프늄산화막 또는 알루미나막은 2회 이상 번갈아 적층된 다층막으로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The hafnium oxide film or alumina film is a capacitor manufacturing method of a semiconductor device, characterized in that consisting of a multilayer film alternately stacked two or more times. 제 1 항에 있어서, The method of claim 1, 상기 하프늄산화막을 형성하기 전에 상기 하부전극의 표면을 세정처리하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.Before the hafnium oxide film is formed, the surface of the lower electrode is cleaned. 제 1 항에 있어서, The method of claim 1, 상기 하부전극은 도핑된 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.And the lower electrode is formed of a doped polysilicon film or a metal film. 제 1 항에 있어서, The method of claim 1, 상기 상부전극은 금속막의 단일막 또는 도핑된 폴리실리콘막/금속막이나 실리콘질화막/금속막의 이중막으로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The upper electrode is a capacitor manufacturing method of a semiconductor device, characterized in that consisting of a single film of a metal film or a double film of a doped polysilicon film / metal film or silicon nitride film / metal film. 제 14 또는 제 15 항에 있어서, The method according to claim 14 or 15, 상기 금속막은 TiN막, TaN막, W막, WN막, Ru막, RuO2막, Ir막, IrO2막 및 Pt 막 중 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.The metal film is a capacitor manufacturing method of a semiconductor device, characterized in that one of the film selected from TiN film, TaN film, W film, WN film, Ru film, RuO 2 film, Ir film, IrO 2 film and Pt film.
KR1020030041488A 2003-06-25 2003-06-25 Method of manufacturing capacitor for semiconductor device KR100937988B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030041488A KR100937988B1 (en) 2003-06-25 2003-06-25 Method of manufacturing capacitor for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041488A KR100937988B1 (en) 2003-06-25 2003-06-25 Method of manufacturing capacitor for semiconductor device

Publications (2)

Publication Number Publication Date
KR20050000897A KR20050000897A (en) 2005-01-06
KR100937988B1 true KR100937988B1 (en) 2010-01-21

Family

ID=37216769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041488A KR100937988B1 (en) 2003-06-25 2003-06-25 Method of manufacturing capacitor for semiconductor device

Country Status (1)

Country Link
KR (1) KR100937988B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584783B1 (en) * 2005-02-24 2006-05-30 삼성전자주식회사 Method of forming a composite layer and methods of manufacturing a gate structure and a capacitor using the same
KR100744656B1 (en) * 2005-12-27 2007-08-01 주식회사 하이닉스반도체 Method for forming capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082118A (en) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 Multilayer dielectric stack and method
KR20020010651A (en) * 1999-05-12 2002-02-04 마이클 골위저, 호레스트 쉐퍼 Capacitor for a semiconductor arrangement and method for producing a dielectric layer for the capacitor
KR20030040530A (en) * 2000-10-10 2003-05-22 에이에스엠 아메리카, 인코포레이티드 dielectric interface films and methods therefor
KR20040041896A (en) * 2002-11-12 2004-05-20 삼성전자주식회사 Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010651A (en) * 1999-05-12 2002-02-04 마이클 골위저, 호레스트 쉐퍼 Capacitor for a semiconductor arrangement and method for producing a dielectric layer for the capacitor
KR20010082118A (en) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 Multilayer dielectric stack and method
KR20030040530A (en) * 2000-10-10 2003-05-22 에이에스엠 아메리카, 인코포레이티드 dielectric interface films and methods therefor
KR20040041896A (en) * 2002-11-12 2004-05-20 삼성전자주식회사 Capacitor of semiconductor memory device having composite AI2O2/HfO2 dielectric layer and manufacturing method thereof

Also Published As

Publication number Publication date
KR20050000897A (en) 2005-01-06

Similar Documents

Publication Publication Date Title
KR100604845B1 (en) Metal-Insulator-Metal capacitor having insulating layer with nitrogen and method for manufacturing the same
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
KR100418580B1 (en) Method of forming a capacitor of a semiconductor device
KR100505397B1 (en) Method for fabricating capacitor of semiconductor device
KR100500940B1 (en) Method for fabricating capacitor in semiconductor device
KR100464649B1 (en) Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same
KR100618684B1 (en) CAPACITOR HAVING TaON DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR100677765B1 (en) Method of manufacturing capacitor for semiconductor device
KR100513804B1 (en) Method of manufacturing capacitor for semiconductor device
KR100296914B1 (en) Capacitor Manufacturing Method of Semiconductor Memory Device_
KR100533981B1 (en) Method for fabricating capacitor in semiconductor device
KR100738576B1 (en) A capacitor in semiconductor apparatus and method for forming the same
KR20030003353A (en) Method for fabricating capacitor in semiconductor memory device
KR20050029339A (en) Method of forming the dielectric layer using atomic layer deposition, and a method of forming a capacitor of a semiconductor device using the same
KR100476374B1 (en) Method for fabricating semiconductor device
KR100345065B1 (en) Method for manufacturing capacitor in semiconductor device
KR100604664B1 (en) Capacitor with double dielectric and method for manufacturing the same
KR100418589B1 (en) Method of forming concave type capacitor for ferroelectric memory device
KR20040059783A (en) Method of manufacturing capacitor for semiconductor device
KR100321692B1 (en) A capacitor in ferroelectric memory device and method for fabricating the same
KR100691495B1 (en) Method for forming capacitor of semiconductor device
KR100611386B1 (en) Method For Treating The High Temperature Of Tantalium Oxide Capacitor
US20030124841A1 (en) Method for fabricating semiconductor device
KR100596424B1 (en) Method of manufacturing capacitor for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee